JP2015162604A - Ｃｍｏｓイメージセンサ - Google Patents

Ｃｍｏｓイメージセンサ Download PDF

Info

Publication number
JP2015162604A
JP2015162604A JP2014037374A JP2014037374A JP2015162604A JP 2015162604 A JP2015162604 A JP 2015162604A JP 2014037374 A JP2014037374 A JP 2014037374A JP 2014037374 A JP2014037374 A JP 2014037374A JP 2015162604 A JP2015162604 A JP 2015162604A
Authority
JP
Japan
Prior art keywords
substrate
sigesn
transistor
image sensor
electrical signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014037374A
Other languages
English (en)
Inventor
池田　圭司
Keiji Ikeda
圭司 池田
手塚　勉
Tsutomu Tezuka
勉 手塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014037374A priority Critical patent/JP2015162604A/ja
Priority to PCT/JP2015/055632 priority patent/WO2015129810A1/ja
Publication of JP2015162604A publication Critical patent/JP2015162604A/ja
Priority to US15/066,737 priority patent/US10096641B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】読み出しノイズを低減できるＣＭＯＳイメージセンサを提供する。【解決手段】入射光を電気信号に変換する光電変換素子１１と、Ｇｅ層とＳｉＧｅＳｎ層とが接合されたヘテロ接合をチャネル領域として有し、光電変換素子１１にて変換された電気信号を増幅するアンプトランジスタ２１とを備える。【選択図】図１

Description

本発明の実施形態は、光電変換素子を備えたＣＭＯＳイメージセンサに関するものである。
シリコン基板を用いた従来のＣＭＯＳイメージセンサでは、同一のシリコン基板上に形成されたフォトダイオードおよびアンプトランジスタにおける低ノイズ化、さらに読み出し回路の工夫により、１ｅ−rmsより小さい低雑音での光子信号の読み出しを実現している。
ＣＭＯＳイメージセンサの更なる低雑音化、ダイナミックレンジの大幅な拡大にはフォトダイオードのみならず、ソースフォロワアンプを構成するトランジスタの低雑音化が必須である。０．１５ｅ−rms程度より低い読み出しノイズで画素信号を光電変換することができれば、単一光子信号を検出する究極の感度、すなわちフォトンカウンティングを実現することも可能である。
T.Kohara, W.Lee, N.Akahane, K. Mizobuchi, S. Sugawa "A CMOS Image Sensor With 2.5-e- Random Noise and 110-ke- Full Well Capacity Using Column Source Follower Readout Circuits," Symposium on VLSI Circuits, (2009), 182-183.
しかしながら、絶縁膜とシリコン基板との界面を用いた通常のＭＯＳ電界効果トランジスタ（以下、Ｓｉ−ＭＯＳＦＥＴと記す）では、絶縁膜界面及び絶縁膜中に存在するトラップによるキャリアの捕獲や放出現象によるノイズにより、現状以下の低ノイズ化が困難な状況にある。
前記課題を解決するためになされたものであり、読み出しノイズを低減できるＣＭＯＳイメージセンサを提供することを目的とする。
一実施態様のＣＭＯＳイメージセンサは、入射光を電気信号に変換する光電変換素子と、 Ｇｅ層とＳｉＧｅＳｎ層とが接合されたヘテロ接合をチャネル領域として有し、前記光電変換素子にて変換された前記電気信号を増幅するアンプトランジスタとを具備することを特徴とする。
図１は、第１実施形態のＣＭＯＳイメージセンサの構造を示す断面図である。 図２（ａ）は第１実施形態におけるアンプトランジスタの断面図であり、図２（ｂ）はアンプトランジスタのバンド図である。 図３は、第１実施形態のＳｉＧｅＳｎ層における＠＠＠Ｓｉ及びＳｎの組成とバンドギャップとの関係を示す図である。 図４は、第１実施形態のＣＭＯＳイメージセンサの製造方法を示す断面図である。 図５は、第１実施形態のＣＭＯＳイメージセンサの製造方法を示す断面図である。 図６は、第２実施形態のＣＭＯＳイメージセンサの構成を示す断面図である。 図７は、第２実施形態のＣＭＯＳイメージセンサの製造方法を示す断面図である。 図８は、第２実施形態のＣＭＯＳイメージセンサの製造方法を示す断面図である。 図９は、第３実施形態のＣＭＯＳイメージセンサの構成を示す断面図である。
以下、図面を参照して実施形態のＣＭＯＳイメージセンサについて説明する。なお、以下の説明において、同一の機能及び構成を有する構成要素については、同一符号を付す。
［第１実施形態］
第１実施形態のＣＭＯＳイメージセンサについて説明する。
図１は、第１実施形態のＣＭＯＳイメージセンサの構造を示す断面図である。
図示するように、ＣＭＯＳイメージセンサは、半導体基板（例えば、ｐ型シリコン基板）１０上に形成された光電変換素子、例えばフォトダイオード１１、トランスファゲートトランジスタ１２、フローティングディフュージョン１３と、ＳｉＧｅＳｎ／Ｇｅ基板２０上に形成されたアンプトランジスタ２１、セレクトトランジスタ２２、リセットトランジスタ２３とを備える。
フォトダイオード１１は、ｐ型シリコン基板１０とｎ型拡散層１１Ａから形成されており、トランスファゲートトランジスタ１２が配置された第１面（または表面）と反対側の第２面（または裏面）から照射された光を電気信号に変換し、蓄積する。
トランスファゲートトランジスタ１２は、ｎ型拡散層１１Ａに蓄積された電気信号のフローティングディフュージョン１３への転送を制御する。すなわち、トランスファゲートトランジスタ１２は、オン状態になったとき、ｎ型拡散層１１Ａに蓄積された電気信号をフローティングディフュージョン１３に転送する。フローティングディフュージョン１３は、トランスファゲートトランジスタ１２にて転送された電気信号を、容量信号(電圧信号)に変換するために蓄積する。
ＳｉＧｅＳｎ／Ｇｅ基板２０は、ゲルマニウム（Ｇｅ）基板２０Ａ上にＳｉＧｅＳｎ層２０Ｂが積層された基板である。Ｇｅ基板２０ＡとＳｉＧｅＳｎ層２０Ｂとの界面はヘテロ接合を有する。ＳｉＧｅＳｎ層は、Ｓｉ、Ｇｅ、Ｓｎの混晶であり、例えば、ＳｉｘＧｅ１−（ｘ＋ｙ）Ｓｎｙ層（ｘ＝３．７ｙ、かつｘ＞０、ｙ＞０）である。
アンプトランジスタ２１は、Ｇｅ基板２０ＡとＳｉＧｅＳｎ層２０Ｂとのヘテロ接合をチャネル領域として有する。アンプトランジスタ２１は、ソースフォロワ接続されたトランジスタであり、フローティングディフュージョン１３に蓄積された容量信号に応じて信号を増幅する。セレクトトランジスタ２２は、アンプトランジスタ２１にて増幅された信号の出力を制御する。すなわち、セレクトトランジスタ２２は、オン状態になったとき、アンプトランジスタ２１にて増幅された信号をカラムバスラインＣＬに出力する。
リセットトランジスタ２３は、フローティングディフュージョン１３に蓄積された電気信号をリセットする。すなわち、リセットトランジスタ２３は、オン状態になったとき、フローティングディフュージョン１３に電源電圧ＶDDを供給し、フローティングディフュージョン１３の電位を初期状態に戻す。
以下に、第１実施形態のＣＭＯＳイメージセンサの構造を詳述する。
図１に示すように、シリコン基板１０にはｎ型拡散層１１Ａが形成され、シリコン基板１０とｎ型拡散層１１Ａによりフォトダイオード１１が構成されている。さらに、シリコン基板１０にはｎ型拡散層１１Ａと離隔してフローティングディフュージョン１３が形成されている。ｎ型拡散層１１Ａとフローティングディフュージョン１３との間のシリコン基板１０上には、ゲート絶縁膜１２Ａが形成され、ゲート絶縁膜１２Ａ上にはゲート電極１２Ｂが形成されている。ｎ型拡散層１１Ａ、フローティングディフュージョン１３、チャネル領域（ｎ型拡散層１１Ａとフローティングディフュージョン１３間のシリコン基板１０）、ゲート絶縁膜１２Ａ、及びゲート電極１２Ｂにより、トランスファゲートトランジスタ１２が構成されている。さらに、ゲート電極１２Ｂの側面には、側壁絶縁膜１２Ｃが形成されている。ｎ型拡散層１１Ａとフローティングディフュージョン１３は、トランスファゲートトランジスタ１２のソース領域あるいはドレイン領域として働く。
トランスファゲートトランジスタ１２上及びシリコン基板１０上には、層間絶縁膜３０が形成されている。層間絶縁膜３０上には、Ｇｅ基板２０Ａ、ＳｉＧｅＳｎ層２０Ｂが順に積層されたＳｉＧｅＳｎ／Ｇｅ基板２０が配置されている。なお、層間絶縁膜３０とＳｉＧｅＳｎ／Ｇｅ基板２０との間に、これらの接着性をよくするための接着層として、Ａｌ２Ｏ３層を形成してもよい。
また、ＳｉＧｅＳｎ／Ｇｅ基板２０上には、アンプトランジスタ２１、セレクトトランジスタ２２、及びリセットトランジスタ２３が形成されている。
アンプトランジスタ２１は、次のような構造を有する。ＳｉＧｅＳｎ／Ｇｅ基板２０のＳｉＧｅＳｎ層２０Ｂには、拡散層２１Ａ，２１Ｂが互いに離隔して形成されている。拡散層２１Ａ，２１Ｂは、アンプトランジスタ２１のソース領域あるいはドレイン領域として働く。拡散層２１Ａ，２１Ｂの間にはゲート絶縁膜２１Ｃが形成され、ゲート絶縁膜２１Ｃ上にはゲート電極２１Ｄが形成されている。さらに、ゲート電極２１Ｄの側面には、側壁絶縁膜２１Ｅが形成されている。ゲート電極２１Ｄは、フローティングディフュージョン１３に電気的に接続されている。さらに、拡散層２１Ｂは、電源電圧ＶDDに電気的に接続されている。
セレクトトランジスタ２２は、次のような構造を有する。ＳｉＧｅＳｎ／Ｇｅ基板２０のＳｉＧｅＳｎ層２０Ｂには、拡散層２２Ａが拡散層２１Ａに対して離隔して形成されている。拡散層２２Ａは、セレクトトランジスタ２２のソース領域あるいはドレイン領域として働く。拡散層２１Ａは、アンプトランジスタ２１あるいはセレクトトランジスタ２２のドレイン領域あるいはソース領域として働く。拡散層２２Ａ，２１Ａの間にはゲート絶縁膜２２Ｂが形成され、ゲート絶縁膜２２Ｂ上にはゲート電極２２Ｃが形成されている。さらに、ゲート電極２２Ｃの側面には、側壁絶縁膜２２Ｄが形成されている。ゲート電極２２Ｃにはロー選択信号ＲＳが供給されている。さらに、ソース領域２２Ａは、カラムバスラインＣＬに電気的に接続されている。
リセットトランジスタ２３のゲートには、リセット信号ＲＴが供給されている。リセットトランジスタ２３のドレインはフローティングディフュージョン１３に電気的に接続され、ソースは電源電圧ＶDDに電気的に接続されている。
以下に、第１実施形態のＣＭＯＳイメージセンサの動作について説明する。
シリコン基板１０の裏面に照射された入射光は、フォトダイオード１１にて受光される。フォトダイオードは、入射光の可視領域の画像として、入射光を電気信号に変換し蓄積する。フォトダイオード１１に蓄積された電気信号は、フローティングディフュージョン１３にて容量信号に変換される。さらに、この容量信号は、ＳｉＧｅＳｎ／Ｇｅ基板２０のヘテロ接合をチャネル領域とするアンプトランジスタ２１にて電圧信号に変換される。
この際、ＳｉＧｅＳｎ／Ｇｅ基板２０のヘテロ接合は、格子不整合による欠陥を誘起することなく、高品質な量子井戸構造が形成可能である。このため、アンプトランジスタ２１は、ＳｉＧｅＳｎ層２０ＢとＧｅ基板２０Ａとの界面（ヘテロ接合）にてチャネルを構成することにより、シリコン基板の表面をチャネルとして用いるＳｉ−ＭＯＳＦＥＴと比較して、一桁以上、低ノイズ化が可能である。このようなアンプトランジスタ２１を使用することにより、０．１５ｅ- rms程度より低い読み出しノイズによるフォトンカウンティングを実現すると共に、大幅なダイナミックレンジの拡大を実現することができる。
その後、アンプトランジスタ２１にて増幅された電圧信号は、セレクトトランジスタ２２を介してカラムバスラインＣＬに出力される。セレクトトランジスタ２２は、カラムバスラインＣＬへの電圧信号の出力を制御する。
なお、第１実施形態は、半導体基板１０のフォトダイオード１１及びトランジスタ１２等が形成された表面と反対側の裏面側から光を照射する、裏面照射型のＣＭＯＳイメージセンサに適した構造を備える。
図２（ａ）、（ｂ）を用いて、ＳｉＧｅＳｎ／Ｇｅ基板のヘテロ接合をチャネルに用いたアンプトランジスタの断面構造とそのバンド図を説明する。図２（ａ）はアンプトランジスタの断面図であり、図２（ｂ）はアンプトランジスタにおけるバンド図である。
ＳｉＧｅＳｎ層２０Ｂに対して、ＧｅはTypeＩの量子井戸構造を形成する。さらに、ＳｉＧｅＳｎ層２０ＢとＧｅ基板２０Ａとの界面には、格子不整合による欠陥を誘起することなく、高品質な界面が形成可能である。したがって、図２（ｂ）に示すように、ＳｉＧｅＳｎ層２０ＢとＧｅ基板２０Ａとの界面がＳｉＧｅＳｎ層２０Ｂ表面よりバンドギャップが小さくなる。このため、このアンプトランジスタ２１のチャネルは、ＳｉＧｅＳｎ層２０ＢとＧｅ基板２０Ａとの界面（ヘテロ接合）に形成される。ＳｉＧｅＳｎ層２０ＢとＧｅ基板２０Ａとの界面にてチャネルを構成することにより、ゲート絶縁膜界面及びゲート絶縁膜中に存在するトラップによるキャリアの捕獲や放出現象によるノイズの発生を防ぐことができる。これにより、アンプトランジスタ２１はＳｉ−ＭＯＳＦＥＴと比較して一桁以上低ノイズ化することが可能である。
ここで、ＳｉＧｅＳｎ／Ｇｅ基板２０のＳｉＧｅＳｎ層２０Ｂが格子整合となる条件は、ＳｉｘＧｅ１−（ｘ＋ｙ）Ｓｎｙ層（ｘ＝３．７ｙ、ｘ＞０、ｙ＞０）である。そして、ＳｉＧｅＳｎ層におけるバンドギャップは大きいほうが望ましい。
図３は、ＳｉＧｅＳｎ層におけるＳｉ及びＳｎの組成とバンドギャップとの関係を示す図である。横軸はＳｉ及びＳｎの組成ｘ＋ｙを示し、縦軸はバンドギャップのエネルギーを示す。ｘ＋ｙが０のとき、バンドギャップは０．６６ｅＶ（Ｇｅのバンドギャップ）となり、ｘ＋ｙが０より大きくなるのに従って、バンドギャップは徐々に大きくなる。このように、ＳｉＧｅＳｎ層２０Ｂは、Ｇｅ及びＳｎの組成の変更により、格子整合条件を満たしながら、そのバンドギャップの変更が可能である。前述したように、ＳｉＧｅＳｎ層２０Ｂにおけるバンドギャップは大きいほうが望ましい。
次に、図１、図４及び図５を用いて、第１実施形態のＣＭＯＳイメージセンサの製造方法について説明する。
まず、図４に示すように、シリコン基板（例えば、ｐ型シリコン半導体基板）１０上に、トランスファゲートトランジスタ１２を形成する。すなわち、シリコン基板１０上にゲート絶縁膜１２Ａ及びゲート電極１２Ｂを形成する。さらに、ゲート電極１２Ｂの側面に側壁絶縁膜１２Ｃを形成する。続いて、ゲート電極１２Ｂの両側のシリコン基板１０に、フォトダイオード１１を構成するｎ型拡散層１１Ａと、フローティングディフュージョン（ｎ型拡散層）１３を形成する。
次に、図５に示すように、トランスファゲートトランジスタ１２上、ｎ型拡散層１１Ａ上、フローティングディフュージョン１３上、及びシリコン基板１０上に、層間絶縁膜３０と配線層（図示しない）を形成する。さらに、ここでは図示しないが、層間絶縁膜３０上に、接着層として例えばＡｌ２Ｏ３層を厚さ５ｎｍ程度形成してもよい。
次に、Ｇｅ基板２０Ａ上にＳｉＧｅＳｎ層２０Ｂが積層されたＳｉＧｅＳｎ／Ｇｅ基板２０を準備する。さらに、図１に示すように、ＳｉＧｅＳｎ／Ｇｅ基板２０上に、アンプトランジスタ２１、セレクトトランジスタ２２、及びリセットトランジスタ２３を形成する。これらトランジスタが形成されたＳｉＧｅＳｎ／Ｇｅ基板２０は予め準備しておいてもよい。そして、シリコン基板１０と、ＳｉＧｅＳｎ／Ｇｅ基板２０とを貼り合わせる。すなわち、シリコン基板１０上の層間絶縁膜３０と、ＳｉＧｅＳｎ／Ｇｅ基板２０のＧｅ基板２０Ａとを貼り合わせる。
その後、前記各トランジスタのメサ分離と同時に、シリコン基板１０上の配線層あるいは電極と接続を行うための接続ビアを形成する。さらに、ＳｉＧｅＳｎ／Ｇｅ基板２０上に配線層を形成することにより、フローティングディフュージョン１３とアンプトランジスタ２１及びリセットトランジスタ２３との電気的接続を行う。以上により、図１に示したＣＭＯＳイメージセンサが製造される。
以上説明したように第１実施形態では、シリコン基板上のフォトダイオードにて光電変換された電気信号を、ＳｉＧｅＳｎ／Ｇｅ基板のヘテロ接合をチャネルとするアンプトランジスタを用いて増幅することにより、読み出し信号を低ノイズ化することができる。すなわち、読み出し時に発生するノイズを低減可能なＣＭＯＳイメージセンサを提供することができる。
［第２実施形態］
第２実施形態のＣＭＯＳイメージセンサについて説明する。第２実施形態では、シリコン基板上のフォトダイオード、及びＳｉＧｅＳｎ／Ｇｅ基板上のフォトダイオードにてそれぞれ光電変換された信号を、ＳｉＧｅＳｎ／Ｇｅ基板上のアンプトランジスタを用いて増幅する例を述べる。
図６は、第２実施形態のＣＭＯＳイメージセンサの構造を示す断面図である。
図示するように、ＣＭＯＳイメージセンサは、半導体基板（例えば、ｐ型シリコン基板）１０上に形成された光電変換素子、例えばフォトダイオード１１、トランスファゲートトランジスタ１２、フローティングディフュージョン１３、リセットトランジスタ２３Ａ、スイッチングトランジスタ１４Ａと、ＳｉＧｅＳｎ／Ｇｅ基板２０上に形成された光電変換素子、例えばフォトダイオード２４、トランスファゲートトランジスタ２５、フローティングディフュージョン２６、アンプトランジスタ２１、リセットトランジスタ２３Ｂ、スイッチングトランジスタ１４Ｂ、セレクトトランジスタ２２とを備える。
第１実施形態と同様に、フォトダイオード１１は、ｐ型シリコン基板１０とｎ型拡散層１１Ａから形成されており、裏面から照射された光を電気信号に変換し、蓄積する。トランスファゲートトランジスタ１２は、フォトダイオード１１に蓄積された電気信号のフローティングディフュージョン１３への転送を制御する。
スイッチングトランジスタ１４Ａは、フローティングディフュージョン１３に蓄積された電気信号のアンプトランジスタ２１への転送を制御する。すなわち、スイッチングトランジスタ１４Ａは、オン状態になったとき、フローティングディフュージョン１３に蓄積された電気信号をアンプトランジスタ２１のゲート電極２１Ｄに転送する。リセットトランジスタ２３Ａは、フローティングディフュージョン１３に蓄積された電気信号をリセットする。
また、フォトダイオード２４は、ＳｉＧｅＳｎ／Ｇｅ基板２０に形成されたｐ型拡散層とｎ型拡散層２４Ａから構成されており、フォトダイオード１１の直上に配置されている。すなわち、フォトダイオード２４は、半導体基板１０の表面に対して垂直な方向で、フォトダイオード１１に対応する位置に配置されている。
フォトダイオード２４は、トランスファゲートトランジスタ２５が配置された第１面（または表面）と反対側の第２面（または裏面）から照射された光を電気信号に変換し、蓄積する。言い換えると、フォトダイオード２４は、ＳｉＧｅＳｎ／Ｇｅ基板２０のシリコン基板１０が配置された面側から照射された光を電気信号に変換し、蓄積する。
トランスファゲートトランジスタ２５は、フォトダイオード２４に蓄積された電気信号のフローティングディフュージョン２６への転送を制御する。すなわち、トランスファゲートトランジスタ２５は、オン状態になったとき、フォトダイオード２４に蓄積された電気信号をフローティングディフュージョン２６に転送する。フローティングディフュージョン２６は、トランスファゲートトランジスタ２５にて転送された電気信号を、容量信号（電圧信号）に変換するために蓄積する。
スイッチングトランジスタ１４Ｂは、フローティングディフュージョン２６に蓄積された電気信号のアンプトランジスタ２１への転送を制御する。すなわち、スイッチングトランジスタ１４Ｂは、オン状態になったとき、フローティングディフュージョン２６に蓄積された電気信号をアンプトランジスタ２１のゲート電極２１Ｄに転送する。リセットトランジスタ２３Ｂは、フローティングディフュージョン２６に蓄積された電気信号をリセットする。
アンプトランジスタ２１は、第１実施形態と同様に、Ｇｅ基板２０ＡとＳｉＧｅＳｎ層２０Ｂとのヘテロ接合をチャネル領域として有する。アンプトランジスタ２１は、ソースフォロワ接続されたトランジスタであり、フローティングディフュージョン１３または２６に蓄積された容量信号に応じて信号を増幅する。セレクトトランジスタ２２は、アンプトランジスタ２１にて増幅された信号の出力を制御する。
以下に、第２実施形態のＣＭＯＳイメージセンサの構造を詳述する。
図６に示すように、シリコン基板１０にはフォトダイオード１１を構成するｎ型拡散層１１Ａと、フローティングディフュージョン１３が形成されている。ｎ型拡散層１１Ａとフローティングディフュージョン１３との間には、トランスファゲートトランジスタ１２を構成するゲート絶縁膜１２Ａ及びゲート電極１２Ｂが形成されている。
トランスファゲートトランジスタ１２上及びシリコン基板１０上には、層間絶縁膜３０が形成されている。層間絶縁膜３０上には、ＳｉＧｅＳｎ／Ｇｅ基板２０が配置されている。なお、層間絶縁膜３０とＳｉＧｅＳｎ／Ｇｅ基板２０との間に、これらの接着性をよくするための接着層として、Ａｌ２Ｏ３層を形成してもよい。
また、ＳｉＧｅＳｎ／Ｇｅ基板２０のＳｉＧｅＳｎ層２０Ｂにはフォトダイオード２４を構成するｎ型拡散層２４Ａが形成され、さらにＳｉＧｅＳｎ層２０Ｂにはｎ型拡散層２４Ａと離隔してフローティングディフュージョン２６が形成されている。ｎ型拡散層２４Ａとフローティングディフュージョン２６との間のＳｉＧｅＳｎ層２０Ｂ上には、トランスファゲートトランジスタ２５を構成するゲート絶縁膜２５Ａ及びゲート電極２５Ｂが形成されている。詳述すると、ＳｉＧｅＳｎ層２０Ｂ上には、ゲート絶縁膜２５Ａが形成され、ゲート絶縁膜２５Ａ上にはゲート電極２５Ｂが形成されている。さらに、ゲート電極２５Ｂの側面には、側壁絶縁膜２５Ｃが形成されている。ｎ型拡散層２４Ａとフローティングディフュージョン２６は、トランスファゲートトランジスタ２５のソース領域あるいはドレイン領域として働く。
アンプトランジスタ２１は、次のような構造を有する。ＳｉＧｅＳｎ／Ｇｅ基板２０のＳｉＧｅＳｎ層２０Ｂには、拡散層２１Ａ，２１Ｂが互いに離隔して形成されている。拡散層２１Ａ，２１Ｂの間にはゲート絶縁膜２１Ｃが形成され、ゲート絶縁膜２１Ｃ上にはゲート電極２１Ｄが形成されている。さらに、ゲート電極２１Ｄの側面には、側壁絶縁膜２１Ｅが形成されている。ゲート電極２１Ｄは、スイッチングトランジスタ１４Ａを介してフローティングディフュージョン１３に電気的に接続されている。ゲート電極２１Ｄは、またスイッチングトランジスタ１４Ｂを介してフローティングディフュージョン２６に電気的に接続されている。さらに、拡散層２１Ｂは、電源電圧ＶDDに電気的に接続されている。
セレクトトランジスタ２２のゲートには、ロー選択信号ＲＳが供給されている。さらに、セレクトトランジスタ２２のソースは拡散層２１Ａに電気的に接続され、そのドレインはカラムバスラインＣＬに電気的に接続されている。
リセットトランジスタ２３Ａのゲートには、リセット信号ＲＴ１が供給されている。リセットトランジスタ２３Ａのソースは電源電圧ＶDDに電気的に接続され、そのドレインはフローティングディフュージョン１３に電気的に接続されている。リセットトランジスタ２３Ｂのゲートには、リセット信号ＲＴ２が供給されている。リセットトランジスタ２３Ｂのソースは電源電圧ＶDDに電気的に接続され、そのドレインはフローティングディフュージョン２６に電気的に接続されている。
以下に、第２実施形態のＣＭＯＳイメージセンサの動作について説明する。
シリコン基板１０の裏面に照射された入射光は、フォトダイオード１１にて受光される。フォトダイオード１１は、入射光の可視領域の画像として前記入射光を電気信号に変換し蓄積する。フォトダイオード１１に蓄積された電気信号は、フローティングディフュージョン１３にて容量信号に変換される。この容量信号は、スイッチングトランジスタ１４Ａがオン状態になったとき、アンプトランジスタ２１のゲート電極２１Ｄに供給される。そして、容量信号はアンプトランジスタ２１にて電圧信号に変換される。
この際、第１実施形態と同様に、アンプトランジスタ２１は、ＳｉＧｅＳｎ層２０ＢとＧｅ基板２０Ａとの界面（ヘテロ接合）にてチャネルを構成することにより、Ｓｉ−ＭＯＳＦＥＴと比較して一桁以上、低ノイズ化が可能である。すなわち、アンプトランジスタ２１は、Ｓｉ−ＭＯＳＦＥＴを用いた場合と比較して、前記電圧信号に発生するノイズを一桁以上、低減することができる。
その後、アンプトランジスタ２１にて増幅された電圧信号は、セレクトトランジスタ２２を介してカラムバスラインＣＬに出力される。
また、シリコン基板１０の裏面に照射された入射光は、層間絶縁膜３０を通過してＳｉＧｅＳｎ／Ｇｅ基板２０の裏面に到達し、フォトダイオード２４にて受光される。フォトダイオード２４は、入射光の赤外領域の画像として前記入射光を電気信号に変換し蓄積する。フォトダイオード２４に蓄積された電気信号は、フローティングディフュージョン２６にて容量信号に変換される。この容量信号は、スイッチングトランジスタ１４Ｂがオン状態になったとき、アンプトランジスタ２１のゲート電極２１Ｄに供給される。そして、容量信号はアンプトランジスタ２１にて電圧信号に変換される。
この際、前述したように、アンプトランジスタ２１は、ＳｉＧｅＳｎ層２０ＢとＧｅ基板２０Ａとのヘテロ接合にてチャネルを構成することにより、Ｓｉ−ＭＯＳＦＥＴと比較して一桁以上、低ノイズ化が可能である。
その後、アンプトランジスタ２１にて増幅された電圧信号は、セレクトトランジスタ２２を介してカラムバスラインＣＬに出力される。
このように、フォトダイオード１１あるいは２４により、入射光を可視領域あるいは赤外領域の画像信号として電気信号に変換し、これら電気信号の増幅にアンプトランジスタ２１を使用することにより、０．１５ｅ- rms程度より低い読み出しノイズによるフォトカウンティングを実現すると共に、大幅なダイナミックレンジの拡大を実現することができる。さらに、可視領域及び赤外領域の画像を一括して取得することが可能である。
なお、第２実施形態は、半導体基板１０のフォトダイオード１１及びトランジスタ１２等が形成された表面と反対側の裏面側から光を照射する、裏面照射型のＣＭＯＳイメージセンサに適した構造を備える。
次に、図６−図８を用いて、第２実施形態のＣＭＯＳイメージセンサの製造方法について説明する。
まず、図７に示すように、シリコン基板（例えば、ｐ型シリコン半導体基板）１０上に、トランスファゲートトランジスタ１２、スイッチングトランジスタ１４Ａ、及びリセットトランジスタ２３Ａを形成する。トランスファゲートトランジスタ１２は以下のように形成される。シリコン基板１０上にゲート絶縁膜１２Ａ及びゲート電極１２Ｂを形成する。さらに、ゲート電極１２Ｂの側面に側壁絶縁膜１２Ｃを形成する。続いて、ゲート電極１２Ｂの両側のシリコン基板１０に、フォトダイオード１１を構成するｎ型拡散層１１Ａと、フローティングディフュージョン（ｎ型拡散層）１３を形成する。スイッチングトランジスタ１４Ａとリセットトランジスタ２３Ａの形成方法については省略する。
次に、図８に示すように、前記トランジスタ１２、１４Ａ、２３Ａ上、ｎ型拡散層１１Ａ上、フローティングディフュージョン１３上、及びシリコン基板１０上に、層間絶縁膜３０と配線層（図示しない）を形成する。さらに、ここでは図示しないが、層間絶縁膜３０上に、接着層として例えばＡｌ２Ｏ３層を厚さ５ｎｍ程度形成してもよい。
次に、Ｇｅ基板２０Ａ上にＳｉＧｅＳｎ層２０Ｂが積層されたＳｉＧｅＳｎ／Ｇｅ基板２０を準備する。さらに、図６に示すように、ＳｉＧｅＳｎ／Ｇｅ基板２０上に、トランスファゲートトランジスタ２５、アンプトランジスタ２１、セレクトトランジスタ２２、スイッチングトランジスタ１４Ｂ、及びリセットトランジスタ２３Ｂを形成する。
トランスファゲートトランジスタ２５は以下のように形成される。ＳｉＧｅＳｎ／Ｇｅ基板２０のＳｉＧｅＳｎ層２０Ｂ上にゲート絶縁膜２５Ａ及びゲート電極２５Ｂを形成する。さらに、ゲート電極２５Ｂの側面に側壁絶縁膜２５Ｃを形成する。続いて、ゲート電極２５Ｂの両側のＳｉＧｅＳｎ／Ｇｅ基板２０に、フォトダイオード２４を構成するｎ型拡散層２４Ａとフローティングディフュージョン（ｎ型拡散層）２６を形成する。
アンプトランジスタ２１は以下のように形成される。ＳｉＧｅＳｎ／Ｇｅ基板２０のＳｉＧｅＳｎ層２０Ｂ上にゲート絶縁膜２１Ｃ及びゲート電極２１Ｄを形成する。さらに、ゲート電極２１Ｄの側面に側壁絶縁膜２１Ｅを形成する。続いて、ゲート電極２１Ｄの両側のＳｉＧｅＳｎ／Ｇｅ基板２０にｎ型拡散層２１Ａ，２１Ｂを形成する。セレクトトランジスタ２２、スイッチングトランジスタ１４Ｂ、及びリセットトランジスタ２３Ｂの形成方法については省略する。これらトランジスタが形成されたＳｉＧｅＳｎ／Ｇｅ基板２０は予め準備しておいてもよい。
次に、シリコン基板１０と、ＳｉＧｅＳｎ／Ｇｅ基板２０とを貼り合わせる。すなわち、シリコン基板１０上の層間絶縁膜３０と、ＳｉＧｅＳｎ／Ｇｅ基板２０のＧｅ基板２０Ａとを貼り合わせる。
その後、前記各トランジスタのメサ分離と同時に、シリコン基板１０上の配線層あるいは電極と接続を行うための接続ビアを形成する。さらに、ＳｉＧｅＳｎ／Ｇｅ基板２０上に配線層を形成することにより、フローティングディフュージョン１３、２６をスイッチングトランジスタ１４Ａ、１４Ｂをそれぞれ介してアンプトランジスタ２１に電気的に接続する。さらに、フローティングディフュージョン１３、２６と、リセットトランジスタ２３Ａ、２３Ｂとをそれぞれ電気的に接続する。以上により、図６に示したＣＭＯＳイメージセンサが製造される。
以上説明したように第２実施形態では、シリコン基板上のフォトダイオード１１あるいはＳｉＧｅＳｎ／Ｇｅ基板２４上のフォトダイオード２６により、入射光を可視領域あるいは赤外領域の画像信号として電気信号に変換し、ＳｉＧｅＳｎ／Ｇｅ基板のヘテロ接合をチャネルとするアンプトランジスタを用いて電気信号を増幅することにより、読み出し信号を低ノイズ化することができる。すなわち、読み出し時に発生するノイズを低減可能なＣＭＯＳイメージセンサを提供することができる。さらに、可視領域及び赤外領域の画像を一括して取得することが可能である。その他の構成及び効果は第１実施形態と同様である。
［第３実施形態］
第３実施形態のＣＭＯＳイメージセンサについて説明する。前述した第１実施形態では、シリコン基板のフォトダイオード及びトランジスタを形成した面上にＳｉＧｅＳｎ／Ｇｅ基板を配置した例を説明した。この第３実施形態では、シリコン基板のフォトダイオード及びトランジスタを形成した面と反対側の面上にＳｉＧｅＳｎ／Ｇｅ基板を配置した例を述べる。
図９は、第３実施形態のＣＭＯＳイメージセンサの構造を示す断面図である。
図示するように、半導体基板１０の第１面（または表面）上には、フォトダイオード１１、トランスファゲートトランジスタ１２、フローティングディフュージョン１３が形成されている。半導体基板１０の第１面と反対側の第２面（または裏面）上には、層間絶縁膜３０を介してＳｉＧｅＳｎ／Ｇｅ基板２０が配置されている。ＳｉＧｅＳｎ／Ｇｅ基板２０の第１面上には、アンプトランジスタ２１、セレクトトランジスタ２２、及びリセットトランジスタ２３が形成されている。半導体基板１０の第２面とＳｉＧｅＳｎ／Ｇｅ基板２０の第１面は、層間絶縁膜３０を介して接着されている。
言い換えると、半導体基板１０は第１面と第１面の反対側の第２面とを持ち、フォトダイオード１１、トランスファゲートトランジスタ１２、及びフローティングディフュージョン１３は第１面に形成され、ＳｉＧｅＳｎ／Ｇｅ基板２０は半導体基板１０の第２面上に配置されている。
第３実施形態では、半導体基板１０のフォトダイオード１１及びトランスファゲートトランジスタ１２が形成された第１面（または表面）から照射された光を電気信号に変換し、その後、第１実施形態と同様に処理する。すなわち、第３実施形態は半導体基板１０のフォトダイオード１１及びトランジスタ１２等が形成された表面側から光を照射する、表面照射型のＣＭＯＳイメージセンサに適した構造を備える。その他の構成及び効果は、第１実施形態と同様である。
なお、第２実施形態のＣＭＯＳイメージセンサも半導体基板１０のフォトダイオード１１及びトランジスタ１２等が形成された表面側から光を照射する、表面照射型のＣＭＯＳイメージセンサに適した構造としてもよい。すなわち、半導体基板１０の第１面と反対側の第２面（または裏面）上に、層間絶縁膜３０を介してＳｉＧｅＳｎ／Ｇｅ基板２０を配置してもよい。その他の構成及び効果は、第２実施形態と同様である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…半導体基板（例えば、ｐ型シリコン基板）
１１…フォトダイオード
１１Ａ…ｎ型拡散層
１２…トランスファゲートトランジスタ
１３…フローティングディフュージョン
２０…ＳｉＧｅＳｎ／Ｇｅ基板、
２１…アンプトランジスタ
２２…セレクトトランジスタ
２３…リセットトランジスタ
２４…フォトダイオード
２４Ａ…ｎ型拡散層
２５…トランスファゲートトランジスタ
２６…フローティングディフュージョン
３０…層間絶縁膜

Claims (11)

  1. 入射光を電気信号に変換する光電変換素子と、
    Ｇｅ層とＳｉＧｅＳｎ層とが接合されたヘテロ接合をチャネル領域として有し、前記光電変換素子にて変換された前記電気信号を増幅するアンプトランジスタと、
    を具備することを特徴とするＣＭＯＳイメージセンサ。
  2. 半導体基板に形成され、入射光を電気信号に変換する光電変換素子と、
    前記半導体基板に形成され、前記光電変換素子にて変換された前記電気信号を蓄積するフローティングディフュージョンと、
    Ｇｅ基板上にＳｉＧｅＳｎ層が積層されたＳｉＧｅＳｎ／Ｇｅ基板と、
    前記ＳｉＧｅＳｎ／Ｇｅ基板上に形成され、前記フローティングディフュージョンに蓄積された前記電気信号を増幅するアンプトランジスタと、
    を具備することを特徴とするＣＭＯＳイメージセンサ。
  3. 前記アンプトランジスタはソースフォロワアンプであることを特徴とする請求項１または２に記載のＣＭＯＳイメージセンサ。
  4. 前記アンプトランジスタはＧｅ基板とＳｉＧｅＳｎ層とが接合されたヘテロ接合をチャネル領域として有することを特徴とする請求項２または３に記載のＣＭＯＳイメージセンサ。
  5. 前記半導体基板は第１面と前記第１面の反対側の第２面とを持ち、前記光電変換素子及び前記フローティングディフュージョンは前記第１面に形成され、前記ＳｉＧｅＳｎ／Ｇｅ基板は前記第１面上に配置されていることを特徴とする請求項２乃至４のいずれかに記載のＣＭＯＳイメージセンサ。
  6. 前記半導体基板は第１面と前記第１面の反対側の第２面とを持ち、前記光電変換素子及び前記フローティングディフュージョンは前記第１面に形成され、前記ＳｉＧｅＳｎ／Ｇｅ基板は前記第２面上に配置されていることを特徴とする請求項２乃至４のいずれかに記載のＣＭＯＳイメージセンサ。
  7. 前記半導体基板上に形成され、前記光電変換素子から前記フローティングディフュージョンへ前記電気信号を転送するトランスファトランジスタをさらに具備することを特徴とする請求項２乃至６のいずれかに記載のＣＭＯＳイメージセンサ。
  8. 前記半導体基板上に形成され、前記フローティングディフュージョンに蓄積された前記電気信号をリセットするリセットトランジスタと、
    前記アンプトランジスタにて増幅された前記電気信号の出力を制御するセレクトトランジスタと、
    をさらに具備することを特徴とする請求項２乃至７のいずれかに記載のＣＭＯＳイメージセンサ。
  9. 半導体基板に形成され、入射光を電気信号に変換する第１光電変換素子と、
    前記半導体基板に形成され、前記第１光電変換素子にて変換された前記電気信号を蓄積する第１フローティングディフュージョンと、
    Ｇｅ基板上にＳｉＧｅＳｎ層が積層されたＳｉＧｅＳｎ／Ｇｅ基板と、
    前記ＳｉＧｅＳｎ／Ｇｅ基板に形成され、前記入射光を電気信号に変換する第２光電変換素子と、
    前記ＳｉＧｅＳｎ／Ｇｅ基板に形成され、前記第２光電変換素子にて変換された前記電気信号を蓄積する第２フローティングディフュージョンと、
    前記ＳｉＧｅＳｎ／Ｇｅ基板上に形成され、前記第１，第２フローティングディフュージョンに蓄積された前記電気信号を増幅するアンプトランジスタと、
    を具備することを特徴とするＣＭＯＳイメージセンサ。
  10. 前記半導体基板上に形成され、前記第１光電変換素子から前記第１フローティングディフュージョンへ前記電気信号を転送する第１トランスファトランジスタと、
    前記ＳｉＧｅＳｎ／Ｇｅ基板上に形成され、前記第２光電変換素子から前記第２フローティングディフュージョンへ前記電気信号を転送する第２トランスファトランジスタと、
    をさらに具備することを特徴とする請求項９に記載のＣＭＯＳイメージセンサ。
  11. 前記半導体基板上に形成され、前記第１フローティングディフュージョンに蓄積された前記電気信号をリセットする第１リセットトランジスタと、
    前記半導体基板上に形成され、前記第１フローティングディフュージョンに蓄積された前記電気信号の前記アンプトランジスタへの出力を制御する第１スイッチングトランジスタと、
    前記ＳｉＧｅＳｎ／Ｇｅ基板上に形成され、前記第２フローティングディフュージョンに蓄積された前記電気信号をリセットする第２リセットトランジスタと、
    前記ＳｉＧｅＳｎ／Ｇｅ基板上に形成され、前記第２フローティングディフュージョンに蓄積された前記電気信号の前記アンプトランジスタへの出力を制御する第２スイッチングトランジスタと、
    をさらに具備することを特徴とする請求項９または１０に記載のＣＭＯＳイメージセンサ。
JP2014037374A 2014-02-27 2014-02-27 Ｃｍｏｓイメージセンサ Pending JP2015162604A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014037374A JP2015162604A (ja) 2014-02-27 2014-02-27 Ｃｍｏｓイメージセンサ
PCT/JP2015/055632 WO2015129810A1 (ja) 2014-02-27 2015-02-26 Ｃｍｏｓイメージセンサ
US15/066,737 US10096641B2 (en) 2014-02-27 2016-03-10 CMOS image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014037374A JP2015162604A (ja) 2014-02-27 2014-02-27 Ｃｍｏｓイメージセンサ

Publications (1)

Publication Number Publication Date
JP2015162604A true JP2015162604A (ja) 2015-09-07

Family

ID=54009124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014037374A Pending JP2015162604A (ja) 2014-02-27 2014-02-27 Ｃｍｏｓイメージセンサ

Country Status (3)

Country Link
US (1) US10096641B2 (ja)
JP (1) JP2015162604A (ja)
WO (1) WO2015129810A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018088285A1 (ja) * 2016-11-14 2018-05-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102113836B1 (ko) * 2015-09-30 2020-05-21 가부시키가이샤 니콘 촬상 소자 및 촬상 장치
EP4283980A3 (en) * 2017-11-24 2024-02-07 Hamamatsu Photonics K.K. Photon counting device and photon counting method
KR20210010748A (ko) 2019-07-19 2021-01-28 삼성전자주식회사 3차원 반도체 장치
CN113764443B (zh) 2020-06-05 2024-01-02 联华电子股份有限公司 感光元件
CN115332274A (zh) * 2021-05-10 2022-11-11 联华电子股份有限公司 影像传感器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244419A (ja) 2000-02-28 2001-09-07 Hitachi Ltd 高周波モジュール及び移動体検知モジュール
DE102005051994B4 (de) * 2005-10-31 2011-12-01 Globalfoundries Inc. Verformungsverfahrenstechnik in Transistoren auf Siliziumbasis unter Anwendung eingebetteter Halbleiterschichten mit Atomen mit einem großen kovalenten Radius
KR100781905B1 (ko) * 2006-10-25 2007-12-04 한국전자통신연구원 헤테로 정션 바이폴라 트랜지스터를 포함하는 이미지 센서및 그 제조 방법
JP2009147056A (ja) * 2007-12-13 2009-07-02 Seiko Epson Corp 半導体装置及びその製造方法
US8471939B2 (en) * 2008-08-01 2013-06-25 Omnivision Technologies, Inc. Image sensor having multiple sensing layers
JP2010171337A (ja) * 2009-01-26 2010-08-05 Toshiba Corp 電界効果トランジスタ
KR101696254B1 (ko) * 2009-12-07 2017-01-16 삼성전자주식회사 식각 방법 및 이를 이용한 씨모스 이미지 센서의 제조 방법
JP5204794B2 (ja) 2010-01-12 2013-06-05 株式会社豊田中央研究所 半導体装置とその製造方法
US8492235B2 (en) * 2010-12-29 2013-07-23 Globalfoundries Singapore Pte. Ltd. FinFET with stressors
US8564085B2 (en) * 2011-07-18 2013-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor structure
JP2013232471A (ja) * 2012-04-27 2013-11-14 National Institute Of Advanced Industrial & Technology 相補型半導体装置及びその製造方法
CN103594419B (zh) * 2012-08-16 2018-02-13 中国科学院微电子研究所 半导体器件制造方法
EP2701198A3 (en) * 2012-08-24 2017-06-28 Imec Device with strained layer for quantum well confinement and method for manufacturing thereof
JP2014236183A (ja) * 2013-06-05 2014-12-15 株式会社東芝 イメージセンサ装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018088285A1 (ja) * 2016-11-14 2018-05-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
US11398522B2 (en) 2016-11-14 2022-07-26 Sony Semiconductor Solutions Corporation Solid-state imaging device, manufacturing method thereof, and electronic device
US20220399396A1 (en) * 2016-11-14 2022-12-15 Sony Semiconductor Solutions Corporation Solid-state imaging device, manufacturing method thereof, and electronic device
US11830906B2 (en) 2016-11-14 2023-11-28 Sony Semiconductor Solutions Corporation Solid-state imaging device, manufacturing method thereof, and electronic device

Also Published As

Publication number Publication date
US20160197116A1 (en) 2016-07-07
WO2015129810A1 (ja) 2015-09-03
US10096641B2 (en) 2018-10-09

Similar Documents

Publication Publication Date Title
WO2015129810A1 (ja) Ｃｍｏｓイメージセンサ
US20070210395A1 (en) Solid-state imaging device, method for producing same, and camera
JP7178605B2 (ja) 固体撮像装置
JP2014041867A (ja) 固体撮像装置および固体撮像装置の製造方法
WO2014002362A1 (ja) 固体撮像装置及びその製造方法
JP2008060097A (ja) 固体撮像装置および撮像装置
JP5306141B2 (ja) 固体撮像装置
US9425225B2 (en) Solid-state imaging device
US10741600B2 (en) Imaging device including semiconductor substrate and pixel
US10164123B2 (en) Imaging device including semiconductor substrate and unit pixel cell
US9443896B2 (en) Imaging device
US20120248293A1 (en) Solid-state image pickup device
US20140218578A1 (en) Camera module, solid-state imaging device, and method of manufacturing the same
US8542304B2 (en) Solid-state imaging device
WO2020054282A1 (ja) 固体撮像素子
US11094734B2 (en) Imaging device
JP2013172279A (ja) 固体撮像装置
JP2009065155A (ja) イメージセンサー
US8952476B2 (en) Solid-state image pickup device
JP5581698B2 (ja) 固体撮像素子
JP6689936B2 (ja) 撮像装置の製造方法
JP2009065156A (ja) イメージセンサーの製造方法
WO2009119573A1 (ja) 固体撮像装置
JP2016063142A (ja) 半導体装置
JP2010141045A (ja) 固体撮像装置