CN108461489A - 一种超高速数据接口esd防护芯片及其制造方法 - Google Patents
一种超高速数据接口esd防护芯片及其制造方法 Download PDFInfo
- Publication number
- CN108461489A CN108461489A CN201810066545.0A CN201810066545A CN108461489A CN 108461489 A CN108461489 A CN 108461489A CN 201810066545 A CN201810066545 A CN 201810066545A CN 108461489 A CN108461489 A CN 108461489A
- Authority
- CN
- China
- Prior art keywords
- chip
- photoetching
- layer
- diode
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 32
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 238000001259 photo etching Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000005538 encapsulation Methods 0.000 claims abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 40
- 229910052681 coesite Inorganic materials 0.000 claims description 26
- 229910052906 cristobalite Inorganic materials 0.000 claims description 26
- 239000000377 silicon dioxide Substances 0.000 claims description 26
- 229910052682 stishovite Inorganic materials 0.000 claims description 26
- 229910052905 tridymite Inorganic materials 0.000 claims description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- 235000012239 silicon dioxide Nutrition 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 9
- 238000002161 passivation Methods 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 6
- 238000001035 drying Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 11
- 239000012634 fragment Substances 0.000 abstract description 2
- 230000005540 biological transmission Effects 0.000 abstract 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 101100520142 Caenorhabditis elegans pin-2 gene Proteins 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 101150037009 pin1 gene Proteins 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请涉及一种超高速数据接口SED芯片及其制造方法。大数据时代，各种高速接口应运而生，目前主流的USB3.0，HDMI2.0，以及未来的USB4.0，HDMI3.0，用以满足天量数据传输，导致对超高速接口的ESD防护提出更高要求，防护芯片的电容要求更低，封装尺寸要求更小，Ipp要求更大，然而芯片尺寸和Ipp是正比关系，目前市面上用双层外延加沟槽工艺，制造的芯片电容值在0.5pF左右，此发明采用超高阻1000Ω.cm的P型单晶衬底，通过叠加串联整流管，可以降低结电容至0.15pF以下，老工艺用到了14次光刻，此发明只用了7次光刻，两个电极均从正面引出，特别适合倒装封装，芯片无需减薄到150um以下，只需减薄到200um，降低了碎片率，省去了外延和沟槽这种复杂难控的工艺，省去了背面金属工艺，更重要的是提升了芯片的有效尺寸，同样的封装Ipp更大了。
Description
技术领域
本发明属于一种超高速数据接口ESD防护芯片及其制造方法，此ESD防护芯片适用于超高速数据接口的ESD防护。
背景技术
随着信息时代数据量的爆炸，各种高速接口应运而生，目前主流的USB3.0 ，HDMI2.0，以及未来的USB4.0，HDMI3.0等等更快的高速接口，用以满足各种天量数据的传输，这就导致对高速接口的ESD防护提出了更高的要求，防护芯片的电容要求更低，封装尺寸要求更小，Ipp要求更大，然而芯片尺寸和Ipp永远是正比关系，目前市面上用双层外延加沟槽工艺，制造的超低容芯片电容值在0.5pF左右，此发明的工艺采用超高阻1000Ω.cm的P型单晶衬底，并且通过叠加串联整流管，可以降低结电容至0.15pF以下，老工艺用到了14次光刻，此发明只用了7次光刻，大大降低芯片制造成本，两个电极均从正面引出，特别适合倒装封装，芯片无需减薄到150um以下，只需减薄到200um，降低了碎片率，提升了良品率，省去了外延和沟槽这种复杂难控的工艺，省去了背面金属工艺，更重要的是提升了芯片的有效尺寸，同样的封装Ipp更大了。
发明内容
1、一种超高速数据接口ESD防护芯片，其结构包括：一个雪崩二极管D1，8个整流二极管D2、D3、D4、D5、D6、D7、D8、D9。
A、雪崩二极管结构包括：高阻衬底里面包含N-well，N-well里面包含SN，SN里面包含SP，单晶硅上面是SiO2层，SiO2层部分打开，SiO2层上面是正面金属，正面金属部分打开，正面金属上面是钝化层，其中，雪崩二极管D1的SP与整流二极管D5和D9的SP相连，雪崩二极管D1的SN与整流二极管D2和D6的SN相连。
B、整流二极管结构包括：高阻衬底里面包含N-well，N-well里面包含SN和SP，SN和SP成梳状结构，单晶硅上面是SiO2层，SiO2层部分打开，SiO2层上面是正面金属，正面金属部分打开，正面金属上面是钝化层，其中，整流二极管D2和D3串联，D4和D5串联，D6和D7串联，D8和D9串联，整流二极管D5和D9的SP与雪崩二极管D1的SP相连，整流二极管D2和D6的SN与雪崩二极管D1的SN相连，D3的SP与D4的SN相连，D7的SP与D8的SN相连。
2、一种超高速数据接口ESD防护芯片，其制造方法包括：
A、衬底301的准备，衬底选用电阻率1000Ω.cm的P型单晶片，打标，清洗，甩干；
B、N-well 302制造，氧化、光刻、刻蚀、去胶、氧化，注入N型杂质，高温退火；
C、SN303制造，光刻、刻蚀、去胶、氧化，注入大剂量N型杂质；
D、SP304制造，光刻、刻蚀、去胶、氧化，注入大剂量P型杂质；
E、SN303 和SP304的高温退火；
F、引线孔制造，SiO2氧化层305淀积，光刻，SiO2刻蚀，去胶；
G、金属布线306制造，金属层淀积，光刻，金属层刻蚀，去胶；
H、钝化层307制造，SiO2淀积，SiN淀积，光刻，SiN刻蚀，SiO2刻蚀，去胶；
I、背面减薄，根据封装对芯片厚度的要求进行背面减薄。
附图说明
图1是此双向超低容ESD防护芯片的等效电路图；
图2是此双向超低容ESD防护芯片的金属布线和电极俯视图；
图3是此双向超低容ESD防护芯片的雪崩二极管工艺截面图；
图4是此双向超低容ESD防护芯片的整流二极管工艺截面图。
附图编号说明
101：雪崩二极管D1；
102：整流二极管D2；
103：整流二极管D3；
104：整流二极管D4；
105：整流二极管D5；
106：整流二极管D6；
107：整流二极管D7；
108：整流二极管D8；
109：整流二极管D9；
110：I/O电极pin1；
111：I/O电极pin2；
201：雪崩二极管D1；
202：整流二极管D2；
203：整流二极管D3；
204：整流二极管D4；
205：整流二极管D5；
206：整流二极管D6；
207：整流二极管D7；
208：整流二极管D8；
209：整流二极管D9；
210：I/O电极pin1；
211：I/O电极pin2；
301：P型高阻衬底，电阻率大于1000Ω.cm；
302：N-well，作用是作为整流管的PN结，以及隔离雪崩管和整流管；
303：SN，作用是与金属形成欧姆接触，并且作为雪崩管的PN结；
304：SP，作用是与金属形成欧姆接触，并且作为雪崩管和整流管的PN结；
305：SiO2氧化层，用于隔离金属层和单晶硅；
306：金属布线，用做二极管之间的布线及芯片的电极，暴露在外的部分用做电极；
307：钝化层，作用是提高器件可靠性，通常使用SiO2层+SiN层；
401：P型高阻衬底，电阻率大于1000Ω.cm；
402：N-well，作用是作为整流管的PN结，以及隔离雪崩管和整流管；
403：SN，作用是与金属形成欧姆接触，并且作为雪崩管的PN结；
404：SP，作用是与金属形成欧姆接触，并且作为雪崩管和整流管的PN结；
405：SiO2氧化层，用于隔离金属层和单晶硅；
406：金属布线，用做二极管之间的布线及芯片的电极，暴露在外的部分用做电极；
407：钝化层，作用是提高器件可靠性，通常使用SiO2层+SiN层。
具体实施方式
1．衬底301的准备，衬底选用高阻单晶抛光硅片，电阻率1000Ω.cm，打标，清洗，甩干。
2．N-well 302制造，氧化、光刻、刻蚀、去胶、氧化，再通过注入工艺掺杂N型杂质，通常注入P元素，低剂量，高能量，高温退火。
3．SN 303制造，光刻、刻蚀、去胶、氧化，离子注入大剂量N型杂质，通常注入P元素，剂量控制很重要，即要做到欧姆接触，也要做到合适的雪崩管击穿电压。
4．SP 304制造，光刻、刻蚀、去胶、氧化，离子注入P型杂质，通常注入B元素，剂量控制很重要，即要做到欧姆接触，也要做到合适的雪崩管击穿电压。
5．SN303 和SP304的高温退火。
6．引线孔制造，SiO2氧化层305淀积，光刻，SiO2刻蚀。
7．金属布线306制造，金属层淀积，光刻，金属层刻蚀，去胶，用做I/O电极及二极管之间的布线。
8．钝化层307制造，SiO2淀积，SiN淀积，光刻，SiN刻蚀，SiO2刻蚀，去胶。
9．背面减薄，根据封装对芯片厚度的要求进行背面减薄。
上述实施例阐述了本发明，同时也可以采用其它实施例实现本发明。本发明不局限于上述具体实施例，因此本发明有所附权利要求范围限定。
Claims (2)
1.一种超高速数据接口ESD防护芯片，其结构包括：一个雪崩二极管D1，8个整流二极管D2、D3、D4、D5、D6、D7、D8、D9，
A、雪崩二极管结构包括：高阻衬底里面包含N-well，N-well里面包含SN，SN里面包含SP，单晶硅上面是SiO2层，SiO2层部分打开，SiO2层上面是正面金属，正面金属部分打开，正面金属上面是钝化层，其中，雪崩二极管D1的SP与整流二极管D5和D9的SP相连，雪崩二极管D1的SN与整流二极管D2和D6的SN相连；
B、整流二极管结构包括：高阻衬底里面包含N-well，N-well里面包含SN和SP，SN和SP成梳状结构，单晶硅上面是SiO2层，SiO2层部分打开，SiO2层上面是正面金属，正面金属部分打开，正面金属上面是钝化层，其中，整流二极管D2和D3串联，D4和D5串联，D6和D7串联，D8和D9串联，整流二极管D5和D9的SP与雪崩二极管D1的SP相连，整流二极管D2和D6的SN与雪崩二极管D1的SN相连，D3的SP与D4的SN相连，D7的SP与D8的SN相连。
2.一种超高速数据接口ESD防护芯片，其制造方法包括：
A、衬底301的准备，衬底选用电阻率1000Ω.cm的P型单晶片，打标，清洗，甩干；
B、N-well 302制造，氧化、光刻、刻蚀、去胶、氧化，注入N型杂质，高温退火；
C、SN303制造，光刻、刻蚀、去胶、氧化，注入大剂量N型杂质；
D、SP304制造，光刻、刻蚀、去胶、氧化，注入大剂量P型杂质；
E、SN303 和SP304的高温退火；
F、引线孔制造，SiO2氧化层305淀积，光刻，SiO2刻蚀，去胶；
G、金属布线306制造，金属层淀积，光刻，金属层刻蚀，去胶；
H、钝化层307制造，SiO2淀积，SiN淀积，光刻，SiN刻蚀，SiO2刻蚀，去胶；
I、背面减薄，根据封装对芯片厚度的要求进行背面减薄。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810066545.0A CN108461489A (zh) | 2018-01-24 | 2018-01-24 | 一种超高速数据接口esd防护芯片及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810066545.0A CN108461489A (zh) | 2018-01-24 | 2018-01-24 | 一种超高速数据接口esd防护芯片及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108461489A true CN108461489A (zh) | 2018-08-28 |
Family
ID=63238593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810066545.0A Pending CN108461489A (zh) | 2018-01-24 | 2018-01-24 | 一种超高速数据接口esd防护芯片及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108461489A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102157516A (zh) * | 2010-12-20 | 2011-08-17 | 杭州士兰集成电路有限公司 | Led保护二极管的结构及其制造方法 |
| CN104362182A (zh) * | 2014-11-19 | 2015-02-18 | 桑德斯微电子器件（南京）有限公司 | 一种平面双结型稳压二极管芯片及其生产工艺 |
| CN107359160A (zh) * | 2017-07-28 | 2017-11-17 | 深圳市硕凯电子股份有限公司 | 一种双向超低容esd防护芯片结构及其制造方法 |
-
2018
- 2018-01-24 CN CN201810066545.0A patent/CN108461489A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102157516A (zh) * | 2010-12-20 | 2011-08-17 | 杭州士兰集成电路有限公司 | Led保护二极管的结构及其制造方法 |
| CN104362182A (zh) * | 2014-11-19 | 2015-02-18 | 桑德斯微电子器件（南京）有限公司 | 一种平面双结型稳压二极管芯片及其生产工艺 |
| CN107359160A (zh) * | 2017-07-28 | 2017-11-17 | 深圳市硕凯电子股份有限公司 | 一种双向超低容esd防护芯片结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101289919B1 (ko) | ＦｉｎＦＥＴ-기반의 ＥＳＤ 디바이스 및 그 형성 방법 | |
| CN101847663B (zh) | 一种瞬间电压抑制器及形成瞬间电压抑制器的方法 | |
| CN105321925B (zh) | 金属线结构和方法 | |
| CN102437156B (zh) | 超低电容瞬态电压抑制器件及其制造方法 | |
| JP7077478B2 (ja) | 過渡電圧抑制デバイス及びその製造方法 | |
| CN106057781B (zh) | 静电放电保护器件的制造方法 | |
| CN107301994B (zh) | 瞬态电压抑制器及其制作方法 | |
| CN104347645A (zh) | 光电二极管栅极介电保护层 | |
| US20150236009A1 (en) | Low Voltage NPN with Low Trigger Voltage and High Snap Back Voltage for ESD Protection | |
| CN110518063B (zh) | 集成esd保护的沟槽mosfet及制造方法 | |
| US20230122120A1 (en) | Transient Voltage Suppression Device And Manufacturing Method Therefor | |
| US11430780B2 (en) | TVS device and manufacturing method therefor | |
| CN107919355B (zh) | 超低残压低容瞬态电压抑制器及其制造方法 | |
| CN106158851B (zh) | 一种双向超低电容瞬态电压抑制器及其制作方法 | |
| CN206742244U (zh) | 一种单向低电容tvs二极管 | |
| CN212750896U (zh) | 用于防止放电的设备和电子设备 | |
| CN209993566U (zh) | Pin二极管和静电保护结构 | |
| CN108461489A (zh) | 一种超高速数据接口esd防护芯片及其制造方法 | |
| CN107359160A (zh) | 一种双向超低容esd防护芯片结构及其制造方法 | |
| CN207199623U (zh) | 一种双向超低容esd防护芯片结构 | |
| CN108428699B (zh) | 一种具有双向大骤回scr特性超低电容的tvs器件及其制造方法 | |
| CN104733544A (zh) | Tvs器件及工艺方法 | |
| CN207381398U (zh) | 一种单向npn穿通型超低压tvs结构 | |
| US11887979B2 (en) | Transient voltage suppression device and manufacturing method therefor | |
| CN109449153A (zh) | 一种功率器件防护芯片及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180828 |
|
| WD01 | Invention patent application deemed withdrawn after publication |