CN108461482A - 一种半导体器件及其制造方法 - Google Patents

一种半导体器件及其制造方法 Download PDF

Info

Publication number
CN108461482A
CN108461482A CN201710087188.1A CN201710087188A CN108461482A CN 108461482 A CN108461482 A CN 108461482A CN 201710087188 A CN201710087188 A CN 201710087188A CN 108461482 A CN108461482 A CN 108461482A
Authority
CN
China
Prior art keywords
coating
semiconductor substrate
layer
coefficient
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710087188.1A
Other languages
English (en)
Other versions
CN108461482B (zh
Inventor
张青淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710087188.1A priority Critical patent/CN108461482B/zh
Publication of CN108461482A publication Critical patent/CN108461482A/zh
Application granted granted Critical
Publication of CN108461482B publication Critical patent/CN108461482B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体器件及其制造方法，所述半导体器件包括：半导体衬底；在所述半导体衬底上形成有一电阻器件，所述电阻器件包括自下而上依次布置的第一覆盖层和第二覆盖层，其中所述第一覆盖层和第二覆盖层的电阻温度系数的正负性相反。根据本发明的半导体器件，第一覆盖层和第二覆盖层的电阻温度系数的正负相反，当调整第一覆盖层和第二覆盖层的厚度比时，可以使所述电阻器件获得不同的温度系数，使所述电阻器件的温度系数可在正值、零到负值之间可调。此外，这种半导体器件适用于对电阻温度系数的要求不同的器件中。

Description

一种半导体器件及其制造方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法。
背景技术
在现代的集成电路中，在单芯片(system on chip,SOC)区域上形成多个电路组件，如场效应晶体管(metal oxide semiconductor,MOS)、电阻器、电容器等，其中电阻器中的栅极电阻也是单芯片区域上的基本组件。不同器件中的电阻对电阻温度系数的要求是不同的，例如对于应用在类似模拟基带有源RC(resistance capacitance)滤波器的电阻，优选温度系数(temperature coefficient,TC)接近零的栅极电阻；而对于应用在射频(radiofrequency,RF)放大器的电阻，优选温度系数为负值的栅极电阻，以在温度变化时，可通过补偿RF增益器件的移动性的温度变化来实现射频放大器的恒定增益。
现有的高介电常数电介质/金属栅极(high dielectirc constant dielectric/metal gate,HK/MG)工艺中，在高介电常数电介质和虚拟多晶硅之间，使用单个金属覆盖层形成栅极高电阻器(high resistor,HiR)，该电阻器的温度系数由金属覆盖层的性质确定，该电阻器的温度系数的正负与该金属覆盖层的正负一致。
本发明的目的在于提供一种半导体器件及其制造方法，以解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提供一种半导体器件，包括：半导体衬底；在所述半导体衬底上形成有一电阻器件，所述电阻器件包括自下而上依次布置的第一覆盖层和第二覆盖层，其中所述第一覆盖层和第二覆盖层的电阻温度系数的正负性相反。
进一步，所述半导体衬底和所述第一覆盖层之间还形成有高K介电层。
进一步，所述第二覆盖层上还形成有多晶硅虚拟栅极。
进一步，所述半导体衬底包括有源区和无源区，所述有源区上形成有金属栅极结构，所述无源区上形成有所述电阻器件。
进一步，所述金属栅极结构包括位于所述半导体衬底上自下而上依次布置的所述第一覆盖层、所述第二覆盖层和金属层。
进一步，所述半导体衬底和所述第一覆盖层之间还形成有高K介电层。
进一步，所述第一覆盖层的电阻温度系数为正值，所述第二覆盖层的电阻温度系数为负值。
进一步，所述第一覆盖层的电阻温度系数的范围为50ppm/℃-1000ppm/℃。
进一步，所述第一覆盖层包括TiN。
进一步，所述第二覆盖层的电阻温度系数的范围为-50ppm/℃--1000ppm/℃。
进一步，所述第二覆盖层包括TaN。
进一步，所述多晶硅虚拟栅极是未掺杂的多晶硅层。
本发明还提供一种半导体器件的制造方法，包括：提供半导体衬底；在所述半导体衬底上形成一电阻器件，所述电阻器件包括自下而上依次布置的第一覆盖层和第二覆盖层，其中所述第一覆盖层和第二覆盖层的电阻温度系数的正负性相反。
进一步，所述方法还包括在所述半导体衬底和所述第一覆盖层之间形成高K介电层的步骤。
进一步，在形成所述第二覆盖层的步骤之后，所述方法还包括在所述第二覆盖层上形成多晶硅虚拟栅极的步骤。
进一步，所述半导体衬底包括有源区和无源区，所述电阻器件形成于所述无源区的半导体衬底上；所述方法还包括：在所述有源区的半导体衬底上形成金属栅极结构。
进一步，所述金属栅极结构包括位于所述半导体衬底上自下而上依次布置的所述第一覆盖层、所述第二覆盖层和金属层。
进一步，所述金属栅极结构和电阻器件的形成方法包括：在所述半导体衬底上形成第一覆盖材料层、位于所述第一覆盖材料层上的第二覆盖材料层，以及位于所述第二覆盖材料层上的多晶硅材料层；对所述多晶硅材料层、第二覆盖材料层和第一覆盖材料层进行图案化，以在所述无源区的半导体衬底、所述有源区的半导体衬底上均形成堆叠的所述第一覆盖层、所述第二覆盖层和多晶硅虚拟栅极；去除所述有源区的多晶硅虚拟栅极，以形成沟槽；向所述沟槽内填充金属材料，以形成所述金属层。
进一步，所述第一覆盖层的电阻温度系数为正值，所述第二覆盖层的电阻温度系数为负值。
进一步，所述第一覆盖层的电阻温度系数的范围为50ppm/℃-1000ppm/℃。
进一步，所述第一覆盖层包括TiN。
进一步，所述第二覆盖层的电阻温度系数的范围为-50ppm/℃--1000ppm/℃。
进一步，所述第二覆盖层包括TaN。
综上所述，根据本发明的半导体器件，第一覆盖层和第二覆盖层的电阻温度系数的正负相反，当调整第一覆盖层和第二覆盖层的厚度比时，可以使所述电阻器件获得不同的温度系数，使所述电阻器件的温度系数可在正值、零到负值之间可调。此外，这种半导体器件适用于对电阻温度系数的要求不同的器件中。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为现有的半导体器件的示意性剖面图；
图2为本发明实施例一的半导体器件的示意性剖面图；
图3为本发明实施例二的半导体器件的主要工艺流程示意图；
图4A-4D为根据本发明的实施例二的方法依次实施的步骤分别获得的半导体器件的示意性剖面图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出具体的实施方案，以便阐释本发明如何改进现有技术中存在的问题。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
如图1所示为现有的半导体器件的示意图，如图所示，半导体器件包括半导体衬底101，所述半导体衬底包括有源区和无源区；在所述半导体衬底的有源区形成的场效应晶体管(MOS)，所述场效应晶体管包括自下而上依次布置的高K介电层104、覆盖层105、金属栅极结构114；在所述半导体衬底的无源区形成的电阻器，所述电阻器由覆盖层105组成。其中，所述半导体衬底中形成有浅沟槽隔离件102，所述场效应晶体管还包括深源漏极(deepsource drain)108和轻掺杂漏极区域(lightly doped drain region)109，所述电阻器表面形成有多晶硅虚拟栅极107，在所述金属栅极114、覆盖层105和高K介电层104的叠层结构的侧壁两侧以及虚拟多晶硅栅极107、覆盖层105和高K介电层104的叠层结构的侧壁两侧分别形成有间隙壁110，在所述间隙壁110两侧形成有接触刻蚀停止层(contact etch stoplayer，CESL)111，在所述接触刻蚀停止层111上形成有层间介电层(inter layerdielectric，ILD)112。
现有的半导体器件使用单个覆盖层105形成栅极电阻器，该电阻器的温度系数由覆盖层的性质确定，该电阻器的温度系数的正负与该金属覆盖层的正负一致，而不能实现在正值、零到负值之间可调。
实施例一
鉴于上述问题的存在，本发明提供一种半导体器件，如图2的示意性剖面图所示，包括：
半导体衬底201；
在所述半导体衬底201上形成有一电阻器件，所述电阻器件包括自下而上依次布置的第一覆盖层205和第二覆盖层206，其中所述第一覆盖层205和第二覆盖层206的电阻温度系数的正负性相反。
进一步，所述半导体衬底201可以选用本领域常用的半导体材料，例如可以为以下材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)以及绝缘体上锗化硅(SiGeOI)等。所述半导体衬底201包括有源区和无源区，所述有源区上形成有金属栅极结构214，所述无源区上形成有所述电阻器件。
进一步，所述半导体衬底201和所述第一覆盖层205之间还形成有高K介电层204。可选地，所述高K介电层204所用的高介电常数材料包括但不限于选自HfO2、HfSiOx、HfSiON、HfAlOx、HfTaOx、HfLaOx、HfAlSiOx、HfLaSiOx的铪基材料，或是选自ZrO2、La2O3、LaAlO3、TiO2、Y2O3的稀土基高K介质材料，或是Al2O3，以及上述材料的组合。所述高K介电层的厚度范围为10埃至100埃，可由任何适合的工艺形成，如可利用原子层沉积法(ALD)、金属有机化学汽相沉积(MOCVD)、分子束外延(MBE)等形成。
进一步，所述第二覆盖层206上还形成有多晶硅虚拟栅极207。所述多晶硅虚拟栅极207是未掺杂的多晶硅层。所述多晶硅虚拟栅极207的厚度为50埃到2000埃。可选地，所述多晶硅虚拟栅极207可选用低压化学气相淀积(LPCVD)工艺形成。
进一步，所述金属栅极结构214包括单层或多层薄膜堆叠形成的金属层216。所述金属层的材料包括钨、钛、钽、钌、锆、钴、铜、铝、铅、铂、锡、银、金、导电的金属化合物材料(例如，氮化钽、氮化钛、硅化钨、氮化钨、氧化钌、硅化钴、硅化镍)、碳纳米管、导电性碳或这些材料的任何适当组合。对n型或p型场效应晶体管而言，构成所述金属层的材料可以不同。进一步，所述金属栅极结构214包括位于所述半导体衬底上自下而上依次布置的第一覆盖层205、第二覆盖层206和金属层216。
示例性地，所述半导体衬底的有源区上形成的有源器件包括场效应晶体管(MOS)，所述场效应晶体管包括自下而上依次设置的高K介电层204、第一覆盖层205、第二覆盖层206和金属层216。所述场效应晶体管还包括深源漏极208和轻掺杂漏极区域209。具体地，所述场效应晶体管包括n型或p型的场效应晶体管。另外，还包括其他类型的晶体管，如单栅极晶体管、双栅极晶体管和其他多栅极晶体管，并且可以在包括传感器单元、存储器单元、逻辑单元等的多种不同应用的半导体器件中采用。
可选地，所述半导体衬底中形成有浅沟槽隔离件202。可选地，所述浅沟槽隔离件202可通过以下方法形成：在衬底中蚀刻沟槽，在沟槽中填充一种或多种绝缘材料，执行化学机械研磨工艺，以平坦化所述绝缘材料。
进一步，所述半导体器件还包括分别在所述金属层216、第二覆盖层206、第一覆盖层205、高K介电层204的叠层结构的侧壁两侧以及多晶硅虚拟栅极207、第二覆盖层206、第一覆盖层205、高K介电层204的叠层结构的侧壁两侧形成的间隙壁210。所述半导体器件还包括在所述间隙壁210两侧形成的接触刻蚀停止层211。所述半导体器件还包括在所述接触刻蚀停止层211表面形成的层间介电层212。
进一步，所述第一覆盖层205的温度系数为正值，所述第二覆盖层406的温度系数为负值。
具体地，所述第一覆盖层205的温度系数的范围为：50ppm/℃-1000ppm/℃。优选地，所述第一覆盖层205为TiN膜，其厚度范围为10埃-50埃。进一步，所述第一覆盖层205可通过物理气相沉积工艺(PVD)或化学气相沉积工艺(CVD)形成。进一步，所述第一覆盖层205的功函数的范围为4.7keV-5.2keV。
进一步，所述第二覆盖层206的温度系数的范围为：-50ppm/℃--1000ppm/℃。优选地，所述第二覆盖层206为TaN膜，其厚度范围为10埃-50埃。进一步，所述第二覆盖层206可通过物理气相沉积工艺(PVD)或化学气相沉积工艺(CVD)形成。
由于所述第一覆盖层205和第二覆盖层206形成的双层堆叠结构作为半导体器件的电阻器件，因此所述电阻器件的温度系数与第一覆盖层和第二覆盖层的材质、温度系数、厚度、厚度比等因素有关。当调整第一覆盖层和第二覆盖层的厚度比时，可以使所述电阻器件获得不同的温度系数，由于第一覆盖层和第二覆盖层的电阻温度系数的正负相反，因此可以使所述电阻器件获得可调的温度系数，其温度系数可在正值、零到负值之间可调。这种结构的半导体器件适用于对电阻温度系数的要求不同的器件工艺中，扩大了工艺兼容性。另外，所述第一覆盖层或第二覆盖层的厚度可以分别被调整，以使所述电阻器件获得不同的电阻值。
综上所述，根据本发明的半导体器件，第一覆盖层和第二覆盖层的电阻温度系数的正负相反，当调整第一覆盖层和第二覆盖层的厚度比时，可以使所述电阻器件获得不同的温度系数，使所述电阻器件的温度系数可在正值、零到负值之间可调。此外，这种半导体器件适用于对电阻温度系数的要求不同的器件中。
实施例二
本发明提出了一种半导体器件的制造方法，如图3所示，其包括以下主要步骤：
在步骤S301中，提供半导体衬底；
在步骤S302中，在所述半导体衬底上形成一电阻器件，所述电阻器件包括自下而上依次布置的第一覆盖层和第二覆盖层，其中所述第一覆盖层和第二覆盖层的电阻温度系数的正负性相反。
进一步，所述方法还包括在所述半导体衬底和所述第一覆盖层之间形成高K介电层的步骤。
进一步，在形成所述第二覆盖层的步骤之后，所述方法还包括在所述第二覆盖层上形成多晶硅虚拟栅极的步骤。
进一步，所述半导体衬底包括有源区和无源区，所述电阻器件形成于所述无源区的半导体衬底上；所述方法还包括：在所述有源区的半导体衬底上形成金属栅极结构。
进一步，所述金属栅极结构和电阻器件的形成方法包括：在所述半导体衬底上形成第一覆盖材料层、位于所述第一覆盖材料层上的第二覆盖材料层，以及位于所述第二覆盖材料层上的多晶硅材料层；对所述多晶硅材料层、第二覆盖材料层和第一覆盖材料层进行图案化，以在所述无源区的半导体衬底、所述有源区的半导体衬底上均形成堆叠的所述第一覆盖层、所述第二覆盖层和多晶硅虚拟栅极；去除所述有源区的多晶硅虚拟栅极，以形成沟槽；向所述沟槽内填充金属材料，以形成所述金属层。
参照图4A-图4D，其中示出了根据本发明实施例二的方法依次实施的步骤分别获得的半导体器件的示意性剖面图。
首先，如图4A所示，提供半导体衬底401，然后在所述半导体衬底401上形成自下而上依次布置的高K介电层404、第一覆盖层405、第二覆盖层406以及多晶硅虚拟栅极407。
进一步，所述半导体衬底401包括有源区和无源区，在所述半导体衬底401的有源区形成有源器件，在所述半导体衬底401的无源区形成电阻器，所述第一覆盖层405和第二覆盖层406形成双层堆叠结构，以作为半导体器件的电阻器件。优选地，所述有源器件区形成的有源器件包括场效应晶体管(MOS)，具体地，包括n型或p型的场效应晶体管。另外，还包括其他类型的晶体管，如单栅极晶体管、双栅极晶体管和其他多栅极晶体管，并且可以在包括传感器单元、存储器单元、逻辑单元等的多种不同应用的半导体器件中采用。
可选地，在所述半导体衬底中形成浅沟槽隔离件402。所述浅沟槽隔离件402的形成方法包括：在衬底中蚀刻沟槽，在沟槽中填充一种或多种绝缘材料，执行化学机械研磨工艺，以平坦化所述绝缘材料。
可选地，可由任何适合的工艺形成任何适当厚度的所述高K介电层404，例如可利用原子层沉积法(ALD)、金属有机化学汽相沉积(MOCVD)、分子束外延(MBE)等形成厚度范围约在10埃至100埃的高K介电层，高K介电层所用的高介电常数材料包括但不限于选自HfO2、HfSiOx、HfSiON、HfAlOx、HfTaOx、HfLaOx、HfAlSiOx、HfLaSiOx的铪基材料，或是选自ZrO2、La2O3、LaAlO3、TiO2、Y2O3的稀土基高K介质材料，或是Al2O3，以及上述材料的组合。
进一步，所述第一覆盖层405和第二覆盖层406的温度系数的正负性相反。优选地，所述第一覆盖层405的温度系数为正值，所述第二覆盖层406的温度系数为负值。
进一步，所述第一覆盖层405的温度系数的范围为：50ppm/℃-1000ppm/℃。优选地，所述第一覆盖层405为TiN膜，其厚度范围为10埃-50埃。进一步，所述第一覆盖层405可通过物理气相沉积工艺(PVD)或化学气相沉积工艺(CVD)形成，还可以采用本领域的其它方法形成。进一步，所述第一覆盖层405的功函数的范围为4.7keV-5.2keV。
进一步，所述第二覆盖层406的温度系数的范围为：-50ppm/℃--1000ppm/℃。优选地，所述第二覆盖层406为TaN膜，其厚度范围为10埃-50埃。进一步，所述第二覆盖层406可通过物理气相沉积工艺(PVD)或化学气相沉积工艺(CVD)形成，还可以采用本领域的其它方法形成。
与现有技术相比，在第一覆盖层405和多晶硅虚拟栅极407之间增加第二覆盖层406。由于所述第一覆盖层405和第二覆盖层406形成的双层堆叠结构作为半导体器件的电阻器件，因此所述电阻器件的温度系数与第一覆盖层和第二覆盖层的材质、温度系数、厚度、厚度比等因素有关。当调整第一覆盖层和第二覆盖层的厚度比时，可以使所述高电阻器件获得不同的温度系数，由于第一覆盖层和第二覆盖层的电阻温度系数的正负相反，因此可以使所述电阻器件获得可调的温度系数，其温度系数可在正值、零到负值之间可调。这适用于对电阻温度系数的要求不同的器件工艺中，扩大了工艺兼容性。另外，所述第一覆盖层或第二覆盖层的厚度可以分别被调整，以使所述电阻器件获得不同的电阻值。
进一步，所述多晶硅虚拟栅极407是未掺杂的多晶硅层。所述多晶硅虚拟栅极407的厚度为50埃到2000埃。可选地，所述多晶硅虚拟栅极407的形成方法可选用低压化学气相淀积(LPCVD)工艺。
接下来，如图4B所示，执行标准的后栅极和高K电介质栅极置换工艺：对所述多晶硅虚拟栅极407、所述第二覆盖层406和所述第一覆盖层405执行图案化工艺，然后在半导体衬底的有源区形成深源漏极408和轻掺杂漏极区域409，然后在所述虚拟多晶硅栅极407、第二覆盖层406、第一覆盖层405、高K介电层404的叠层结构的侧壁两侧形成间隙壁410，接着在所述间隙壁410两侧形成接触刻蚀停止层411，然后在所述接触刻蚀停止层411表面形成层间介电层412。示例性地，所述图案化工艺包括：形成图案化光刻胶、蚀刻以及光刻胶剥离。所述形成轻掺杂漏极区域409的工艺为离子注入。所述间隙壁410为氧化物，优选氧化硅，通过以传统方式如原子层沉积实施的沉积、光刻和蚀刻工艺形成。所述接触刻蚀停止层411的材料可以为氮化硅(SiN)，其厚度为10nm-50nm，其可以通过化学气相沉积的方法形成。所述层间介电层的材料可以为氧化硅，其可以通过化学气相沉积的方法形成。具体工艺参照现有技术，在此不再赘述。
接着，如图4C所示，去除有源区上的多晶硅虚拟栅极407，以形成暴露第二覆盖层406的沟槽413。
进一步，去除场效应晶体管401区域上的多晶硅虚拟栅极407的工艺为刻蚀工艺，如湿法刻蚀工艺和干法刻蚀工艺，以选择性地去除多晶硅虚拟栅极407，而与其相邻的第二覆盖层406不受损坏。示例性地，在湿法刻蚀工艺中，使用包括HNO3、H2O和HF或NH4OH溶液的蚀刻溶液来去除多晶硅。在干法刻蚀工艺中，采用基于氯(Cl)的等离子体去除多晶硅。
最后，如图4D所示，在所述沟槽413中沉积金属层416，以形成金属栅极414。形成所述金属栅极的方法包括沉积一层或多层薄膜堆叠的金属层416，然后执行平坦化工艺。
如图4D所示，所述金属栅极结构包括位于所述半导体衬底上自下而上依次布置的第一覆盖层405、第二覆盖层406和金属层416。
进一步，所述薄膜的沉积工艺包括但不限于：化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)。所述金属栅极的材料包括钨、钛、钽、钌、锆、钴、铜、铝、铅、铂、锡、银、金、导电的金属化合物材料(例如，氮化钽、氮化钛、硅化钨、氮化钨、氧化钌、硅化钴、硅化镍)、碳纳米管、导电性碳或这些材料的任何适当组合。对n型或p型场效应晶体管而言，构成所述金属层的材料可以不同。
根据本发明的方法，第一覆盖层和第二覆盖层的电阻温度系数的正负相反，当调整第一覆盖层和第二覆盖层的厚度比时，可以使所述电阻器件获得不同的温度系数，使所述电阻器件的温度系数可在正值、零到负值之间可调。此外，这种方法适用于对电阻温度系数的要求不同的器件工艺中，扩大了工艺兼容性。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (23)

1.一种半导体器件，其特征在于，包括：
半导体衬底；
在所述半导体衬底上形成有一电阻器件，所述电阻器件包括自下而上依次布置的第一覆盖层和第二覆盖层，其中所述第一覆盖层和第二覆盖层的电阻温度系数的正负性相反。
2.根据权利要求1所述的半导体器件，其特征在于，所述半导体衬底和所述第一覆盖层之间还形成有高K介电层。
3.根据权利要求1所述的半导体器件，其特征在于，所述第二覆盖层上还形成有多晶硅虚拟栅极。
4.根据权利要求1所述的半导体器件，其特征在于，所述半导体衬底包括有源区和无源区，所述有源区上形成有金属栅极结构，所述无源区上形成有所述电阻器件。
5.根据权利要求4所述的半导体器件，其特征在于，所述金属栅极结构包括位于所述半导体衬底上自下而上依次布置的所述第一覆盖层、所述第二覆盖层和金属层。
6.根据权利要求5所述的半导体器件，其特征在于，所述半导体衬底和所述第一覆盖层之间还形成有高K介电层。
7.根据权利要求1-6之一所述的半导体器件，其特征在于，所述第一覆盖层的电阻温度系数为正值，所述第二覆盖层的电阻温度系数为负值。
8.根据权利要求7所述的半导体器件，其特征在于，所述第一覆盖层的电阻温度系数的范围为50ppm/℃-1000ppm/℃。
9.根据权利要求8所述的半导体器件，其特征在于，所述第一覆盖层包括TiN。
10.据权利要求7所述的半导体器件，其特征在于，所述第二覆盖层的电阻温度系数的范围为-50ppm/℃--1000ppm/℃。
11.根据权利要求10所述的半导体器件，其特征在于，所述第二覆盖层包括TaN。
12.根据权利要求3所述的半导体器件，其特征在于，所述多晶硅虚拟栅极是未掺杂的多晶硅层。
13.一种半导体器件的制造方法，其特征在于，包括以下步骤：
提供半导体衬底；
在所述半导体衬底上形成一电阻器件，所述电阻器件包括自下而上依次布置的第一覆盖层和第二覆盖层，其中所述第一覆盖层和第二覆盖层的电阻温度系数的正负性相反。
14.根据权利要求13所述的方法，其特征在于，所述方法还包括在所述半导体衬底和所述第一覆盖层之间形成高K介电层的步骤。
15.根据权利要求13所述的方法，其特征在于，在形成所述第二覆盖层的步骤之后，所述方法还包括在所述第二覆盖层上形成多晶硅虚拟栅极的步骤。
16.根据权利要求13所述的方法，其特征在于，所述半导体衬底包括有源区和无源区，所述电阻器件形成于所述无源区的半导体衬底上；
所述方法还包括：在所述有源区的半导体衬底上形成金属栅极结构。
17.根据权利要求16所述的方法，其特征在于，所述金属栅极结构包括位于所述半导体衬底上自下而上依次布置的所述第一覆盖层、所述第二覆盖层和金属层。
18.根据权利要求17所述的方法，其特征在于，所述金属栅极结构和电阻器件的形成方法包括：
在所述半导体衬底上形成第一覆盖材料层、位于所述第一覆盖材料层上的第二覆盖材料层，以及位于所述第二覆盖材料层上的多晶硅材料层；
对所述多晶硅材料层、第二覆盖材料层和第一覆盖材料层进行图案化，以在所述无源区的半导体衬底、所述有源区的半导体衬底上均形成堆叠的所述第一覆盖层、所述第二覆盖层和多晶硅虚拟栅极；
去除所述有源区的多晶硅虚拟栅极，以形成沟槽；
向所述沟槽内填充金属材料，以形成所述金属层。
19.根据权利要求13-18之一所述的方法，其特征在于，所述第一覆盖层的电阻温度系数为正值，所述第二覆盖层的电阻温度系数为负值。
20.根据权利要求19所述的方法，其特征在于，所述第一覆盖层的电阻温度系数的范围为50ppm/℃-1000ppm/℃。
21.根据权利要求20所述的方法，其特征在于，所述第一覆盖层包括TiN。
22.根据权利要求19所述的方法，其特征在于，所述第二覆盖层的电阻温度系数的范围为-50ppm/℃--1000ppm/℃。
23.根据权利要求22所述的方法，其特征在于，所述第二覆盖层包括TaN。
CN201710087188.1A 2017-02-17 2017-02-17 一种半导体器件及其制造方法 Active CN108461482B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710087188.1A CN108461482B (zh) 2017-02-17 2017-02-17 一种半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710087188.1A CN108461482B (zh) 2017-02-17 2017-02-17 一种半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN108461482A true CN108461482A (zh) 2018-08-28
CN108461482B CN108461482B (zh) 2020-06-09

Family

ID=63228883

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710087188.1A Active CN108461482B (zh) 2017-02-17 2017-02-17 一种半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN108461482B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759729B1 (en) * 2002-10-16 2004-07-06 Newport Fab, Llc Temperature insensitive resistor in an IC chip
CN1801489A (zh) * 2005-01-06 2006-07-12 国际商业机器公司 电阻温度系数可调的电阻器及其制造方法
CN1830042A (zh) * 2003-06-02 2006-09-06 国际商业机器公司 制造具有零电阻率温度系统的薄膜电阻器的方法
CN101373765A (zh) * 2007-08-23 2009-02-25 三星电子株式会社 具有电阻器的半导体器件及其形成方法
CN101635299A (zh) * 2008-07-25 2010-01-27 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN102376708A (zh) * 2010-08-24 2012-03-14 意法半导体有限公司 用于无过孔薄膜电阻器的横向连接
CN102420225A (zh) * 2010-09-28 2012-04-18 瑞萨电子株式会社 半导体器件
CN103378136A (zh) * 2012-04-17 2013-10-30 台湾积体电路制造股份有限公司 用于具有高k金属栅极的NFET的结构和方法
CN104037058A (zh) * 2013-03-08 2014-09-10 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
US20140264750A1 (en) * 2013-03-12 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Resistor and Metal-Insulator-Metal Capacitor Structure and Method
CN104183575A (zh) * 2013-05-21 2014-12-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法
CN105140222A (zh) * 2014-05-30 2015-12-09 台湾积体电路制造股份有限公司 集成电路及其制造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759729B1 (en) * 2002-10-16 2004-07-06 Newport Fab, Llc Temperature insensitive resistor in an IC chip
CN1830042A (zh) * 2003-06-02 2006-09-06 国际商业机器公司 制造具有零电阻率温度系统的薄膜电阻器的方法
CN1801489A (zh) * 2005-01-06 2006-07-12 国际商业机器公司 电阻温度系数可调的电阻器及其制造方法
CN101373765A (zh) * 2007-08-23 2009-02-25 三星电子株式会社 具有电阻器的半导体器件及其形成方法
CN101635299A (zh) * 2008-07-25 2010-01-27 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN102376708A (zh) * 2010-08-24 2012-03-14 意法半导体有限公司 用于无过孔薄膜电阻器的横向连接
CN102420225A (zh) * 2010-09-28 2012-04-18 瑞萨电子株式会社 半导体器件
CN103378136A (zh) * 2012-04-17 2013-10-30 台湾积体电路制造股份有限公司 用于具有高k金属栅极的NFET的结构和方法
CN104037058A (zh) * 2013-03-08 2014-09-10 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
US20140264750A1 (en) * 2013-03-12 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Resistor and Metal-Insulator-Metal Capacitor Structure and Method
CN104183575A (zh) * 2013-05-21 2014-12-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法
CN105140222A (zh) * 2014-05-30 2015-12-09 台湾积体电路制造股份有限公司 集成电路及其制造方法

Also Published As

Publication number Publication date
CN108461482B (zh) 2020-06-09

Similar Documents

Publication Publication Date Title
US11424253B2 (en) Device including a floating gate electrode and a layer of ferroelectric material and method for the formation thereof
CN103383933B (zh) 半导体器件及其制造方法
US9384984B2 (en) Semiconductor structure and method of forming the same
CN106158860B (zh) 半导体结构及其制造方法
TWI624863B (zh) 半導體元件及其製作方法
US10068797B2 (en) Semiconductor process for forming plug
CN105789274B (zh) 金属栅极结构及其制造方法
US20130277754A1 (en) Semiconductor Integrated Structure
TWI632617B (zh) 半導體元件及其製作方法
US20080116543A1 (en) Semiconductor devices and methods of manufacture thereof
US10256321B2 (en) Semiconductor device including enhanced low-k spacer
US7323419B2 (en) Method of fabricating semiconductor device
US20150079780A1 (en) Method of forming semiconductor structure
CN104425575A (zh) 金属栅极结构及其制作方法
US9018066B2 (en) Method of fabricating semiconductor device structure
TW201807832A (zh) 半導體元件及其製作方法
US20220130839A1 (en) Buried word line of a dynamic random access memory and method for fabricating the same
US8735269B1 (en) Method for forming semiconductor structure having TiN layer
US11069808B2 (en) Negative capacitance field effect transistor and method for manufacturing the same
CN108461482A (zh) 一种半导体器件及其制造方法
US10347712B1 (en) Semiconductor device and method for fabricating the same
TW201714277A (zh) 半導體結構及其製造方法
US9793170B2 (en) Semiconductor device and fabrication method thereof
US20220148770A1 (en) Method for adjusting resistance value of thin film resistance layer in semiconductor structure
CN110034190B (zh) 负电容场效应晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant