CN105140222A - 集成电路及其制造方法 - Google Patents

集成电路及其制造方法 Download PDF

Info

Publication number
CN105140222A
CN105140222A CN201410784271.0A CN201410784271A CN105140222A CN 105140222 A CN105140222 A CN 105140222A CN 201410784271 A CN201410784271 A CN 201410784271A CN 105140222 A CN105140222 A CN 105140222A
Authority
CN
China
Prior art keywords
polyresistor
substrate
tcr part
integrated circuit
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410784271.0A
Other languages
English (en)
Other versions
CN105140222B (zh
Inventor
王鸿森
杨士欣
张国庆
洪伟硕
刘和昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN105140222A publication Critical patent/CN105140222A/zh
Application granted granted Critical
Publication of CN105140222B publication Critical patent/CN105140222B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了集成电路和制造集成电路的方法。在各个实施例中，集成电路包括衬底和多晶硅电阻器。多晶硅电阻器设置在衬底上。多晶硅电阻具有至少一个正TCR部分和至少一个负TCR部分。正TCR部分邻近负TCR部分，并且正TCR部分与负TCR部分直接接触。

Description

集成电路及其制造方法
技术领域
本发明涉及集成电路及其制造方法。
背景技术
近年来半导体集成电路(IC)工业已经经历了快速增长。IC材料和设计中的技术进步已经产生了数代IC，其中，每一代IC都具有比前一代IC更小且更复杂的电路。因此，这些进步已增加了加工和制造IC的复杂性，并且为了实现这些进步，需要IC加工和制造中的类似的发展。
可以制造半导体电阻器并且将其集成到IC内以提供各种功能并且进一步提高IC的性能。对于提供具有多种功能和先进性能的IC来说，IC加工和制造中的需求已变得更有挑战性。期望这种半导体电阻器具有低电阻温度系数(TCR)，同时也具有高的电阻。因此，在制造半导体电阻器中通常需要特定的材料，并且也需要一些额外的工艺步骤以将半导体电阻器与IC中的诸如金属氧化物半导体(MOS)晶体管的其他器件集成。因此，需要膜沉积、光刻和/或蚀刻操作的多步操作以由材料形成半导体电阻器。
因此，需要改进集成电路及其制造方法的IC材料和设计。
发明内容
为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种集成电路，包括：衬底；以及多晶硅电阻器，设置在所述衬底上，所述多晶硅电阻器具有至少一个正电阻温度系数(TCR)部分和至少一个负TCR部分，其中，所述正TCR部分邻近所述负TCR部分，并且所述正TCR部分与所述负TCR部分直接接触。
在上述集成电路中，还包括：层间介电(ILD)层，覆盖所述多晶硅电阻器和所述衬底，并且所述ILD层具有开口以暴露所述正TCR部分；接触金属，填充在所述开口中；以及金属焊盘，设置在所述ILD层上并且电连接至所述接触金属。
在上述集成电路中，还包括设置在所述多晶硅电阻器的上表面上的保护膜，其中，所述负TCR部分被所述保护膜覆盖，并且所述正TCR部分未被所述保护膜覆盖。
在上述集成电路中，所述保护膜包括光刻胶保护氧化物(RPO)。
在上述集成电路中，所述正TCR部分包括自对准硅化物。
在上述集成电路中，所述衬底还包括浅沟槽隔离区，并且所述多晶硅电阻器设置在所述浅沟槽隔离区上。
在上述集成电路中，还包括：至少一个金属氧化物半导体(MOS)晶体管，具有栅电极、源电极和漏电极，其中，所述栅电极设置在所述衬底上并且包括多晶硅，所述源电极和所述漏电极设置在所述衬底中且位于所述栅电极的相对两侧上。
在上述集成电路中，所述衬底还包括邻近所述浅沟槽隔离区的有源区，并且所述栅电极设置在所述有源区上。
在上述集成电路中，所述多晶硅电阻器具有两个正TCR部分和设置在所述正TCR部分之间的一个负TCR部分。
在上述集成电路中，所述两个正TCR部分的总长度大于所述负TCR部分的长度。
在上述集成电路中，所述多晶硅电阻器具有多个正TCR部分和多个负TCR部分，其中，所述正TCR部分和所述负TCR部分交替布置。
在上述集成电路中，所述多个正TCR部分的总长度大于所述多个负TCR部分的总长度。
在上述集成电路中，所述正TCR部分和所述负TCR部分分别具有长度与宽度的比率，并且所述正TCR部分的比率的总和大于所述负TCR部分的比率的总和。
根据本发明的另一方面，还提供了一种集成电路，包括：衬底；电阻器，设置在所述衬底上，所述电阻器具有至少一个正TCR部分和至少一个负TCR部分，其中，所述正TCR部分邻近所述负TCR部分，并且所述正TCR部分与所述负TCR部分直接接触；以及至少一个金属氧化物半导体(MOS)晶体管，具有栅电极、源电极和漏电极，其中，所述栅电极设置在所述衬底上，并且所述源电极和所述漏电极设置在所述衬底中且位于所述栅电极的相对两侧上，其中，所述电阻器和所述MOS晶体管的栅电极均包括多晶硅。
在上述集成电路中，所述衬底还包括浅沟槽隔离区和有源区；并且所述电阻器设置在所述浅沟槽隔离区上并且所述MOS晶体管设置在所述有源区上。
根据本发明的又一方面，还提供了一种方法，包括：在衬底上沉积多晶硅膜；图案化所述多晶硅膜以形成MOS晶体管的栅电极和多晶硅电阻器；形成保护膜以限定所述多晶硅电阻器的至少一个负TCR部分；以及在邻近所述多晶硅电阻器的负TCR部分处形成所述多晶硅电阻器的至少一个正TCR部分。
在上述方法中，形成所述保护膜以限定所述多晶硅电阻器的至少一个负TCR部分包括：沉积覆盖所述MOS晶体管的栅电极和所述多晶硅电阻器的保护膜；以及光刻蚀刻所述保护膜以覆盖所述多晶硅电阻器的负TCR部分。
在上述方法中，通过自对准多晶硅化物工艺来实施形成所述多晶硅电阻器的至少一个正TCR部分。
在上述方法中，还包括：沉积覆盖所述MOS晶体管和所述多晶硅电阻器的ILD层；形成所述ILD层的多个开口以暴露所述MOS晶体管的源电极、漏电极和所述栅电极及所述多晶硅电阻器的正TCR部分；在所述开口中分别形成接触金属；以及形成设置在所述ILD层上并且分别电连接至所述接触金属的金属焊盘。
在上述方法中，所述衬底还包括浅沟槽隔离区和有源区；并且其中，在所述有源区上形成所述MOS晶体管的栅电极，并且在所述浅沟槽隔离区上形成所述多晶硅电阻器。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以任意地增大或减小。
图1是根据本发明的各个实施例的示出制造集成电路的方法的流程图；
图2是根据本发明的各个实施例的衬底的至少一部分在制造集成电路的方法的中间阶段的示意图；
图3是根据本发明的各个实施例的图2中示出的衬底在制造集成电路的方法的后续阶段的示意图；
图4是根据本发明的各个实施例的图3中示出的衬底在制造集成电路的方法的后续阶段的示意图；
图5是根据本发明的各个实施例的图4中示出的衬底在制造集成电路的方法的后续阶段的示意图；
图6是根据本发明的各个实施例的图5中示出的衬底在制造集成电路的方法的后续阶段的示意图；
图7是根据本发明的各个实施例的图6中示出的衬底在制造集成电路的方法的后续阶段的示意图；
图8是根据本发明的各个实施例的图7中示出的衬底在制造集成电路的方法的后续阶段的示意图；
图9是根据本发明的其他各个实施例的图4中示出的衬底在制造集成电路的方法的后续阶段的示意图；
图10是图9中示出的衬底的顶视图。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
除非上下文清楚地另有规定外，本文中使用的单数形式“一”、“一个”和“这”包括复数参照对象。因此，例如，除非上下文清楚地另有规定外，参照的衬垫层包括具有两个以上这种衬垫层的实施例。在整个说明书中，参照“一个实施例”或“实施例”意思是结合实施例描述的特定的部件、结构或特征包括在本发明的至少一个实施例中。因此，在整个说明书中的各个位置出现的短语“在一个实施例中”或“在实施例中”不必全部是指相同的实施例。而且，特定的部件、结构或特征可以以任何合适的方式结合在一个或多个实施例中。应当理解，以下的图并未按比例绘制；相反，这些图旨在说明。
如上述提及的，期望这种半导体电阻器具有低TCR，同时也具有高电阻。因此，在制造半导体电阻器时通常需要特殊的材料，并且也需要额外的工艺步骤以将半导体电阻器与IC中的诸如MOS晶体管的其他器件集成。因此，通常需要多个膜沉积、光刻和/或蚀刻操作以由不同的材料形成半导体电阻器。然而，因为它们利用多个沉积、光刻和/或蚀刻步骤以由不同的材料形成电阻器，所以这些技术会是高成本和耗时的。就这一点而言，根据本发明的各个实施例提供了集成电路和制造集成电路的方法。
图1是根据本发明的各个实施例的示出制造集成电路的方法100的流程图。方法100开始于框102，在框102中，在衬底上沉积多晶硅膜。衬底可以是包括轻掺杂有n型或p型掺杂剂的单晶硅的半导体衬底。可选地，衬底可以是在绝缘层上形成的半导体衬底以生成绝缘体上硅(SOI)器件。可以通过以任何合适的沉积工艺沉积多晶硅来沉积多晶硅膜。方法100继续进行框104，在框104中，图案化多晶硅膜以形成MOS晶体管的栅电极和多晶硅电阻器。应当注意，在这个操作期间同时形成MOS晶体管的栅电极和多晶硅电阻器。如框106所示，方法100也包括形成保护膜以限定多晶硅电阻器的至少一个负TCR部分。方法100继续进行框108，在框108中，在邻近多晶硅电阻器的负TCR部分处形成多晶硅电阻器的至少一个正TCR部分。在本发明的各个实施例中，如框110中所示，方法100还包括沉积覆盖MOS晶体管和多晶硅电阻器的ILD层。如框112中所示，方法100还包括形成ILD层的多个开口以暴露MOS晶体管的源电极、漏电极和栅电极以及多晶硅电阻器的正TCR部分。如框114中所示，方法100还包括在各开口中分别形成接触金属。如框116中所示，方法100还包括形成设置在ILD层上并且分别电连接至接触金属的金属焊盘。方法100的细节在下面的图2至图8中进一步示出并且在下面的段落中描述。
图2是根据本发明的各个实施例的衬底的至少一部分在制造集成电路的方法的中间阶段的示意图。参照图2，在衬底210上沉积多晶硅膜270。衬底270可以是包括已被轻掺杂有n型或p型掺杂剂的单晶硅的半导体衬底。可以通过以任何合适的沉积工艺沉积多晶硅来沉积多晶硅膜270，沉积工艺包括但不限于，原子层沉积(ALD)、化学汽相沉积(CVD)、低压化学汽相沉积(LPCVD)、等离子体增强化学汽相沉积(PECVD)、高密等离子体化学气汽相沉积(HDPCVD)、次大气压化学汽相沉积(SACVD)、快速热化学汽相沉积(RTCVD)、高温氧化沉积(HTO)、低温氧化沉积(LTO)、限制反应处理CVD(LRPCVD)。如图2所示，在本发明的各个实施例中，衬底还包括浅沟槽隔离区212和有源区214。有源区214是在随后的操作中在其上将形成MOS晶体管的区域，而浅沟槽隔离区212是在随后的操作中在其上将形成多晶硅电阻器的区域。通过在衬底210中蚀刻沟槽并且其后用介电材料填充沟槽来形成浅沟槽隔离区212。介电材料可以是氧化硅或氮化硅。在本发明的各个实施例中，在多晶硅膜270和半导体衬底210之间还形成栅极介电层290。在栅极介电层290中使用的合适的材料的实例包括但不限于热生长的二氧化硅(SiO2)、沉积的SiO2或通过溅射沉积或原子层沉积而沉积的诸如氧化铪(HfO2)的高k电介质。如在此所使用的，术语“高k电介质”指的是具有大于约4.0(高于SiO2的k值)的介电常数k的电介质。栅极介电层290也可以包括高k介电材料。高k材料可以定义为具有大于约3.9(热氧化硅的介电常数)的介电常数的介电材料。例如，高k介电材料可以包括具有在从大约18至大约40的范围内的介电常数的氧化铪(HfO2)。可选地，高k材料可以包括ZrO2、Y2O3、La2O5、Gd2O5、TiO2、Ta2O5、HfErO、HfLaO、HfYO、HfGdO、HfAlO、HfZrO、HfTiO、HfTaO、SrTiO中的一个或它们的组合。
图3是根据本发明的各个实施例的图2中示出的衬底在制造集成电路的方法的后续阶段的示意图。参照图3，在衬底210上沉积多晶硅膜270的操作之后，图案化多晶硅膜270以形成MOS晶体管260的栅电极262和多晶硅电阻器220。例如，可以通过使用光刻和诸如反应离子蚀刻(RIE)的各向异性蚀刻技术图案化多晶硅膜270以限定MOS晶体管260的栅电极262和多晶硅电阻器220。应当注意，在这个操作期间，MOS晶体管260的栅电极262和多晶硅电阻器220同时形成。也就是说，由于多晶硅电阻器220可以与MOS晶体管260的栅电极262同时形成，所以形成多晶硅电阻器220不需要额外的光掩模。此外，由于描述的工艺与现有的CMOS工艺是兼容的，所以使用现有的方法，描述的工艺是高度可行的。如图3所示，栅极介电层290也可以同MOS晶体管260的栅电极262和多晶硅电阻器220一起图案化，或可选地，在从MOS晶体管260的栅电极262和多晶硅电阻器220的相对两侧去除栅极介电层290之前，可以终止蚀刻。此外，可以在MOS晶体管260的栅电极262和/或多晶硅电阻器220的侧壁表面上可选择地形成介电间隔件(未示出)。如图3所示，在本发明的各个实施例中，衬底210还包括浅沟槽隔离区212和有源区214，并且在有源区214上形成MOS晶体管260的栅电极262，而在浅沟槽隔离区212上形成多晶硅电阻器220。在衬底210中形成的浅沟槽隔离区212可以确保多晶硅电阻器220与有源区214上的MOS晶体管260隔离。因此，可以进一步改进多晶硅电阻器220的性能。还如图3所示，可以通过本领域已知的一个或多个离子注入工艺在衬底210的有源区214中形成源电极264和漏电极266。例如，可以通过在有源区214中掺杂诸如硼的p型掺杂剂来形成源电极264和/或漏电极266。可选地，可以通过掺杂诸如砷或磷的n型掺杂剂来形成源电极264和/或漏电极266。可以通过使用掩模在两个单独的步骤中将n型掺杂剂注入到衬底210的NFET部分内并且将p型掺杂剂注入到衬底210的PFET部分内而在栅电极262的相对两侧上的衬底210中形成源电极264和漏电极266。
图4是根据本发明的各个实施例的图3中示出的衬底在制造集成电路的方法的后续阶段的示意图。图5是根据本发明的各个实施例的图4中示出的衬底在制造集成电路的方法的后续阶段的示意图。参照图4和图5，在图案化多晶硅膜270以形成MOS晶体管260的栅电极262和多晶硅电阻器220的操作之后，形成保护膜280以限定多晶硅电阻器220的至少一个负电阻温度系数(TCR)部分224。TCR是温度变化对结构的电阻的影响的测量值。小于0的TCR(负TCR)指示随着结构的温度的增加，结构的电阻降低。相反，大于0的TCR(正TCR)指示随着结构的温度的增加，结构的电阻增大。如图5中所示，多晶硅电阻器220的负TCR部分224是被保护膜280覆盖的多晶硅电阻器220的部分。因此，被保护膜280覆盖的多晶硅电阻器220的部分被保护，而不受诸如硅化工艺的下面的工艺的影响。被保护膜280覆盖的多晶硅电阻器220的部分保持多晶硅的固有性质并且具有小于0的TCR。因此，限定了多晶硅电阻器220的负TCR部分224。如图4所示，在本发明的各个实施例中，沉积保护膜280以覆盖MOS晶体管260的栅电极262和多晶硅电阻器220。保护膜280可以是RPO(光刻胶保护氧化物)膜，通常在各个结构和区域上方形成RPO膜以在对半导体衬底的其他结构和区域实施随后的工艺操作期间保护该各个结构和区域。可以通过任何合适的沉积技术沉积RPO膜，沉积技术包括但不限于原子层沉积(ALD)、化学汽相沉积(CVD)、低压化学汽相沉积(LPCVD)、等离子体增强化学汽相沉积(PECVD)、高密度等离子体化学气汽相沉积(HDPCVD)、次大气压化学汽相沉积(SACVD)、快速热化学汽相沉积(RTCVD)、高温氧化沉积(HTO)、低温氧化沉积(LTO)、限制反应处理CVD(LRPCVD)、金属有机物化学汽相沉积(MOCVD)、分子束外延(MBE)、物理汽相沉积、溅射、电镀、蒸发、旋涂、离子束沉积、电子束沉积、激光辅助沉积和化学溶液沉积。如图5所示，在沉积保护膜280的操作之后，光刻蚀刻保护膜280以覆盖多晶硅电阻器220的负TCR部分224。因此，可以根据各种需求精确地控制多晶硅电阻器220的负TCR部分224的图案。如图5所示，通过光刻蚀刻保护膜280限定多晶硅电阻器220的负TCR部分224的长度Y。另一方面，暴露未被光刻蚀刻的保护膜280覆盖的其他部分，并且因此可以例如在随后的硅化工艺期间硅化暴露的其他部分。
图6是根据本发明的各个实施例的图5中示出的衬底在制造集成电路的方法的后续阶段的示意图。参照图6，在形成多晶硅电阻器的至少一个负TCR部分的操作之后，在邻近多晶硅电阻器220的负TCR部分224处形成多晶硅电阻器220的至少一个正TCR部分222。因此，具有两种类型的部分(正TCR部分222和负TCR部分224)的多晶硅电阻器220能够降低多晶硅电阻器220的TCR值的总量级。TCR值的总量级是该值与0的差距。具有更接近0的TCR值的结构的电阻将不会如具有更远离0的TCR的结构的电阻那样随温度变化而改变那么多。可以用合适的材料通过任何合适的工艺形成多晶硅电阻器220的正TCR部分222。例如，可以利用自对准硅化物(salicide)或自对准多晶硅化物(self-alignedsalicide)工艺来形成多晶硅电阻器220的正TCR部分222。在本发明的各个实施例中，通过自对准多晶硅化物工艺来实施形成多晶硅电阻器的至少一个正TCR部分的操作。在自对准多晶硅化物工艺中，在半导体衬底上方沉积过渡金属的层。过渡金属可以选自包括钛、钴、镍、铂和钨的组。然后实施诸如快速热退火(RTA)的退火工艺。退火工艺使得过渡金属与硅区发生反应以形成自对准硅化物层。在完成自对准多晶硅化物工艺之后，可以实施蚀刻工艺以从半导体器件的表面去除任何剩余的过渡金属。因此不需要光刻图案化步骤。此外，如图6所示，不仅在邻近多晶硅电阻器220的负TCR部分224处形成多晶硅电阻器220的正TCR部分222，而且在MOS晶体管260的栅电极262、源电极264和漏电极266的上方也形成自对准硅化物层268。因此，不需要额外的光刻掩模以形成多晶硅电阻器220的正TCR部分222，并且由于描述的工艺与现有的CMOS工艺兼容，所以使用现有的方法，描述的工艺是高度可行的。
图7是根据本发明的各个实施例的图6中示出的衬底在制造集成电路的方法的后续阶段的示意图。参照图7，在本发明的各个实施例中，沉积层间介电(ILD)层230以覆盖MOS晶体管260和多晶硅电阻器220。ILD230可以包括适用于第一接触层的任何现在已知的或之后开发的电介质，诸如但不限于：氮化硅(Si3N4)、氧化硅(SiO2)、氟化SiO2(FSG)、氢化碳氧化硅(SiCOH)、多孔SiCOH、硼磷硅酸盐玻璃(BPSG)、倍半硅氧烷、包括硅(Si)、碳(C)、氧(O)和/或氢(H)的原子的碳(C)掺杂的氧化物(即，有机硅酸盐)、热固性聚芳醚、包含旋涂硅碳的聚合物材料、其他低介电常数(<3.9)材料或它们的多层。在本发明的各个实施例中，ILD230可以包括诸如金属氧化物(诸如氧化钽(Ta2O5))、钛酸钡(BaTiO3)、氧化铪(HfO2)、氧化锆(ZrO2)和氧化铝(Al2O3)的高介电(高k)电介质。在沉积覆盖MOS晶体管260和多晶硅电阻器220的ILD层230的操作之后，形成ILD层230的多个开口232以暴露MOS晶体管260的源电极264、漏电极266和栅电极262以及多晶硅电阻器220的正TCR部分222。可以通过光刻蚀刻工艺实施形成ILD层230的多个开口232的操作。
图8是根据本发明的各个实施例的图7中示出的衬底在制造集成电路的方法的后续阶段的示意图。参照图8，在形成ILD层230的多个开口232的操作之后，分别在各开口232中形成接触金属240。接触金属240也分别形成在各开口232中并且电连接至MOS晶体管260的源极区264、漏极区266和栅极262以及多晶硅电阻器220的正TCR部分222。也就是说，接触金属240形成在MOS晶体管260的源极区264、漏极区266和栅极262以及多晶硅电阻器220的正TCR部分222的自对准硅化物层的上方并且直接接触MOS晶体管260的源极区264、漏极区266和栅极262以及多晶硅电阻器220的正TCR部分222的自对准硅化物层。接触金属240可以包括钨、铝、铜或其他合适的材料。如图8所示，形成金属焊盘250，金属焊盘250设置在ILD层230上并且分别电连接至接触金属240。金属焊盘250也可以包括钨、铝、铜或其他合适的材料。
如图8所示，形成集成电路200。集成电路200包括衬底210和多晶硅电阻器220。衬底210可以是包括已被轻掺杂有n型或p型掺杂剂的单晶硅的半导体衬底。可选地，衬底210可以是形成在绝缘层上的半导体衬底以生成SOI器件。多晶硅电阻器220设置在衬底210上。多晶硅电阻器220具有至少一个正TCR部分222和至少一个负TCR部分224，正TCR部分222邻近负TCR部分224，并且正TCR部分222与负TCR部分224直接接触。因此，由于相反极性的TCR直接电连接，所以需要较小的布局区。此外，由于不需要相反极性TCR之间的额外的电连接，所以可以进一步减小集成电路200的电路复杂性。在本发明的各个实施例中，集成电路200还包括设置在多晶硅电阻器220的上表面226上的保护层280。负TCR部分224被保护层280覆盖，而正TCR部分222未被保护层280覆盖。保护层280覆盖多晶硅电阻器220的负TCR部分224，并且因此将保护多晶硅电阻器220的负TCR部分224不受诸如硅化工艺的下面的工艺的影响，并且保持多晶硅的固有性质以具有小于0的TCR。保护层280可以包括任何合适的材料。在本发明的各个实施例中，保护膜280包括光刻胶保护氧化物(RPO)。如上面提及的，可以利用合适的材料以任何合适的工艺分别制造多晶硅电阻器220的正TCR部分222和负TCR部分224。在本发明的各个实施例中，正TCR部分222包括自对准硅化物。由于在CMOS制造工艺中通常利用自对准硅化物和RPO，所以可以在与现有的CMOS工艺高度兼容的工艺中制造多晶硅电阻器220，而不引入新的材料或额外的工艺步骤。如图8所示，在本发明的各个实施例中，衬底210还包括浅沟槽隔离区212。多晶硅电阻器220设置在浅沟槽隔离区212上。可以通过在衬底210中蚀刻沟槽并且随后用介电材料填充沟槽来形成浅沟槽隔离区212。介电材料可以是氧化硅或氮化硅。因此，多晶硅电阻器220可以进一步与衬底210上的其他器件隔离，并且可以进一步改进多晶硅电阻器220的性能。还如图8所示，在本发明的各个实施例中，集成电路200还包括至少一个金属氧化物半导体(MOS)晶体管260。MOS晶体管260具有栅电极262、源电极264和漏电极266。栅电极262设置在衬底210上。栅电极262包括多晶硅。源电极264和漏电极266设置在栅电极262的相对两侧上的衬底210中。应当注意，多晶硅电阻器220和栅电极262均包括多晶硅。可以在相同的操作中制造多晶硅电阻器220和栅电极262。也就是说，多晶硅电阻器220的制造可以集成到集成电路200内的MOS晶体管260的制造中。因此，不再需要用于制造多晶硅电阻器220的多个膜沉积、光刻和/蚀刻操作，从而使得简化了包括MOS晶体管260和多晶硅电阻器220的集成电路200的制造并且显著降低了集成电路200的制造成本。
参照图8，在本发明的各个实施例中，多晶硅电阻器220具有两个正TCR部分222和设置在正TCR部分222之间的一个负TCR部分224。如上面提及的，可以通过在负TCR部分224上形成的诸如RPO膜的保护膜280限定负TCR部分224。例如，如图4和图5所示，沉积保护膜280以覆盖MOS晶体管260的栅电极262和多晶硅电阻器220。然后光刻蚀刻保护膜280以覆盖多晶硅电阻器220的负TCR部分224。因此，可以根据各个需求精确地控制多晶硅电阻器220的负TCR部分224的图案。如图5所示，形成多晶硅电阻器220的负TCR部分224的长度Y。此外，光刻蚀刻的保护膜280也暴露多晶硅电阻器220的未被覆盖的部分，诸如图5中所示的将被自对准硅化的X1和X2。因此，如上面提及的和图6中示出的，形成两个正TCR部分222。两个正TCR部分222中的一个具有长度X1，而两个正TCR部分222中的另一个具有长度X2。可以根据多晶硅电阻器220的总TCR值的各个需求精确地控制和调整长度Y、X1和X2。因此，可以通过调节正TCR部分222的长度X1、X2与负TCR部分224的长度Y的比率来优化多晶硅电阻器220的总TCR值。在本发明的各个实施例中，两个正TCR部分222的总长度X1+X2大于负TCR部分224的长度Y。然而，本发明不限于此，并且可以形成对应于各个需求的多晶硅电阻器220的正TCR部分222和负TCR部分224的各个图案。
图9是根据本发明的其他各个实施例的图4中示出的衬底在制造集成电路的方法的后续阶段的示意图。图10是图9中示出的衬底的顶视图。参照图9，在本发明的其他各个实施例中，多晶硅电阻器220具有多个正TCR部分222和多个负TCR部分224。正TCR部分222和负TCR部分224交错布置。如前面提及的，可以通过在负TCR部分224上形成的诸如RPO膜的保护膜280限定负TCR部分224。例如，沉积保护膜280以覆盖MOS晶体管260的栅电极262和多晶硅电阻器220。然后将保护膜280光刻蚀刻为如图9所示的预定图案以覆盖多晶硅电阻器220的多个负TCR部分224。类似地，根据各个需求可以精确地控制多晶硅电阻器220的负TCR部分224的图案。如图9所示，多晶硅电阻器220的多个负TCR部分224包括分别具有长度Y1到Yn的负TCR部分224，并且n可以是任何大于1的整数。另一方面，光刻蚀刻的保护膜280也暴露未被覆盖的将被自对准硅化的多晶硅电阻器220的部分。因此，如前面提及的和图9中所示的，形成多个正TCR部分222并且多晶硅电阻器220的多个正TCR部分222包括分别具有长度X1到Xn+1的正TCR部分222。可以根据对多晶硅电阻器220的总TCR值的各个需求精确地控制和调整长度Y1到Yn和X1到Xn+1。因此，可以通过调节正TCR部分222的长度X1、X2与负TCR部分224的长度Y的比率优化多晶硅电阻器220的总TCR值。在本发明的各个实施例中，多个正TCR部分222的总长度(X1+X2+…+Xn+Xn+1)大于多个负TCR部分224的总长(Y1+Y2+…+Yn)。此外，也可以精确地控制正TCR部分222和负TCR部分224的宽度。如图10所示，多晶硅电阻器220的多个负TCR部分224包括分别具有宽度WY1到WYn的负TCR部分224。多晶硅电阻器220的多个正TCR部分222包括分别具有宽度WX1到WXn+1的正TCR部分222。在本发明的各个实施例中，正TCR部分222和负TCR部分224分别具有长度与宽度的比率。例如，左侧的正TCR部分222具有它的长度(X1)与它的宽度(WX1)的比率(X1/WX1)。正TCR部分222的比率的总和((X1/WX1)+(X2/WX2)+…+(Xn/WXn)+(Xn+1/WXn+1))大于负TCR部分224的比率的总和((Y1/WY1)+(Y2/WY2)+…+(Yn/WYn))。因此，可以通过调节正TCR部分222的比率的总和((X1/WX1)+(X2/WX2)+…+(Xn/WXn)+(Xn+1/WXn+1))和/或负TCR部分224的比率的总和((Y1/WY1)+(Y2/WY2)+…+(Yn/WYn))来优化多晶硅电阻器220的总TCR值。
如上面提及的，通常需要多个膜沉积、光刻和/或蚀刻操作以由不同的材料形成半导体电阻器。然而，因为它们利用多个膜沉积、光刻和/或蚀刻步骤以由不同的材料形成电阻器，所以这些技术是高成本和耗时的。根据本发明的各个实施例，同时形成MOS晶体管的栅电极和多晶硅电阻器。因此，不需要用于形成多晶硅电阻器的额外的多个膜沉积或光掩模。此外，由于制造多晶硅电阻器的工艺与现有的CMOS工艺是兼容的，所以通过使用现有的方法，制造多晶硅电阻器的工艺是高度可行的。根据本发明的各个实施例，多晶硅电阻器具有两种类型的部分，正TCR部分和负TCR部分。因此，可以根据各个需求很好地调整多晶硅电阻器的TCR值的总量级。此外，正TCR部分与负TCR部分直接接触。因此，由于相反极性TCR直接连接，所以需要较小的布局区，从而使得，由于不需要相反极性TCR之间的额外的电连接，所以可以进一步减小集成电路的电路复杂性。
根据本发明的各个实施例，集成电路包括衬底和多晶硅电阻器。多晶硅电阻器设置在衬底上。多晶硅电阻具有至少一个正TCR部分和至少一个负TCR部分。正TCR部分邻近负TCR部分，并且正TCR部分与负TCR部分直接接触。
根据本发明的其他各个实施例，集成电路包括衬底、电阻器和至少一个MOS晶体管。电阻器设置在衬底上。电阻器具有至少一个正TCR部分和至少一个负TCR部分。正TCR部分邻近负TCR部分，并且正TCR部分与负TCR部分直接接触。MOS晶体管具有栅电极、源电极和漏电极。栅电极设置在衬底上。源电极和漏电极设置在衬底中且位于栅电极的相对两侧上。电阻器和MOS晶体管的栅电极均包括多晶硅。
根据本方面的各个实施例，一种制造集成电路的方法包括在衬底上沉积多晶硅膜。该方法还包括图案化多晶硅膜以形成MOS晶体管的栅电极和多晶硅电阻器。该方法还包括形成多晶硅电阻器的至少一个负TCR部分。该方法还包括在邻近多晶硅电阻器的负TCR部分处形成多晶硅电阻器的至少一个正TCR部分。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种集成电路，包括：
衬底；以及
多晶硅电阻器，设置在所述衬底上，所述多晶硅电阻器具有至少一个正电阻温度系数(TCR)部分和至少一个负TCR部分，其中，所述正TCR部分邻近所述负TCR部分，并且所述正TCR部分与所述负TCR部分直接接触。
2.根据权利要求1所述的集成电路，还包括：
层间介电(ILD)层，覆盖所述多晶硅电阻器和所述衬底，并且所述ILD层具有开口以暴露所述正TCR部分；
接触金属，填充在所述开口中；以及
金属焊盘，设置在所述ILD层上并且电连接至所述接触金属。
3.根据权利要求1所述的集成电路，还包括设置在所述多晶硅电阻器的上表面上的保护膜，其中，所述负TCR部分被所述保护膜覆盖，并且所述正TCR部分未被所述保护膜覆盖。
4.根据权利要求1所述的集成电路，其中，所述保护膜包括光刻胶保护氧化物(RPO)。
5.根据权利要求1所述的集成电路，其中，所述正TCR部分包括自对准硅化物。
6.根据权利要求1所述的集成电路，其中，所述衬底还包括浅沟槽隔离区，并且所述多晶硅电阻器设置在所述浅沟槽隔离区上。
7.根据权利要求6所述的集成电路，还包括：
至少一个金属氧化物半导体(MOS)晶体管，具有栅电极、源电极和漏电极，其中，所述栅电极设置在所述衬底上并且包括多晶硅，所述源电极和所述漏电极设置在所述衬底中且位于所述栅电极的相对两侧上。
8.根据权利要求7所述的集成电路，其中，所述衬底还包括邻近所述浅沟槽隔离区的有源区，并且所述栅电极设置在所述有源区上。
9.一种集成电路，包括：
衬底；
电阻器，设置在所述衬底上，所述电阻器具有至少一个正TCR部分和至少一个负TCR部分，其中，所述正TCR部分邻近所述负TCR部分，并且所述正TCR部分与所述负TCR部分直接接触；以及
至少一个金属氧化物半导体(MOS)晶体管，具有栅电极、源电极和漏电极，其中，所述栅电极设置在所述衬底上，并且所述源电极和所述漏电极设置在所述衬底中且位于所述栅电极的相对两侧上，
其中，所述电阻器和所述MOS晶体管的栅电极均包括多晶硅。
10.一种方法，包括：
在衬底上沉积多晶硅膜；
图案化所述多晶硅膜以形成MOS晶体管的栅电极和多晶硅电阻器；
形成保护膜以限定所述多晶硅电阻器的至少一个负TCR部分；以及
在邻近所述多晶硅电阻器的负TCR部分处形成所述多晶硅电阻器的至少一个正TCR部分。
CN201410784271.0A 2014-05-30 2014-12-16 集成电路及其制造方法 Active CN105140222B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/292,507 2014-05-30
US14/292,507 US9331136B2 (en) 2014-05-30 2014-05-30 Integrated circuit and method of fabricating the same

Publications (2)

Publication Number Publication Date
CN105140222A true CN105140222A (zh) 2015-12-09
CN105140222B CN105140222B (zh) 2018-06-26

Family

ID=54702726

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410784271.0A Active CN105140222B (zh) 2014-05-30 2014-12-16 集成电路及其制造方法

Country Status (2)

Country Link
US (2) US9331136B2 (zh)
CN (1) CN105140222B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895622A (zh) * 2016-06-16 2016-08-24 上海华虹宏力半导体制造有限公司 多晶硅电阻及其制作方法
CN108461482A (zh) * 2017-02-17 2018-08-28 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN109686725A (zh) * 2019-01-22 2019-04-26 上海华虹宏力半导体制造有限公司 正温度系数多晶硅电阻结构及其制造方法
CN109686724A (zh) * 2019-01-22 2019-04-26 上海华虹宏力半导体制造有限公司 正温度系数多晶硅电阻结构及其制造方法
CN110085574A (zh) * 2018-01-26 2019-08-02 联华电子股份有限公司 用于动态随机存取存储器的电阻器

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019021659A (ja) * 2017-07-11 2019-02-07 キヤノン株式会社 半導体装置および機器
CN116110892A (zh) * 2021-11-09 2023-05-12 联芯集成电路制造(厦门)有限公司 半导体元件及其制作方法
US20230326954A1 (en) * 2022-04-06 2023-10-12 Texas Instruments Incorporated Advanced poly resistor and cmos transistor

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448103A (en) * 1992-05-19 1995-09-05 Texas Instruments Incorporated Temperature independent resistor
CN1716536A (zh) * 2004-05-24 2006-01-04 恩益禧电子股份有限公司 包括具有受限电流密度的氧化钒传感器元件的半导体器件
CN1731582A (zh) * 2005-05-30 2006-02-08 黑龙江八达通用微电子有限公司 具有横向达通二极管的电阻(r)－电容(c)－二极管(d)网络薄膜集成电路结构与制造
US20060027878A1 (en) * 2004-08-06 2006-02-09 International Business Machines Corporation FEOL/MEOL metal resistor for high end CMOS
CN1801489A (zh) * 2005-01-06 2006-07-12 国际商业机器公司 电阻温度系数可调的电阻器及其制造方法
US20090067212A1 (en) * 2006-08-31 2009-03-12 Yuui Shimizu Magnetic random access memory and data read method of the same
CN102129900A (zh) * 2010-01-15 2011-07-20 台湾积体电路制造股份有限公司 薄膜电阻器的制造方法
CN102593054A (zh) * 2011-01-13 2012-07-18 台湾积体电路制造股份有限公司 半导体元件及其形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9196356B2 (en) * 2013-03-14 2015-11-24 Globalfoundries Singapore Pte. Ltd. Stackable non-volatile memory

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448103A (en) * 1992-05-19 1995-09-05 Texas Instruments Incorporated Temperature independent resistor
CN1716536A (zh) * 2004-05-24 2006-01-04 恩益禧电子股份有限公司 包括具有受限电流密度的氧化钒传感器元件的半导体器件
US20060027878A1 (en) * 2004-08-06 2006-02-09 International Business Machines Corporation FEOL/MEOL metal resistor for high end CMOS
CN1801489A (zh) * 2005-01-06 2006-07-12 国际商业机器公司 电阻温度系数可调的电阻器及其制造方法
CN1731582A (zh) * 2005-05-30 2006-02-08 黑龙江八达通用微电子有限公司 具有横向达通二极管的电阻(r)－电容(c)－二极管(d)网络薄膜集成电路结构与制造
US20090067212A1 (en) * 2006-08-31 2009-03-12 Yuui Shimizu Magnetic random access memory and data read method of the same
CN102129900A (zh) * 2010-01-15 2011-07-20 台湾积体电路制造股份有限公司 薄膜电阻器的制造方法
CN102593054A (zh) * 2011-01-13 2012-07-18 台湾积体电路制造股份有限公司 半导体元件及其形成方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895622A (zh) * 2016-06-16 2016-08-24 上海华虹宏力半导体制造有限公司 多晶硅电阻及其制作方法
CN105895622B (zh) * 2016-06-16 2018-10-26 上海华虹宏力半导体制造有限公司 多晶硅电阻及其制作方法
CN108461482A (zh) * 2017-02-17 2018-08-28 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN108461482B (zh) * 2017-02-17 2020-06-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN110085574A (zh) * 2018-01-26 2019-08-02 联华电子股份有限公司 用于动态随机存取存储器的电阻器
US10840248B2 (en) 2018-01-26 2020-11-17 United Microelectronics Corp. Resistor for dynamic random access memory
CN109686725A (zh) * 2019-01-22 2019-04-26 上海华虹宏力半导体制造有限公司 正温度系数多晶硅电阻结构及其制造方法
CN109686724A (zh) * 2019-01-22 2019-04-26 上海华虹宏力半导体制造有限公司 正温度系数多晶硅电阻结构及其制造方法

Also Published As

Publication number Publication date
US20160218171A1 (en) 2016-07-28
US20150349045A1 (en) 2015-12-03
US9331136B2 (en) 2016-05-03
CN105140222B (zh) 2018-06-26
US9553140B2 (en) 2017-01-24

Similar Documents

Publication Publication Date Title
CN105140222A (zh) 集成电路及其制造方法
US9722038B2 (en) Metal cap protection layer for gate and contact metallization
CN103915382B (zh) 通过替换栅极工艺形成的集成电路中的嵌入式多晶硅电阻器
CN103022102B (zh) 用于超薄界面介电层的多层清除金属栅极堆叠件
US7994576B2 (en) Metal gate transistor and resistor and method for fabricating the same
CN102376538B (zh) 形成多晶硅电阻装置的方法以及半导体装置
US10084033B2 (en) Semiconductor device and method for forming same
TWI478222B (zh) 半導體裝置
US8637936B2 (en) Metal gate transistor with resistor
US7514749B2 (en) Semiconductor device and a method of manufacturing the same
TW201533846A (zh) 半導體裝置及其製造方法
CN103000572A (zh) 高k金属栅极器件的接触件
JP4551795B2 (ja) 半導体装置の製造方法
US7187031B2 (en) Semiconductor device having a low dielectric constant film and manufacturing method thereof
US9362128B2 (en) Methods for fabricating integrated circuits and components thereof
US20090224327A1 (en) Plane mos and the method for making the same
JP2010157588A (ja) 半導体装置及びその製造方法
US9893145B1 (en) On chip MIM capacitor
JP2012028562A (ja) 半導体装置の製造方法
US20070042556A1 (en) Method of fabricating metal oxide semiconductor transistor
CN101996936B (zh) 半导体结构的制造方法
CN113823691A (zh) 半导体器件及其形成方法
JP2005347372A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant