CN108447844A - 一种模组化qfn封装结构 - Google Patents

一种模组化qfn封装结构 Download PDF

Info

Publication number
CN108447844A
CN108447844A CN201810449124.6A CN201810449124A CN108447844A CN 108447844 A CN108447844 A CN 108447844A CN 201810449124 A CN201810449124 A CN 201810449124A CN 108447844 A CN108447844 A CN 108447844A
Authority
CN
China
Prior art keywords
chip
qfn
modular
packaging structure
qfn packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810449124.6A
Other languages
English (en)
Inventor
陶永纲
陆宇
程玉华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Research Institute of Microelectronics of Peking University
Original Assignee
Shanghai Research Institute of Microelectronics of Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Research Institute of Microelectronics of Peking University filed Critical Shanghai Research Institute of Microelectronics of Peking University
Priority to CN201810449124.6A priority Critical patent/CN108447844A/zh
Publication of CN108447844A publication Critical patent/CN108447844A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提出了一种模组化QFN封装结构，包括所述封装结构包括单个或多个芯片基岛，所述模组包括至少两种功能芯片，所述芯片设置在所述芯片基岛内，所述芯片集成在一个封装结构内。解决了传统电路所需外部组件数量过多、设计复杂性高、系统可靠性不足、热学和电学性能差等问题。

Description

一种模组化QFN封装结构
技术领域
本发明涉及半导体器件的封装领域，更具体涉及多芯片的QFN（Quad Flat No-leadPackage，方形扁平无引线封装）模组封装与封装结构设计和实现方法。
背景技术
10~500W的中小功率无刷直流电机驱动器被广泛应用于个人电动交通工具、高档变频节能家电、新兴机器人运动控制等领域，随着相关技术的成熟和发展，近年的销量呈现节节攀升的趋势，去年全国中小功率无刷直流电机驱动器销售数量超过了两千五百万套，而且驱动器销量每年以48%速率增长，市场潜力巨大。智能功率模组产品，如何打造更小、简洁、成本低，是现在急切需要解决的技术问题。
发明内容
本发明要解决的技术问题是如何将控制芯片与功率芯片有效结合到一个小体积的QFN封装体之中，实现有效电气隔离的同时提高功率密度，实现更大输出驱动功率，以及增加保护电路进行有效保护。为解决上述技术问题，本发明提供了一种模组化QFN封装结构，包括：所述封装结构包括单个或多个芯片基岛，所述模组包括至少两种功能芯片，所述芯片设置在所述芯片基岛内，所述芯片集成在一个封装结构内。
进一步的，所述芯片基岛为多个独立芯片基岛，每种所述芯片基岛内设置有一种所述功能芯片，不同的所述芯片基岛产生不同的基岛电位，满足不同所述功能芯片对于基岛电位的需求。适用于高压小电流的功率模块。
进一步的，所述芯片基岛为单个，所述单个芯片基岛内设置有多个功能芯片区域，所述多个功能芯片区域之间设置有绝缘垫片，将所述多个功能芯片区域隔离开来。适用于低压大电流的功率模块。
进一步的，所述绝缘垫片使用散热材料。
进一步的，所述QFN封装结构引线与焊盘之间的导电路径短，所述引线电阻低。
进一步的，所述QFN封装结构还包括引线框架，所述引线框架的焊盘外露设置。
进一步的，所述QFN封装结构还包括导电焊盘和导热焊盘，所述导电焊盘和导热焊盘外露设置。
进一步的，所述QFN封装结构还包括塑封体，所述塑封体部分覆盖所述QFN封装结构。
进一步的，所述QFN封装结构还包括保护电路，所述保护电路包括电流保护模块、电压保护模块和温度保护模块中的一个或多个。
进一步的，所述电流保护模块、电压保护模块和温度保护模块分别对电流、电压和温度进行快速采样和实时分析，实现过温、过压、过流状态下的快速保护。
本发明提出了一种模组化QFN（Quad Flat No-leadPackage，方形扁平无引线封装）封装结构包括：对智能功率模块进行封装，将智能模块中多种功能芯片即单片机、驱动器芯片、功率管集成在一个封装内；规划与布置不同功能芯片的基岛；模组带完善的保护功能。QFN（Quad Flat No-leadPackage，方形扁平无引线封装）封装体内布线电阻低和外露的引线框架焊盘的特点可为智能模块的多芯片封装提供出色的电学和热学特性，解决了传统电路所需外部组件数量过多、设计复杂性高、系统可靠性不足、热学和电学性能差等问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1 一种模组化QFN封装结构示意图
图2一种模组化QFN封装结构方案一示意图，采用单个基岛多区域绝缘垫片隔离技术。
图3一种模组化QFN封装结构方案二示意图，采用多个独立基岛技术。
图4一种模组化QFN封装结构保护电路结构图。
图5一种模组化QFN封装结构导热示意图。
以上附图中：1.导电焊盘2.功能芯片（微处理器、驱动芯片、功率管）3. 芯片基岛4.塑封体5.绝缘垫片6.保护电路7.引线8.电流保护模块9.电压保护模块10.温度保护模块11.引线框架12.金属板13.散热气流
具体实施方式
下面结合附图和实施例对本发明作进一步详细描述。以下实施例用于说明本发明，但不能用来限制本发明的范围。
智能功率模组产品，通过将分立器件高度集成在同一个封装体之内，可以代替现有的国内厂商采用分立器件搭建的常规无刷直流电机驱动器，实现了高度集成化，大大降低了寄生参数、占用面积和体积，同时极大简化了用户的应用难度，使其能将时间精力集中到对于被驱动对象自身的开发上来，避免了对电机驱动部分的重复开发，同时模组化也有利于自动化大规模标准化生产，从而大规模降低了驱动器的成本，为终端产品提供了更多的利润空间。通过高度模组化集成，有效减小了重金属焊料以及其它有害物质的使用量，也符合发展绿色社会理念。
由于QFN（Quad Flat No-lead Package，方形扁平无引线封装）封装不像传统的SOIC（Small Outline Integrated Circuit Package），小外形集成电路封装）那样具有鸥翼状引线，内部引线与焊盘之间的导电路径短，自感系数以及封装体内布线电阻很低，所以它能提供卓越的电性能。此外，它还通过外露的引线框架焊盘提供了出色的散热性能。
图1 一种模组化QFN封装结构示意图，本发明采用QFN（Quad Flat No-leadPackage，方形扁平无引线封装）封装技术将单片机、驱动器芯片、功率管集成在一个封装内，通过这种方式可以最大化的减少芯片之间的连线长度，进而降低了寄生效应，增大了封装密度，提高了电磁兼容性。
图2为一种模组化QFN封装结构方案一示意图，采用单个基岛多区域绝缘垫片隔离技术。本发明采用QFN（Quad Flat No-leadPackage，方形扁平无引线封装）封装技术将单片机、驱动器芯片、功率管集成在一个封装内，封装内部框架采用单个基岛多区域绝缘垫片隔离技术。封装使用单个基岛，应用特殊材料制作绝缘垫片把封装体内每个芯片区域隔离开来，可以减少来自附近区域的不良影响，从而保证各个区域的正常工作，极大的提高了这种模组化QFN封装结构的实用性。单个大基岛的应用和特殊材料绝缘垫片的使用大大提高了封装结构的散热性，适用于低压大电流的功率模块。
图3为一种模组化QFN封装结构方案二示意图，采用多个独立基岛技术。本发明采用QFN（Quad Flat No-lead Package，方形扁平无引线封装）封装技术将单片机、驱动器芯片、功率管集成在一个封装内，封装内部框架采用多个独立基岛技术。每个基岛都经过专门设计优化，多个基岛产生不同的基岛电位，可以满足不同芯片对于基岛电位的需求，同时各个区域由独立基岛自然划分，可以减少来自附近区域的不良影响，从而保证各个区域的正常工作，适用于高压小电流的功率模块。
图4为一种模组化QFN封装结构保护电路结构图。本发明模组化QFN封装结构强化了系统保护功能，对封装内部引入多种采样手段，对温度T、电压V、电流A进行快速采样和实时分析，实现过温、过压、过流状态下的快速保护。
图5为一种模组化QFN封装结构导热示意图。本发明除底部暴露的导电焊盘和导热焊盘外，使用塑封材料覆盖所有组件，大大提高封装基片的散热性能，金属板和塑封体与空气大面积接触，可以进行快速散热。
本申请发明实施例以比传统封装更短的连接导线、更小的占用面积、更大的封装密度集成在一个封装内。QFN封装体内布线电阻低和外露的引线框架焊盘的特点可为智能模块的多芯片封装提供出色的电学和热学特性。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种模组化QFN封装结构，其特征在于，包括：所述封装结构包括单个或多个芯片基岛，所述模组包括至少两种功能芯片，所述芯片设置在所述芯片基岛内，所述芯片集成在一个封装结构内。
2.如权利要求1所述的模组化QFN封装结构，其特征在于，所述芯片基岛为多个独立芯片基岛，每种所述芯片基岛内设置有一种所述功能芯片，不同的所述芯片基岛产生不同的基岛电位，满足不同所述功能芯片对于基岛电位的需求。
3.如权利要求1所述的模组化QFN封装结构，其特征在于，所述芯片基岛为单个，所述单个芯片基岛内设置有多个功能芯片区域，所述多个功能芯片区域之间设置有绝缘垫片，将所述多个功能芯片区域隔离开来。
4.如权利要求3所述的模组化QFN封装结构，其特征在于，所述绝缘垫片使用散热材料。
5.如权利要求1所述的模组化QFN封装结构，其特征在于，所述QFN封装结构引线与焊盘之间的导电路径短，所述引线电阻低。
6.如权利要求1所述的模组化QFN封装结构，其特征在于，所述QFN封装结构还包括引线框架，所述引线框架的焊盘外露设置。
7.如权利要求1所述的模组化QFN封装结构，其特征在于，所述QFN封装结构还包括导电焊盘和导热焊盘，所述导电焊盘和导热焊盘外露设置。
8.如权利要求1所述的模组化QFN封装结构，其特征在于，所述QFN封装结构还包括塑封体，所述塑封体部分覆盖所述QFN封装结构。
9.如权利要求1-8任一所述的模组化QFN封装结构，其特征在于，所述QFN封装结构还包括保护电路，所述保护电路包括电流保护模块、电压保护模块和温度保护模块中的一个或多个。
10.如权利要求9所述的模组化QFN封装结构，其特征在于，所述电流保护模块、电压保护模块和温度保护模块分别对电流、电压和温度进行快速采样和实时分析，实现过温、过压、过流状态下的快速保护。
CN201810449124.6A 2018-05-11 2018-05-11 一种模组化qfn封装结构 Pending CN108447844A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810449124.6A CN108447844A (zh) 2018-05-11 2018-05-11 一种模组化qfn封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810449124.6A CN108447844A (zh) 2018-05-11 2018-05-11 一种模组化qfn封装结构

Publications (1)

Publication Number Publication Date
CN108447844A true CN108447844A (zh) 2018-08-24

Family

ID=63203514

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810449124.6A Pending CN108447844A (zh) 2018-05-11 2018-05-11 一种模组化qfn封装结构

Country Status (1)

Country Link
CN (1) CN108447844A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111755397A (zh) * 2020-07-17 2020-10-09 杰华特微电子（杭州）有限公司 多基岛引线框架的封装结构及其封装方法
CN113242035A (zh) * 2021-05-08 2021-08-10 上海数明半导体有限公司 基于电容隔离的驱动器电路以及电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111755397A (zh) * 2020-07-17 2020-10-09 杰华特微电子（杭州）有限公司 多基岛引线框架的封装结构及其封装方法
CN113242035A (zh) * 2021-05-08 2021-08-10 上海数明半导体有限公司 基于电容隔离的驱动器电路以及电子设备

Similar Documents

Publication Publication Date Title
CN107039388B (zh) 功率模块的制造方法
CN102760724B (zh) 一种联合封装的功率半导体器件
CN102790513B (zh) 电源模块和电源模块的封装方法
JP2008532277A (ja) 改良したボンディングパッド接続部を備える集積回路パッケージ装置、リードフレームおよび電子装置
CN108447844A (zh) 一种模组化qfn封装结构
CN110323199A (zh) 一种多基岛引线框架及电源转换模块的qfn封装结构
CN209357719U (zh) 一种具有低热阻的半导体器件封装结构
CN210200717U (zh) 一种采用绝缘封装的可控硅
CN209515657U (zh) 一种封装结构
CN104681517A (zh) 一种适合于led照明应用的多芯片qfn封装
CN209526080U (zh) 智能功率模块
CN206697450U (zh) 适用于功率mos的新型塑封结构
CN207304396U (zh) 一种超薄贴片桥式整流器
CN218447401U (zh) 一种三相压敏电阻
CN202025735U (zh) 新型引线框架结构
CN206003765U (zh) 高密度sip封装结构
CN106887391A (zh) 适用于功率mos的新型塑封结构
CN105609620B (zh) 一种led光引擎封装结构的制备方法
CN202796930U (zh) 用于mosfet芯片的封装体
CN207082525U (zh) 一种集成电路sot半导体新型引线框封装结构
CN219144173U (zh) 一种小尺寸无引线封装结构
CN205104489U (zh) 一种绝缘型模块封装结构
CN209912733U (zh) 一种高强度散热好的电子电容器
CN212967688U (zh) 半导体封装结构
CN218299797U (zh) 一种多芯片合封的半导体封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180824

WD01 Invention patent application deemed withdrawn after publication