CN218447401U - 一种三相压敏电阻 - Google Patents

Abstract

本实用新型属于多相压敏元件技术领域，具体涉及一种三相压敏电阻，包括外壳，外壳的内部封装有芯片模组，芯片模组一侧设置有至少三个引脚，芯片模组与引脚焊接。本实用通过芯片模组的结构设计，等同性能下，相对于单个的压敏电阻元件，所使用的磁粉、引线和封装层原材投入减少，成本降低，产品结构简单，生产工艺简化，生产效率提高；通过芯片模组和引脚的相互配合，焊脚设计优化，锡膏投入成本降低，适用表面贴装，应用效率提高；通过大芯片一侧开设的凹槽，能有效的防止电极间发生爬电短路；通过外壳和芯片模组的结构设计，减少了厚度，使得散热较快，底部焊脚为平面，可实现自动化贴装，外观矩形，适用料卷带包装。

Description

一种三相压敏电阻

技术领域

本实用新型属于多相压敏元件技术领域，具体涉及一种三相压敏电阻。

背景技术

压敏电阻是一种具有非线性伏安特性的电阻器件，主要用于在电路承受过压时进行电压钳位，吸收多余的电流以保护敏感器件，多用在保护电路中。对于单向保护电路中，是将单颗压敏电阻封装在电路中进行防护；传统三相电路保护，通过三颗插件压敏电阻的六根引脚两两相接，并在外部套绝缘套管或防爆壳来实施的，同时封装三颗单独压敏电阻，相对于，单独封装一颗集成的压敏电阻而言，压敏芯片磁粉和封装材料投入大，工艺复杂，其中，涉及二次封装生产，部分工序无法采用设备自动化进行生产，导致人力投入大，效率低，成本高，产品臃肿。

实用新型内容

本实用新型的目的是提供一种三相压敏电阻，能够有效的减少了磁粉用量，提高引线利用率，简化了工艺，提升了效率，减小了产品的厚度，增加了散热的效率。

本实用新型采取的技术方案具体如下：

一种三相压敏电阻，包括外壳，所述外壳的内部封装有芯片模组，所述芯片模组一侧设置有至少三个引脚，所述芯片模组与引脚焊接，且所述引脚暴露于外壳的外部，所述芯片模组的另一侧焊接有大电极，所述大电极封装于所述外壳的内部。

进一步地，所述引脚凸出与外壳的外侧或与外壳的外侧持平

进一步地，所述芯片模组包括至少三个小芯片，所述小芯片的一侧分别设置有小电极A，三个所述小电极A之间设置有隔断区，所述小电极A分别与引脚焊接，所述小芯片的另一侧均与大电极焊接。

进一步地，所述芯片模组包括大芯片，所述大芯片的一侧至少设置有三个小电极B，所述大芯片的另一侧与大电极焊接，所述小电极B的一侧分别与引脚相连接，所述大芯片的一侧且位于每两个相邻电极之间也设置有隔断区。

进一步地，所述隔断区为相邻小电极A之间的间隙，且间隙的内部填充有环氧树脂。

进一步地，所述隔断区为开设在大芯片下方的凹槽，且所述凹槽位于相邻的小电极B之间，所述凹槽的内部也填充有环氧树脂。

本实用新型取得的技术效果为：

本实用新型通过芯片模组的结构设计，等同性能下，相对于单个的压敏电阻元件，所使用的磁粉、引线和封装层原材投入减少，成本降低，产品结构简单，生产工艺简化，生产效率提高。

本实用新型通过芯片模组和引脚的相互配合，焊脚设计优化，锡膏投入成本降低，适用表面贴装，应用效率提高。

本实用新型通过大芯片一侧开设的凹槽，能有效的防止电极间发生爬电短路。

本实用新型通过外壳和芯片模组的结构设计，减少了厚度，使得散热较快，底部焊脚为平面，可实现自动化贴装，外观矩形，适用料卷带包装。

附图说明

图1是本实用新型的整体结构示意图；

图2是本实用新型底部的整体结构示意图；

图3是本实用新型第一种芯片模组的爆炸图；

图4是本实用新型第二种芯片模组的整体结构示意图；

图5是本实用新型第二种芯片模组底部的结构示意图。

附图中，各标号所代表的部件列表如下：

1、外壳；2、引脚；3、大电极；4、小芯片；5、大芯片；6、凹槽。

具体实施方式

为了使本实用新型的目的及优点更加清楚明白，以下结合实施例对本实用进行具体说明。应当理解，以下文字仅仅用以描述本实用的一种或几种具体的实施方式，并不对本实用具体请求的保护范围进行严格限定。

实施例一

如图1和图2所示，一种三相压敏电阻，包括外壳1，外壳1的内部封装有芯片模组，芯片模组一侧设置有至少三个引脚2，芯片模组与引脚2焊接，且引脚2暴露于外壳1的外部，芯片模组的另一侧焊接有大电极3，大电极3封装于外壳1的内部。

具体的，在使用时，只需将三个引脚2分别与三相电路中每一相连接，相对与传统的每一相电中单独连接一个压敏电阻元件而言，减少了二次封装的问题，提升了工作的效率。

如图2所示，引脚2凸出与外壳1的外侧或与外壳1的外侧持平。

具体的，在于主板焊接，提升了焊接的便捷性。

如图2所示，芯片模组包括至少三个小芯片4，小芯片4的一侧分别设置有小电极A，三个小电极A之间设置有隔断区，小电极A分别与引脚2焊接，小芯片4的另一侧均与大电极3焊接。

具体的，在封装时，将小芯片4一侧的电极与引脚2焊接，小芯片4另一侧的电极与大电极3焊接，将其放入外壳1的内部进行封装。

进一步地，隔断区为相邻小电极A之间的间隙，且间隙的内部填充有环氧树脂，在封装时，填充环氧树脂，可有效的对芯片模组进行防护，使其充分的与外壳1固定，同时能有效的防止其短路。

需要说明的是，小芯片4两侧的电极，无正负极性，小芯片4两侧电极在同一垂线上，且形状完全相同，使得在生产时，减少了工艺的复杂度，同时，有别于传统插件压敏上下电极间距形成压敏电压，本芯片模组的压敏电压构成，是两个下电极至上电极的间距之和形成压敏电压，达到相同电场压敏电阻的磁粉用量减半，减小了厚度，有利于散热。

实施例二

本实施例是在实施例一的基础上做进一步改进，与上诉实施例的区别在于芯片模组的不同。

如图4和图5所示，芯片模组包括大芯片5，大芯片5的一侧至少设置有三个小电极B，大芯片5的另一侧与大电极3焊接，小电极B的一侧分别与引脚2相连接，大芯片5的一侧且位于每两个相邻电极之间也设置有隔断区。

具体的，在封装时，将大芯片5一侧的电极与引脚2焊接，将其放置再外壳1的内部，填充环氧树脂进行封装。

进一步地，隔断区为开设在大芯片5下方的凹槽6，且凹槽6位于相邻的小电极B之间，凹槽6的内部也填充有环氧树脂，避免放生电极间发生爬电短路的现象，同时，填充的环氧树脂，能有效的将其间隙填充，减小了短路的可能性。

需要说明的是，在应用在四相或五相电路中的保护时，只需增加相应的引脚2，小芯片4 一侧的电极数量，以及在大芯片5的一侧且位于每两个相邻电极之间开设相应的凹槽6即可。

本实用新型的工作原理为：在使用时，只需将三个引脚2分别与三相电路中每一相连接，相对与传统的每一相电中单独连接一个压敏电阻元件而言，减少了二次封装的问题，简化了生产工艺，提升了工作的效率。

以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本实用的保护范围。本实用中未具体描述和解释说明的结构、装置以及操作方法，如无特别说明和限定，均按照本领域的常规手段进行实施。

Claims (6)

1.一种三相压敏电阻，其特征在于，包括外壳(1)，所述外壳(1)的内部封装有芯片模组，所述芯片模组一侧设置有至少三个引脚(2)，所述芯片模组与引脚(2)焊接，且所述引脚(2)暴露于外壳(1)的外部，所述芯片模组的另一侧焊接有大电极(3)，所述大电极(3)封装于所述外壳(1)的内部。

2.根据权利要求1所述的一种三相压敏电阻，其特征在于：所述引脚(2)凸出与外壳(1)的外侧或与外壳(1)的外侧持平。

3.根据权利要求2所述的一种三相压敏电阻，其特征在于：所述芯片模组包括至少三个小芯片(4)，所述小芯片(4)的一侧分别设置有小电极A，三个所述小电极A之间设置有隔断区，所述小电极A分别与引脚(2)焊接，所述小芯片(4)的另一侧均与大电极(3)焊接。

4.根据权利要求2所述的一种三相压敏电阻，其特征在于：所述芯片模组包括大芯片(5)，所述大芯片(5)的一侧至少设置有三个小电极B，所述大芯片(5)的另一侧与大电极(3)接触，所述小电极B的一侧分别与引脚(2)相连接，所述大芯片(5)的一侧且位于每两个相邻电极之间也设置有隔断区。

5.根据权利要求3所述的一种三相压敏电阻，其特征在于：所述隔断区为相邻小电极A之间的间隙，且间隙的内部填充有环氧树脂。

6.根据权利要求4所述的一种三相压敏电阻，其特征在于：所述隔断区为开设在大芯片(5)下方的凹槽(6)，且所述凹槽(6)位于相邻的小电极B之间，所述凹槽(6)的内部也填充有环氧树脂。

Images