CN108431945B - 半导体设备 - Google Patents

半导体设备 Download PDF

Info

Publication number
CN108431945B
CN108431945B CN201680076680.2A CN201680076680A CN108431945B CN 108431945 B CN108431945 B CN 108431945B CN 201680076680 A CN201680076680 A CN 201680076680A CN 108431945 B CN108431945 B CN 108431945B
Authority
CN
China
Prior art keywords
type semiconductor
potential
semiconductor region
type
type well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680076680.2A
Other languages
English (en)
Other versions
CN108431945A (zh
Inventor
结城浩文
高桥俊太郎
古谷博司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN108431945A publication Critical patent/CN108431945A/zh
Application granted granted Critical
Publication of CN108431945B publication Critical patent/CN108431945B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Abstract

半导体设备包括：连接到输出端子的n型半导体基板；形成在所述n型半导体基板中的第一p型阱；形成在所述第一p型阱中并且连接到所述控制端子的第一n型半导体区域；以及连接在所述第一p型阱与接地端子之间的电位分离部。当所述输出端子被保持在高于接地端子的电位时，所述电位分离部将所述第一p型阱和所述接地端子设置为相同的电位，并且当所述输出端子被保持在低于所述接地端子的电位时，将所述第一p型阱和所述输出端子设置为相同的电位。

Description

半导体设备
技术领域
本发明涉及半导体设备。
背景技术
常规地，不使用n型半导体基板而使用p型半导体基板的半导体设备(例如，具有垂直结构MOSFET(金属氧化物半导体场效应晶体管)的低边开关IC)已经被使用在各种应用。
所述常规技术的示例可见于下面指出的专利文献1和2。
现有技术文献
专利文献
专利文献1：日本特开2011-239242号公报
专利文献2：日本特开平6-104440号公报
发明内容
发明要解决的技术课题
图9是示意性示出半导体设备的常规结构(只有理解问题必要的最少构成要素)的垂直剖面图。图9中的半导体设备A具有n型半导体基板A1、形成在n型半导体基板A1中的p型阱A2、以及形成在p型阱A2中的n型半导体区域A3。具有这种结构的半导体设备A具有寄生晶体管QA(npn型双极晶体管)，该寄生晶体管QA将n型半导体基板A1作为其发射极，p型阱A2作为其基极，n型半导体区域A3作为其集电极。
这里，考虑如下情况：n型半导体基板A1连接到输出端子OUT，p型阱A2连接到接地端子GND，并且n型半导体区域A3连接到控制端子IN。
在此情况下，当输出端子OUT具有比低于接地端子GND的电位时，寄生晶体管QA在其基极和发射极之间正向偏置，因此寄生晶体管QA导通；相应地，电流IA流过从控制端子IN经由寄生晶体管QA通向输出端子OUT的路径。因此，馈送到控制端子IN的控制电压不便地减低；这可能对半导体设备A的操作造成不利影响。
针对上面给出的理由，使用n型半导体基板A1的半导体设备A不能够应对输出端子OUT能够具有低于接地端子GND的电位的应用(例如，感应负载从外部连接到输出端子OUT的应用)。
鉴于本发明人遇到的上述问题，这里公开的发明的目的是提供一种操作不受具有负电位的n型半导体基板影响的半导体设备。
解决课题的手段
根据在此公开的内容的一方面，半导体设备包括：连接到输出端子的n型半导体基板；形成在n型半导体基板中的第一p型阱；形成在第一p型阱中并且连接到控制端子的第一n型半导体区域；以及连接在第一p型阱与接地端子之间的电位分离器。电位分离器用于当输出端子具有高于接地端的电位时，给予第一p型阱和接地端子相等的电位，并且当输出端子具有低于接地端子的电位时，给予第一p型阱和输出端子相等的电位(第一配置)。
在根据第一配置的半导体设备中，电位分离器可以具有：第二p型阱，其形成在n型半导体基板中并连接到接地端子；以及形成在第二p型阱中的第二n型半导体区域。第一p型阱和第二n型半导体区域可以经由共享电阻器连接到接地端子(第二配置)。
根据在此公开的内容的另一方面，半导体设备包括：连接到输出端子的n型半导体基板；形成在n型半导体基板中的第一p型阱；形成在第一p型阱中并且连接到控制端子的第一n型半导体区域；以及连接在第一p型阱与接地端子之间的电位分离器。该电位隔离器具有：第二p型阱，其形成在n型半导体基板中并连接到接地端子；以及形成在第二p型阱中的第二n型半导体区域，并且第一p型阱和第二n型半导体区域经由共享电阻器连接到接地端子(第三配置)。
根据第二或第三配置的半导体设备可以进一步包括用于从外部装配电阻器的外部端子(第四配置)。
在根据第二至第四配置中的任一个的半导体设备中，第二n型半导体区域可以用于用作第二p型阱中形成的虚设pMOSFET的背栅(第五配置)。
根据第一至第五配置中的任一个的半导体设备可以进一步包括：具有垂直结构的输出晶体管，其连接在输出端子和接地端子之间，并且用于根据从控制端子馈送的控制电压来导通和截止；以及控制器，其用于使用控制电压作为电源进行操作。第一p阱和第一n型半导体区域都可以是控制器的构成要素(第六配置)。
在根据第六配置的半导体设备中，控制器可以包括：连接在控制端子与输出晶体管的栅极之间的pMOSFET；以及连接在输出晶体管的栅极与接地端子之间的nMOSFET。第一p型阱可以用于用作nMOSFET的背栅，并且第一n型半导体区域可以用于用作pMOSFET的背栅(第七配置)。
根据在此公开的内容的又一方面，一种电子装置包括：根据第一至第七配置中的任一个的半导体设备；微控制器，用于向半导体设备的控制端子提供控制电压；以及从外部装配在半导体设备的输出端子的负载(第八配置)。
在根据第八配置的电子设备中，负载可以是感应的(第九配置)。
在根据第九配置的电子设备中，半导体设备可以是低边开关IC、开关电源IC或电动机驱动器IC(第十配置)。
根据这里公开的内容的又一方面，一种车辆包括：根据第十配置的电子装置；以及用于向电子装置供电的电池(第十一配置)。
发明的效果
根据在此公开的发明，可以提供一种操作不受具有负电位的n型半导体基板影响的半导体设备。
附图说明
[图1]是示意性示出半导体设备的基本结构的垂直剖面图；
[图2]是示出应用到低边开关IC的示例的应用示意图；
[图3]是示意性示出半导体设备的第一结构示例的垂直剖面图；
[图4]是示出当产生负输出时观察到的行为的波形图；
[图5]是示出控制器和电位分离器的具体示例的电路图；
[图6]是示意性示出半导体设备的第二结构示例的垂直剖面图；
[图7]是示出电位分离器的变型示例的电路图；
[图8]是示出车辆的配置示例的外观图；以及
[图9]是示意性示出半导体设备的常规结构的垂直剖面图。
具体实施方式
<基本结构>
图1是示意性示出半导体设备的基本结构(只有理解本发明必要的最少构成要素)的垂直剖面图。图1中的半导体设备10具有连接到输出端子OUT的n型半导体基板11、形成在n型半导体基板11中的p型阱12、形成在p型阱12中并且连接到控制端子IN的n型半导体区域13、以及连接在p型阱12与接地端子GND之间的电位分离器14。
电位分离器14具有形成在n型半导体基板11中并且连接到接地端子GND的p型阱14a，以及形成在p型阱14a中的n型半导体区域14b。p型阱12和n型半导体区域14b经由共享的电阻器14c连接到接地端子GND。此后，p型阱12处的节点电压由GND_ref来表示。
图1中的半导体设备10具有寄生晶体管Q1和Q2。寄生晶体管QA是npn型双极晶体管，其将n型半导体基板11作为其发射极，p型阱12作为其基极，n型半导体区域13作为其集电极。另一方面，寄生晶体管Q2是npn型双极晶体管，其将n型半导体基板11作为其发射极，p型阱14a作为其基极，n型半导体区域14b作为其集电极。
首先，考虑输出端子OUT具有比接地端子GND高的电位的情况。在此情况下，寄生晶体管Q2在其基极与发射极之间反向偏置，因此寄生晶体管Q2未导通。因此，不存在电流I2流过从接地端子GND经由电阻器14c和寄生晶体管Q2通向输出端子OUT的路径。
因此，p型阱12的电位等于接地端子GND的电位(GND_ref＝GND)，因此寄生晶体管Q1也在其基极与发射极之间反向偏置。相应地，寄生晶体管Q1也未导通，因此不存在电流I1流过从控制端子IN经由寄生晶体管Q1通向输出端子OUT的路径。
接着，考虑输出端子OUT具有比接地端子GND电位低的情况。在此情况下，寄生晶体管Q2在其基极和发射极之间正向偏置，因此寄生晶体管Q2导通；相应地，电流I2流过从接地端子GND经由电阻器14c和寄生晶体管Q2通向输出端子OUT的路径。
因此，一旦寄生晶体管Q2饱和，p型阱12的电位等于输出端子OUT的电位(GND_ref＝OUT)；因此，寄生晶体管Q1的基极和发射极之间不存在电位差。因此，寄生晶体管Q1未导通，并且相应地不存在电流I1流过从控制端子IN经由寄生晶体管Q1通向输出端子OUT的路径。
也就是，电位分离器14用于当输出端子OUT具有比接地端子GND高的电位时，给予p型阱12和接地端子GND相等的电位，并且当输出端子OUT具有比接地端子GND低的电位时，给予p型阱12和接地端子GND相等的电位。
因此，利用该结构，其中p型阱12处的节点电压GND_ref根据需要利用电位分离器14进行切换，而不像利用常规结构(见更早参考的图9)，其中将p型阱12直接连接到接地端子GND，即使n型半导体基板11具有负电位(OUT<GND)，寄生晶体管Q1也不导通。因此，可以防止控制端子IN处的电压降低，因此保持半导体设备10的正常操作。
p型阱12和p型阱14a优选布置为相互相距足够的距离从而不发生相互导电。或者，元件隔离区域(诸如，集电极壁或绝缘沟槽)可以布置在p型阱12与p型阱14a之间。利用该布置，不会形成将n型半导体基板11作为其发射极、p型阱14a作为其基极、n型半导体区域14b作为其集电极的寄生晶体管。也就是，不存在电流I2流过从控制端子IN通向寄生晶体管Q2的集电极的路径。
电阻器14c的电阻值优选地按照需要，根据寄生晶体管Q2的电流容量被调整为必要且充分的值。更具体地，寄生晶体管Q2的电流容量越高，可以将电阻器14c的电阻值设置得越低，并且寄生晶体管Q2的电流容量越低，可以将电阻器14c的电阻值设置得越高。这里，需要考虑如果将电阻器14c的电阻值设置得过高则在节点电压GND_ref中更可能出现噪声的事实。
<低边开关IC>
图2是示出应用到低边开关IC的示例的应用示意图。在图2中作为示例的电子装置1具有半导体设备100，并且还具有从外部转配到半导体设备100的微控制器M1、负载Z1以及电阻器R1。
半导体设备100用作所谓的低边开关IC，并且由集成在一起的输出晶体管110、控制器120、以及电位分离器130组成。半导体设备100作为用于与外部建立电连接的装置，具有控制端子IN、输出端子OUT(负载连接端子)、以及接地端子GND。
控制电压Vg(例如，0V至5V之间的脉冲区域的方波电压)从微控制器M1经由电阻器R1(例如，几百欧姆)被馈送到控制端子IN。在输出端子OUT与供电电路之间，从外部装配有负载Z1。接地端子GND连接到接地线。
输出晶体管110连接在输出端子OUT与接地端子GND之间，并且是根据控制电压Vg来导通和切断负载Z1与接地线之间的路径的低边开关(图2中的nMOSFET)。输出晶体管110的漏极连接到输出端子OUT。输出晶体管110的源极和背栅都连接到接地端子GND。输出晶体管110的栅极连接到控制端子IN(施加控制电压Vg的端子)。当控制电压Vg变为高电平时，输出晶体管110导通，而当控制电压Vg变为低电平时，输出晶体管110截止。
漏极电流Id流过输出晶体管110，其反映输出晶体管端110的导通/截止状态。在本说明书中，漏极电流Id是正还是负定义如下：从输出端子OUT经由输出晶体管110朝向接地端子GND的方向为正(Id>0)，而从接地端子GND经由输出晶体管110朝向输出端子OUT的方向为负(Id<0)。
当正的漏极电流Id穿过输出晶体管110时，输出晶体管110的漏极电压Vd为正(Vd>0，也就是OUT>GND)，当负的漏极电流Id穿过输出晶体管110时，输出晶体管110的漏极电压Vd为负(Vd<0，也就是OUT<GND)。例如，当从外部装配感应负载作为负载Z1时，负漏极电流Id可以穿过输出晶体管110，并且因此漏极电压Vd可以变为负。
控制器120连接在控制端子IN和接地端子GND之间，并且是利用控制电压Vg作为电源来操作的模拟控制器。也就是说，控制器120仅在控制电压Vg处于高电平时(当输出晶体管110导通时)才操作，并且当控制电压Vg变为低电平时停止其操作。
电位分离器130连接在接地端子GND和其中形成有控制器120的p型阱121(见图3)之间，并且当输出端子OUT具有比接地端子GND高的电位时使p型阱121和接地端子GND相等的电位(GND_ref＝GND)，并且当输出端子OUT具有较低的电位时给予p型阱121和输出端子OUT等电位(GND_ref＝OUT)电位比接地端GND。即，电位分离器130与图1中的电位分离器14对应。
尽管图2为了简单说明示出了其中控制端子IN和输出晶体管110的栅极直接连接在一起的结构的示例，但这绝不意味着限制半导体设备100的结构；相反，例如，如图2中的括号所示，可以在控制端子IN与输出晶体管110之间提供电阻器和开关，该开关直到施加到控制端子IN的控制电压Vg达到预定值为止保持关断。在这种情况下，严格地说，控制端子IN和晶体管110的栅极构成分离的节点，因此施加到控制端IN的控制电压Vg和晶体管110的栅极处的电压是分离的电压。
图3是示意性示出半导体设备100的第一结构示例的垂直剖面图。图3中的半导体设备100由共同集成在n型半导体基板101上的输出晶体管110、控制器120和电位分离器130组成。为了简单说明，构成要素的尺寸(厚度、宽度等)可能被夸大。
首先，将描述n型半导体基板101。半导体基板101包括n型基板层101a作为其基底。在n型基板层101a的正面上，在整个表面上形成n型外延生长层101b。在n型基板层101b的背面上，在整个表面上形成基板电极101c。基板电极101c作为输出晶体管110的漏极连接到输出端OUT。n型半导体基板101与图1中的n型半导体基板11对应。
接下来，将描述输出晶体管110。在形成输出晶体管110的区域中，p型阱111形成在n型半导体基板101中。在p型阱111中，形成从p型阱111的正面延伸到n型外延生长层101b的沟槽栅极112。沟槽栅极112的内壁表面涂覆有栅极氧化物膜，并且内部填充有栅极多晶硅。在p型阱111的正面附近，在沟槽栅极112周围形成高掺杂n型半导体区域113，在高掺杂n型半导体区域113的周围形成高掺杂p型半导体区域114。沟槽栅极112连接到控制端子IN(被施加控制电压Vg的端子)。高掺杂n型半导体区域113和高掺杂p型半导体区域114都连接到接地端子GND。
在如上所述的具有垂直结构的输出晶体管110中，高掺杂n型半导体区域113用作源极，n型半导体基板101用作漏极，沟槽栅极112用作栅极，并且p型阱111(以及用作p型阱111的接触的高掺杂p型半导体区域114)用作背栅。
虽然图3为了简单说明示出了输出晶体管110形成为单个单元的示例，但这决不意味着限制输出晶体管110的结构；相反，一个输出晶体管110可以由并联连接的大量单位单元形成。需要注意的是，沟槽栅极类型的输出晶体管110允许单位单元的最小化，并且这有助于实现输出晶体管110中较低的开启电阻(几十毫欧)。
接下来，将描述控制器120。在形成控制器120的区域中，p型阱121形成在n型半导体基板101中。在p型阱121中，形成低掺杂的n型半导体区域122、低掺杂的p型半导体区域123和高掺杂的p型半导体区域124。在低掺杂的n型半导体区域122中，形成有高掺杂n型半导体区域125。在低掺杂p型半导体区域123中，形成高掺杂n型半导体区域126和高掺杂p型半导体区域127。高掺杂n型半导体区域125和高掺杂n型半导体区域126都连接到控制端子IN。高掺杂n型半导体区域124和高掺杂p型半导体区域127都经由电阻器135连接到接地端子GND。
上述构成要素121至127是形成控制器120的多个构成要素中的提取部分，只是那些在图1中的基本结构中具有其对应物的构成要素。更具体地说，p型阱121(以及用作p型阱121的接触的高掺杂p型半导体区域124)与图1中的p型阱12对应，并且低掺杂p型半导体区域123(以及用作低掺杂p型半导体区域123的接触的高掺杂p型半导体区域124)也是。另一方面，低掺杂n型半导体区域122(以及用作低掺杂n型半导体区域122的接触的高掺杂n型半导体区域125)与图1中的n型半导体区域13对应，并且高掺杂n型半导体区域126也是。
因此，图1中的p型阱12和n型半导体区域13都被实现为控制器120的构成要素。
现在，将描述电位分离器130。在形成电位分离器130的区域中，在n型半导体基板101中形成p型阱131。在p型阱131中，形成低掺杂的n型半导体区域132和高掺杂的p型半导体区域133。在低掺杂的n型半导体区域132中，形成有高掺杂n型半导体区域134。高掺杂p型半导体区域133直接连接到接地端子GND。另一方面，高掺杂n型半导体区域134经由电阻器135与接地端子GND连接。
上述构成要素131至135是形成电位分离器130的多个构成要素中的提取部分，只是那些在图1中的基本结构中具有其对应物的构成要素。更具体地，p型阱131(以及用作p型阱131的接触的高掺杂p型半导体区域133)与图1中的p型阱14a对应。另一方面，低掺杂n型半导体区域132(以及用作低掺杂n型半导体区域132的接触的高掺杂n型半导体区域134)与图1中的n型半导体区域14b对应。电阻器135与图1中的电阻器14c对应。
与前述基本结构(图1)类似，图3中的半导体设备100具有寄生晶体管Q11和Q12。寄生晶体管Q11是npn型双极晶体管，其将n型半导体基板101作为其发射极，p型阱121作为其基极，低掺杂n型半导体区域122作为其集电极。另一方面，寄生晶体管Q12是npn型双极晶体管，其将n型半导体基板101作为其发射极，p型阱131作为其基极，低掺杂n型半导体区域132作为其集电极。
首先，考虑输出端子OUT具有比接地端子GND高的电位的情况。在此情况下，寄生晶体管Q12在其基极与发射极之间反向偏置，因此寄生晶体管Q12未导通。因此，不存在电流I12流过从接地端子GND经由电阻器135和寄生晶体管Q12通向输出端子OUT的路径。
因此，p型阱121的电位等于接地端子GND的电位(GND_ref＝GND)，因此寄生晶体管Q11也在其基极与发射极之间反向偏置。相应地，寄生晶体管Q11也未导通，因此不存在电流I11流过从控制端子IN经由寄生晶体管Q11通向输出端子OUT的路径。
接着，考虑输出端子OUT具有比接地端子GND电位低的情况。在此情况下，寄生晶体管Q12在其基极和发射极之间正向偏置，因此寄生晶体管Q12导通；相应地，电流I12流过从接地端子GND经由电阻器135和寄生晶体管Q12通向输出端子OUT的路径。
因此，一旦寄生晶体管Q12饱和，p型阱121的电位等于输出端子OUT的电位(GND_ref＝OUT)；因此，寄生晶体管Q11的基极和发射极之间不存在电位差。因此，寄生晶体管Q11未导通，并且相应地不存在电流I11流过从控制端子IN经由寄生晶体管Q11通向输出端子OUT的路径。
也就是，与具有基本结构的电位分离器14(图1)类似，电位分离器130用于当输出端子OUT具有比接地端子GND高的电位时，给予p型阱121和接地端子GND相等的电位，并且当输出端子OUT具有比接地端子GND低的电位时，给予p型阱121和接地端子GND相等的电位。
图4是示出当半导体设备100产生负输出(OUT<GND)时观察到的半导体设备100的行为的波形图，从上到下描绘了控制电压Vg、漏电压Vd和漏极电流Id。对于控制电压Vg，实线表示当提供电位分离器130时观察到的行为，并且虚线表示当没有提供电位分离器130时观察到的行为。
一旦负漏极电流Id通过输出晶体管110，漏极电压Vd变为负。这里，在未提供电位分离器130的情况下，电流I11通过从控制端子IN经由寄生晶体管Q11到输出端子OUT的路径。连接到控制端子IN的微控制器M1通常具有用于控制电压Vg的低驱动能力(电流容量)。因此，如果电流I11经由寄生晶体管Q11从控制端子IN被汲取，则控制电压Vg大幅降低，并且这可能对半导体设备100的操作产生不利影响。
另一方面，在提供了电位分离器130的情况下，即使当漏极电压Vd变为负时，寄生晶体管Q11也不导通；因此能够防止控制端子IN的电压下降，因此维持半导体设备100的正常操作。
因此，即使输出端子OUT可以具有比接地端子GND低的电位的应用，半导体设备100也可以毫无问题地应对，并且因此提供增强的通用性(选择负载Z1的灵活性)。
寄生晶体管Q11的DC电流放大因子hFE具有正温度响应；因此，温度Ta越高，高电流I11越容易通过，并且控制电压Vg越有可能下降。鉴于此，在高温环境下(例如，Ta＝160℃)要求操作可靠性高的应用中(例如，当电子装置1安装在车辆中时)，可以说电位分离器130通过防止寄生晶体管Q11导通来执行非常重要的功能。
图5是示出控制器120和电位分离器130的具体示例的电路图。该配置示例的控制器120包括pMOSFET 210、nMOSFEF 220、电阻器230和电阻器240、以及比较器250。pMOSFET210的源极和背栅都连接到控制端子IN。pMOSFET 210的栅极和nMOSFET 220的栅极都连接到比较器250的输出端子(施加比较信号S1的端子)。pMOSFET 210的漏极和nMOSFET 220的漏极都连接到从其输出输出信号S2的端子。nMOSFET 220的源极直接连接到接地端子GND。nMOSFET 220的背栅通过电位分离器130连接到接地端子GND。
电阻器230和电阻器240(分别具有电阻值R230和R240)串联连接在控制端IN和接地端GND之间，并从它们之间的连接节点输出分压V1(＝{R240/(R230+R240)}×Vg)。
比较器250通过利用控制电压Vg作为电源来操作，并且将馈送到比较器250的非反相输入端子(+)的分压V1与馈送到比较器250的反相输入端子(-)的预定阈值电压V2进行比较，从而输出比较信号S1。当分压电压V1低于阈值电压V2时，比较信号S1处于低电平，而当分压电压V1高于阈值电压V2时，比较信号S1处于高电平。
当比较信号S1处于高电平时，pMOSFET 210截止并且nMOSFET 220导通，因此输出信号S2处于低电平(＝GND)。另一方面，当比较信号S1处于低电平时，pMOSFET 210导通并且nMOSFET 220截止，因此输出信号S2处于高电平(Vg)。因此，pMOSFET 210和nMOSFET 220用作逆变器输出级，其通过逻辑反转比较信号S1来产生输出信号S2。例如，输出信号S2可以用作半导体设备100中包括的内部电路的上电复位信号。
另一方面，该配置示例中的电势分离器130包括电阻器135和形成在p型阱131中的pMOSFET 136。电阻器135的第一端子以及pMOSFET 136的源极、漏极、栅极和背栅全部连接到nMOSFET 220的背栅(施加节点电压GND_ref的端子)。另一方面，p型阱131和电阻器135的第二端子都连接到接地端子GND。
图6是示意性示出半导体设备100的第二结构示例的垂直剖面图。图6以上述第一结构示例(图3)为基础示出了具体实现图5中的构成要素(pMOSFET 210、nMOSFET 220和虚设pMOSFET 136)的垂直结构。因此，通过与图3中相同的附图标记来标识在第一结构示例中找到其对应部分的这些构成要素，并且不重复重复的描述。以下描述集中于第二个结构示例特有的功能。
首先，将描述控制器120。在形成控制器120的区域中，pMOSFET 210形成在低掺杂n型半导体区域122中。具体地，在低掺杂n型半导体区域122中，除了先前提到的高掺杂n型半导体区域125以外，形成高掺杂p型半导体区域210S和210D。在高掺杂p型半导体区域210S与高掺杂p型半导体区域210D之间的沟道区域上，形成栅电极210G。
高掺杂p型半导体区域210S用作pMOSFET 210的源极，并且连接到控制端子IN。高掺杂p型半导体区域210D用作pMOSFET 210的漏极，并且连接到施加有输出信号S2的端子。栅电极210G连接到施加比较信号S1的端子。低掺杂n型半导体区域122用作pMOSFET 210的背栅，并且经由高掺杂n型半导体区域125连接到控制端子IN。
在形成控制器120的区域中，nMOSFET 220形成在低掺杂p型半导体区域123中。更具体地，在低掺杂p型半导体区域123中，除了先前提到的高掺杂p型半导体区域127以外，形成高掺杂n型半导体区域220D和220S。在高掺杂n型半导体区域220D与高掺杂n型半导体区域220S之间的沟道区域上形成栅电极220G。
高掺杂n型半导体区域220D用作nMOSFET 220的漏极，并且连接到施加输出信号S2的端子。高掺杂n型半导体区域220S用作nMOSFET 220的源极，并且连接到接地端子GND。栅电极220G连接到施加比较信号S1的端子。低掺杂p型半导体区域123(以及具有与低掺杂p型半导体区域123相同的电位的p型阱121)用作nMOSFET 220的背栅，并且经由高掺杂p型半导体区域127和124到施加有节点电压GND_ref的端子。
用作p型阱121的接触的多个高掺杂p型半导体区域124优选地布置在p型阱121的外围边缘部分中以便围绕低掺杂n型半导体区域122和低掺杂p型半导体区域123。
接下来，将描述电位分离器130。在形成电位分离器130的区域中，虚设pMOSFET136形成在低掺杂n型半导体区域132中。更具体地，在低掺杂n型半导体区域132中，除了之前提到的高掺杂n型半导体区域134之外，形成高掺杂p型半导体区域136S和136D。在高掺杂p型半导体区域136S和高掺杂p型半导体区域136D之间的沟道区域上，形成栅电极136G。
高掺杂p型半导体区域136S和136D分别用作虚设pMOSFET 136的源极和漏极。低掺杂n型半导体区域132(以及作为低掺杂n型半导体区域132的接触的高掺杂n型半导体区域134)用作虚设pMOSFET 136的背栅。高掺杂p型半导体区域136S和136D、高掺杂n型半导体区域134和栅极电极136G都经由共用电阻器135连接到接地端子GND。也就是说，虚设pMOSFET136在其所有端子之间短路，因此根本不用作晶体管。
利用其中使用虚设pMOSFET 136的背栅作为低掺杂n型半导体区域132的这种配置，可以利用形成pMOSFET的同一过程来实现电位分离器130，而不需要特殊的元件形成过程。
在第二结构示例的半导体设备100中，正如在第一结构示例中那样，电位分离器130用于当输出端子OUT具有比接地端子GND高的电位时，给予p型阱121和接地端子GND相等的电位，当输出端OUT具有比接地端子GND低的电位时，给予P型阱121和输出端子OUT相等的电位。
因此，即使当漏极电压Vd变为负时，寄生晶体管Q11也不导通；因此能够防止控制端子IN的电压下降，因此维持半导体设备100的正常操作。
图7是示出电位分离器的变型示例的电路图。该变形示例的电位分离器130具有与图5基本相同的结构，不同之处在于，这里电阻器135是从外部装配的。更具体地，半导体设备100具有电阻器连接端子EX，其用于将电阻器135从外部装配到半导体设备100，并且电阻器135被从外部地装配在电阻器连接端子EX与接地端子GND之间。电阻器连接端子EX在半导体设备100内连接到施加有节点电压GND_ref的端子。
该修改示例使得易于根据寄生晶体管Q12的电流容量，按照需要将电阻器135的电阻值调整到必要和足够的值。这绝不意味着限制调整电阻值的方法；相反，例如可以按照需要通过激光微调等调整内置在半导体设备100中的电阻器135的电阻值。
<车辆>
图8是示出车辆X的配置示例的外观图。该配置示例的车辆X合并未示出的电池以及通过从电池馈送电力而进行工作的各种电子装置X11至X18。应当注意的是，为了便于图示，实际上图8中所示的电子装置X11至X18中的任何电子装置可以位于其他位置。
电子装置X11是执行与引擎有关的控制(注入控制、电子节气门控制、怠速控制、氧气传感器加热器控制、自动巡航控制等)的引擎控制单元。
电子装置X12是控制HID(高强度放电等)和DRL(日间行车灯)等的点亮和熄灭的车灯控制单元。
电子装置X13是执行传输有关的控制的传输控制单元。
电子装置X14是执行车辆X的移动有关的控制(ABS(防抱死制动系统)控制、EPS(电动转向)控制、电子悬架控制等)的主体控制单元。
电子装置X15是驱动和控制车锁、防盗警报等的安全控制单元。
电子装置X16是包括在出厂装运阶段作为标准的或制造商安装的设备合并在车辆X中的电子装置，诸如雨刷、电动侧视镜、电动车窗、减震器(振动吸收器)、电动天窗、电动座椅。
电子装置X17包括作为用户安装设备可选地安装到车辆X的电子装置，诸如A/V(听觉/视觉)设备、汽车导航系统、以及ETC(电子收费控制系统)。
电子装置X18包括具备耐高压电机的电子装置，诸如车载鼓风机、油泵、水泵以及电池冷却扇。
先前所述的半导体设备10和100可以建立在电子装置X11至X18中的任何电子装置中。
<其他的变型例>
因此，在此公开的各种技术特征可以通过上述实施例之外的任何其他方式来实现，并且允许在不脱离本发明的精神的情况下进行一些变型。也就是，上述实施例应当被理解为在各个方面是示意性而不是限制性的。本发明的技术范围不是由上述实施例的描述而是由权利要求书来限定，并且应当理解为包括与权利要求等同的意义和范围内的所有变型。
工业的可实用性
在此公开的发明可应用于其中负电压可施加到n型半导体基板的通常的半导体设备(低边开关IC、开关电源IC、电动机驱动器IC等)。
符号的说明
1 电子装置
10 半导体设备
11 n型半导体基板
12 p型阱
13 n型半导体区域
14 电位分离器
14a p型阱
14b n型半导体区域
14c 电阻器
100 半导体设备
101 n型半导体基板
101a n型基板层
101b n型外延生长层
101c 基板电极
110 输出晶体管
111 p型阱
112 沟槽栅
113 高掺杂n型半导体区域
114 高掺杂p型半导体区域
120 控制器
121 p型阱
122 低掺杂n型半导体区域
123 低掺杂p型半导体区域
124、127 高掺杂p型半导体区域
125、126 高掺杂n型半导体区域
130 电位分离器
131 p型阱
132 低掺杂n型半导体区域
133 高掺杂p型半导体区域
134 高掺杂n型半导体区域
135 电阻器
136 虚设pMOSFET
136S 高掺杂p型半导体区域(源)
136D 高掺杂p型半导体区域(漏)
136G 栅电极(栅)
210 pMOSFET
210S 高掺杂p型半导体区域(源)
210D 高掺杂p型半导体区域(漏)
210G 栅电极(栅)
220 nMOSFET
220S 高掺杂n型半导体区域(源)
220D 高掺杂n型半导体区域(源)
220G 栅电极(栅)
230 比较器
240、250 电阻器
IN 控制端子
OUT 输出端子(负载连接端子)
GND 接地端子
EX 电阻连接端子
Q1、Q2、Q11、Q12 寄生晶体管
M1 微控制器
R1 电阻器
Z1 负载
X 车辆
X11至X18 电子装置

Claims (9)

1.一种半导体设备，包括：
连接到输出端子的n型半导体基板；
形成在所述n型半导体基板中的第一p型阱；
第一n型半导体区域，形成在所述第一p型阱中并且连接到控制端子；以及
连接在所述第一p型阱与接地端子之间的电位分离器，其中
所述电位分离器具有：
第二p型阱，其形成在所述n型半导体基板中并且连接到所述接地端子；以及
形成在所述第二p型阱中的第二n型半导体区域，并且
所述第一p型阱与所述第二n型半导体区域经由共享的电阻器连接到所述接地端子，其中
所述第二n型半导体区域用于用作所述第二p型阱中形成的虚设pMOSFET的背栅。
2.根据权利要求1所述的半导体设备，进一步包括：
用于从外部装配所述电阻器的外部端子。
3.根据权利要求1所述的半导体设备，其中
所述电位分离器用于当所述输出端子的电位高于所述接地端子的电位时，给予所述第一p型阱和所述接地端子相等的电位，并且当所述输出端子的电位低于所述接地端子的电位时，给予所述第一p型阱和所述输出端子相等的电位。
4.根据权利要求1至3中的任一项所述的半导体设备，进一步包括：
具有垂直结构的输出晶体管，其连接在所述输出端子与所述接地端子之间，并且用于根据从所述控制端子馈送的控制电压而导通和截止；以及
控制器，用于使用所述控制电压作为电源进行操作，其中
所述第一p型阱和所述第一n型半导体区域都是所述控制器的构成要素。
5.根据权利要求4所述的半导体设备，其中
所述控制器包括：
连接在所述控制端子与所述输出晶体管的栅极之间的pMOSFET；以及
连接在所述输出晶体管的栅极与所述接地端子之间的nMOSFET，其中，
所述第一p型阱用于用作所述nMOSFET的背栅，并且
所述第一n型半导体区域用于用作所述pMOSFET的背栅。
6.一种电子装置，包括：
权利要求1至5中的任一项所述的半导体设备；
微控制器，其用于向所述半导体设备的控制端子提供控制电压；以及
从外部装配到所述半导体设备的输出端子的负载。
7.根据权利要求6所述的电子装置，其中
所述负载是感应的。
8.根据权利要求7所述的电子装置，其中
所述半导体设备是低边开关IC、开关电源IC或电动机驱动器IC。
9.一种车辆，包括：
权利要求8所述的电子装置；以及
用于向所述电子装置供电的电池。
CN201680076680.2A 2015-12-28 2016-10-31 半导体设备 Active CN108431945B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015257111 2015-12-28
JP2015-257111 2015-12-28
PCT/JP2016/082198 WO2017115553A1 (ja) 2015-12-28 2016-10-31 半導体装置

Publications (2)

Publication Number Publication Date
CN108431945A CN108431945A (zh) 2018-08-21
CN108431945B true CN108431945B (zh) 2022-06-10

Family

ID=59224989

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680076680.2A Active CN108431945B (zh) 2015-12-28 2016-10-31 半导体设备

Country Status (5)

Country Link
US (1) US10692774B2 (zh)
EP (1) EP3382750B1 (zh)
JP (1) JP6498787B2 (zh)
CN (1) CN108431945B (zh)
WO (1) WO2017115553A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7185405B2 (ja) * 2018-02-19 2022-12-07 ローム株式会社 スイッチ装置
CN113690318B (zh) * 2021-10-25 2022-05-03 陕西亚成微电子股份有限公司 一种纵向bcd器件及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5497285A (en) * 1993-09-14 1996-03-05 International Rectifier Corporation Power MOSFET with overcurrent and over-temperature protection
US5550701A (en) * 1994-08-30 1996-08-27 International Rectifier Corporation Power MOSFET with overcurrent and over-temperature protection and control circuit decoupled from body diode
US20110279152A1 (en) * 2010-05-11 2011-11-17 Renesas Electronics Corporation Load driving device
US20150061627A1 (en) * 2013-09-05 2015-03-05 Fuji Electric Co., Ltd. Semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104440A (ja) 1992-09-22 1994-04-15 Toshiba Corp 半導体装置の製造方法
JP2012243930A (ja) * 2011-05-19 2012-12-10 Renesas Electronics Corp 半導体装置、半導体パッケージ、および半導体装置の製造方法
JP5618963B2 (ja) * 2011-10-26 2014-11-05 三菱電機株式会社 半導体装置
US9536876B2 (en) * 2013-08-01 2017-01-03 Taiwan Semiconductor Manufacturing Company Ltd. Temperature detector and controlling heat

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5497285A (en) * 1993-09-14 1996-03-05 International Rectifier Corporation Power MOSFET with overcurrent and over-temperature protection
US5550701A (en) * 1994-08-30 1996-08-27 International Rectifier Corporation Power MOSFET with overcurrent and over-temperature protection and control circuit decoupled from body diode
US20110279152A1 (en) * 2010-05-11 2011-11-17 Renesas Electronics Corporation Load driving device
US20150061627A1 (en) * 2013-09-05 2015-03-05 Fuji Electric Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
CN108431945A (zh) 2018-08-21
JPWO2017115553A1 (ja) 2018-11-08
EP3382750B1 (en) 2020-10-14
US20190006246A1 (en) 2019-01-03
JP6498787B2 (ja) 2019-04-10
US10692774B2 (en) 2020-06-23
WO2017115553A1 (ja) 2017-07-06
EP3382750A4 (en) 2019-07-03
EP3382750A1 (en) 2018-10-03

Similar Documents

Publication Publication Date Title
JP6712199B2 (ja) 過電流保護回路
JP6755375B2 (ja) 半導体装置
US10425074B2 (en) Semiconductor apparatus
JPS63311418A (ja) 電気系統の負荷制御回路
US7521982B2 (en) Drive circuit for driving power device
CN108431945B (zh) 半导体设备
KR100924742B1 (ko) 이면 고내압 집적회로를 사용한 반도체 장치
JP2020071710A (ja) リニア電源回路
JP2017073657A (ja) 誤出力防止回路
JP3660186B2 (ja) 半導体装置
JP2014238024A (ja) スイッチ制御回路、イグナイタ、エンジン点火装置、車両
JP7291495B2 (ja) 半導体装置
JP7185405B2 (ja) スイッチ装置
JP2019080179A (ja) 積分回路
WO2022201817A1 (ja) スイッチ装置、電子機器、車両
US20230125777A1 (en) Switch device, electronic equipment, and vehicle
JP2023117577A (ja) スイッチ装置、電子機器、及び車両
US20230223746A1 (en) Clamper, input circuit, and semiconductor device
JP2023167424A (ja) ハイサイドスイッチ、電子機器、車両
JP2023028237A (ja) ハイサイドスイッチ、電子機器、車両
JP2023102544A (ja) 半導体装置、電子機器、車両
JP2023115986A (ja) 電源回路及び車両
CN116940913A (zh) 线性电源电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant