CN108428631A - 一种rc-igbt器件背面制作方法 - Google Patents
一种rc-igbt器件背面制作方法 Download PDFInfo
- Publication number
- CN108428631A CN108428631A CN201810274827.XA CN201810274827A CN108428631A CN 108428631 A CN108428631 A CN 108428631A CN 201810274827 A CN201810274827 A CN 201810274827A CN 108428631 A CN108428631 A CN 108428631A
- Authority
- CN
- China
- Prior art keywords
- type
- layer
- back side
- doping concentration
- production method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 39
- 238000002347 injection Methods 0.000 claims abstract description 34
- 239000007924 injection Substances 0.000 claims abstract description 34
- 238000000137 annealing Methods 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 238000000407 epitaxy Methods 0.000 claims description 52
- 239000012535 impurity Substances 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 18
- 230000012010 growth Effects 0.000 claims description 11
- 230000004913 activation Effects 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 230000026267 regulation of growth Effects 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 4
- 239000012634 fragment Substances 0.000 abstract description 4
- 238000011982 device technology Methods 0.000 abstract 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 238000003303 reheating Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于半导体器件的制造技术领域，涉及一种RC‑IGBT器件背面制作方法，在RC‑IGBT器件的正面，通过注入及高温退火来完成背面工艺；通过本发明制作方法可有效改善器件工艺加工难度，降低碎片率，同时改善器件参数Vce，且本发明制作工艺与现有IGBT正面工艺兼容，不增加产品工艺成本。
Description
技术领域
本发明涉及一种RC-IGBT（Reverse Conducting-IGBT，即逆导IGBT）器件背面制作方法，属于半导体器件的制造技术领域。
背景技术
目前，RC-IGBT背面处理主要有两种方式，一是采用Taico技术制备超薄片，然后做背面注入形成N+buffer层、N+嵌入层及P+空穴注入层（P+ layer层），二是采用衬片工艺加工，将加工后的衬片与器件正面硅衬底进行键合，然后对正片进行减薄、背面注入，形成N+buffer层、N+嵌入层及P+空穴注入层（P+ layer层），最后再热剥离正片和衬片，方法一需要用到Taico设备，设备昂贵而且目前很多foundry并不具备这个条件，方法二在热剥离后还要进行背面杂质的激活退火，存在较大碎片风险，另外，加之此时正面工艺已全部完成，所以不能进行高温退火来激活背面注入杂质，导致激活效率低，Vce偏高。
发明内容
本发明的目的是克服现有技术中存在的不足，提出了一种RC-IGBT器件背面制作方法，采用先制作背面工艺，再进行正面工艺，通过正面注入（或者掺杂EPI生长）方式，再高温退火形成IGBT背面结构，可有效改善工艺加工难度，降低碎片率，同时器件参数Vce降低。
为实现以上技术目的，本发明的技术方案是：一种RC-IGBT器件背面制作方法，其特征在于，包括如下步骤：
第一步：提供一半导体基板，选取N型半导体材料作为半导体基板；
第二步：在所述半导体基板上，生长第一N型外延层；
第三步：在第一N型外延层表面注入N型杂质；
第四步：利用掩膜板的遮挡，在第一N型外延层表面继续注入P型杂质；
第五步：去除掩膜板，在第一N型外延层表面继续生长一层第二N型外延层；
第六步：在第二N型外延层表面注入N型杂质；
第七步：对注入的杂质离子进行高温退火激活，分别形成N型缓冲层、P型空穴注入层及嵌入并间隔P型空穴注入层的N型嵌入层。
进一步地，在所述第七步后，继续进行如下步骤：
第一步：在N型缓冲层上继续生长一层第三N型外延层；
第二步：在第三N型外延层内完成常规IGBT正面工艺的P型体区及位于P型体区内的N型源区，在第三N型外延层表面完成常规IGBT正面工艺的栅氧化层、位于栅氧化层上的绝缘介质层、被绝缘介质层和栅氧化层包裹的栅极多晶硅及覆盖在绝缘介质层上的金属层；
第三步：对半导体基板进行研磨，并研磨至P型空穴注入层；
第四步：对器件背面进行金属化。
进一步地，所述第三N型外延层的掺杂浓度小于N型缓冲层的掺杂浓度。
进一步地，所述第二步和第三步还可通过如下方法制作：在半导体基板上直接生长掺杂N型杂质的外延层，且N型杂质的外延层的掺杂浓度与N型嵌入层的掺杂浓度相同。
进一步地，所述第四步中，在第一N型外延层表面注入的P型杂质的掺杂浓度与P型空穴注入层的掺杂浓度相同。
进一步地，所述第五步和第六步还可通过如下方法制作：在第一N型外延层表面继续生长一层掺杂N型杂质的外延层，且掺杂N型杂质的外延层的掺杂浓度与N型缓冲层的掺杂浓度相同。
进一步地，在所述第五步和第六步中，所述第二N型外延层的掺杂浓度和注入第二N型外延层的N型杂质的掺杂浓度之和与N型缓冲层的掺杂浓度相同。
进一步地，所述第七步中，对注入的杂质离子进行高温退火的条件为，退火温度为1200~1250℃，退火时间为400~500min。
进一步地，所述RC-IGBT器件包括平面栅型RC-IGBT器件和沟槽栅型RC-IGBT器件。
与传统功率RC-IGBT器件背面工艺相比，本发明具有以下优点：
1）传统RC-IGBT器件制作工艺是先制作器件正面工艺，后进行背面工艺制作，本发明是在器件的正面先进行背面工艺制作（如注入和高温退火），再进行正面工艺制作，最后进行减薄工艺，这样大大减小了背面工艺的难度，同时碎片率降低；
2）本发明RC-IGBT器件背面工艺过程中，在器件正面离子注入后进行高温退火，退火温度高达1200~1250℃，提升了注入杂质离子的激活程度，进而改善了Vce；
3）本发明制作工艺与现有RC-IGBT正面工艺兼容，且不增加产品工艺成本。
附图说明
图1是现有的平面栅RC-IGBT器件的剖面图。
图2是本发明实施例中形成第一N型外延层后的剖面结构示意图。
图3是本发明实施例中在第一N型外延层注入N型杂质离子后的剖面结构示意图。
图4是本发明实施例中在掩膜板的遮挡下，注入P型杂质离子后的剖面结构示意图。
图5是本发明实施例中形成第二N型外延层后的剖面结构示意图。
图6是本发明实施例中在第二N型外延层注入N型杂质离子后的剖面结构示意图。
图7是本发明实施例中高温退火后的剖面结构示意图。
图8是本发明实施例中形成第三N型外延层后的剖面结构示意图。
图9是本发明实施例中完成正面工艺后的剖面结构示意图。
附图标记说明：1-半导体基板、2-第一N型外延层、3-第二N型外延层、4-N型缓冲层、5-P型空穴注入层、6-第三N型外延层、7-P型体区、8-N型源区、9-栅氧化层、10-绝缘介质层、11-栅极多晶硅、12-N型嵌入层。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
本发明实施例中以平面栅RC-IGBT器件背面制作方法为例进行说明，其特征在于，包括如下步骤：
第一步：提供一半导体基板，选取N型半导体材料作为半导体基板1，所述半导体基板1作为器件制作工艺过程中的支撑；
如图2所示，第二步：在所述半导体基板1上，生长第一N型外延层2，所述第一N型外延层的厚度为5~20μm，电阻率为40~100 ohm*cm；
如图3所示，第三步：在第一N型外延层2表面注入N型杂质，这里N型杂质离子为磷，且磷的注入能量为60 Kev ~80Kev，剂量为2E12~2E13；
本实施例中的第二步和第三步还可通过如下方法制作：在半导体基板1上直接生长掺杂N型杂质的外延层，且N型杂质的外延层的掺杂浓度与N型嵌入层12的掺杂浓度相同；
如图4所示，第四步：利用掩膜板的遮挡，在第一N型外延层2表面继续注入P型杂质，P型杂质为硼，硼的注入能量为30Kev ~60Kev，注入剂量为2 E 12~2 E 13；
本实施例的第四步中，在第一N型外延层2表面注入的P型杂质的掺杂浓度与P型空穴注入层5的掺杂浓度相同；
如图5所示，第五步：去除掩膜板，在第一N型外延层2表面继续生长一层第二N型外延层3，所述第二N型外延层3的厚度为10~30μm；
如图6所示，第六步：在第二N型外延层3表面注入N型杂质，这里N型杂质为磷，且磷的注入能量为120Kev ~160Kev，注入剂量为2E12~6E12；此时第二N型外延层3的掺杂浓度与N型缓冲层4的掺杂浓度相同，即第二N型外延层3的掺杂浓度和注入第二N型外延层3的N型杂质的掺杂浓度之和与N型缓冲层4的掺杂浓度相同；
本实施例的第五步和第六步还可通过如下方法制作：在第一N型外延层2表面继续生长一层掺杂N型杂质的外延层，且掺杂N型杂质的外延层的掺杂浓度与N型缓冲层4的掺杂浓度相同。
如图7所示，第七步：对注入的杂质离子进行高温退火激活，分别形成N型缓冲层4、P型空穴注入层5及嵌入并间隔P型空穴注入层5的N型嵌入层12。
本实施例中对注入的杂质离子进行高温退火的条件为，退火温度为1200~1250℃，退火时间为400~500min。
在所述第七步后，继续进行如下步骤：
如图8所示，第一步：在N型缓冲层4上继续生长一层第三N型外延层6；
如图9所示，第二步：在第三N型外延层6内完成常规IGBT正面工艺的P型体区7及位于P型体区7内的N型源区8，在第三N型外延层6表面完成常规IGBT正面工艺的栅氧化层9、位于栅氧化层9上的绝缘介质层10、被绝缘介质层10和栅氧化层9包裹的栅极多晶硅11及覆盖在绝缘介质层10上的金属层；常规RC-IGBT正面工艺为本领域技术人员所熟知的，此处不再赘述；
如图1所示，第三步：对半导体基板进行研磨，并研磨至P型空穴注入层5；可根据需要（如调整器件参数Vce和Tf的tradeoff）决定研磨P型空穴注入层5的厚度；
第四步：对器件背面进行金属化，用于引出器件电极，这为本领域技术人员所熟知的，在图1中并未标示出金属层。
所述第三N型外延层6的掺杂浓度小于N型缓冲层4的掺杂浓度。
本发明RC-IGBT背面工艺制作方法不仅适用于平面栅型RC-IGBT器件，而且也适用于沟槽栅型RC-IGBT器件。
本发明的特点在于，通过在器件正面完成RC-IGBT背面结构的制作，具体采用正面注入杂质离子或者生长指定浓度的外延层，再利用正面的高温退火进行激活，形成N型缓冲层4、P型空穴注入层5及嵌入并间隔P型空穴注入层5的N型嵌入层，可以解决常规RC-IGBT超薄片背面处理难度大，易碎片等问题，并且和其它正面工艺兼容，高温退火可以提升注入杂质激活程度，改善器件参数Vce。
以上对本发明及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本发明的实施方式之一，实际结构并不局限于此。总而言之如果本领域的普通技术人员受其启示，在不脱离本发明创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本发明的保护范围。
Claims (9)
1.一种RC-IGBT器件背面制作方法，其特征在于，包括如下步骤：
第一步：提供一半导体基板，选取N型半导体材料作为半导体基板（1）；
第二步：在所述半导体基板（1）上，生长第一N型外延层（2）；
第三步：在第一N型外延层（2）表面注入N型杂质；
第四步：利用掩膜板的遮挡，在第一N型外延层（2）表面继续注入P型杂质；
第五步：去除掩膜板，在第一N型外延层（2）表面继续生长一层第二N型外延层（3）；
第六步：在第二N型外延层（3）表面注入N型杂质；
第七步：对注入的杂质离子进行高温退火激活，分别形成N型缓冲层（4）、P型空穴注入层（5）及嵌入并间隔P型空穴注入层（5）的N型嵌入层（12）。
2.根据权利要求1所述的一种RC-IGBT器件背面制作方法，其特征在于，在所述第七步后，继续进行如下步骤：
第一步：在N型缓冲层（4）上继续生长一层第三N型外延层（6）；
第二步：在第三N型外延层（6）内完成常规IGBT正面工艺的P型体区（7）及位于P型体区（7）内的N型源区（8），在第三N型外延层（6）表面完成常规IGBT正面工艺的栅氧化层（9）、位于栅氧化层（9）上的绝缘介质层（10）、被绝缘介质层（10）和栅氧化层（9）包裹的栅极多晶硅（11）及覆盖在绝缘介质层（10）上的金属层；
第三步：对半导体基板（1）进行研磨，并研磨至P型空穴注入层（5）；
第四步：对器件背面进行金属化。
3.根据权利要求2所述的一种RC-IGBT器件背面制作方法，其特征在于，所述第三N型外延层（6）的掺杂浓度小于N型缓冲层（4）的掺杂浓度。
4.根据权利要求1所述的一种RC-IGBT器件背面制作方法，其特征在于，所述第二步和第三步还可通过如下方法制作：在半导体基板（1）上直接生长掺杂N型杂质的外延层，且N型杂质的外延层的掺杂浓度与N型嵌入层（12）的掺杂浓度相同。
5.根据权利要求1所述的一种RC-IGBT器件背面制作方法，其特征在于，所述第四步中，在第一N型外延层（2）表面注入的P型杂质的掺杂浓度与P型空穴注入层（5）的掺杂浓度相同。
6.根据权利要求1所述的一种RC-IGBT器件背面制作方法，其特征在于，所述第五步和第六步还可通过如下方法制作：在第一N型外延层（2）表面继续生长一层掺杂N型杂质的外延层，且掺杂N型杂质的外延层的掺杂浓度与N型缓冲层（4）的掺杂浓度相同。
7.根据权利要求1所述的一种RC-IGBT器件背面制作方法，其特征在于，在所述第五步和第六步中，所述第二N型外延层（3）的掺杂浓度和注入第二N型外延层（3）的N型杂质的掺杂浓度之和与N型缓冲层（4）的掺杂浓度相同。
8.根据权利要求1所述的一种RC-IGBT器件背面制作方法，其特征在于，所述第七步中，对注入的杂质离子进行高温退火的条件为，退火温度为1200~1250℃，退火时间为400~500min。
9.根据权利要求1所述的一种RC-IGBT器件背面制作方法，其特征在于，所述RC-IGBT器件包括平面栅型RC-IGBT器件和沟槽栅型RC-IGBT器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810274827.XA CN108428631A (zh) | 2018-03-30 | 2018-03-30 | 一种rc-igbt器件背面制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810274827.XA CN108428631A (zh) | 2018-03-30 | 2018-03-30 | 一种rc-igbt器件背面制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108428631A true CN108428631A (zh) | 2018-08-21 |
Family
ID=63160076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810274827.XA Pending CN108428631A (zh) | 2018-03-30 | 2018-03-30 | 一种rc-igbt器件背面制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108428631A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5286655A (en) * | 1992-06-12 | 1994-02-15 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device of an anode short circuit structure |
| US20110250728A1 (en) * | 2010-04-07 | 2011-10-13 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device |
| CN103441074A (zh) * | 2013-08-30 | 2013-12-11 | 吴宗宪 | 一种制造集成有二极管的igbt器件的方法 |
| CN104425260A (zh) * | 2013-08-30 | 2015-03-18 | 无锡华润上华半导体有限公司 | 反向导通场截止型绝缘栅双极型晶体管的制备方法 |
| CN107293485A (zh) * | 2017-07-21 | 2017-10-24 | 电子科技大学 | 一种低压逆导fs‑igbt的制备方法 |
-
2018
- 2018-03-30 CN CN201810274827.XA patent/CN108428631A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5286655A (en) * | 1992-06-12 | 1994-02-15 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device of an anode short circuit structure |
| US20110250728A1 (en) * | 2010-04-07 | 2011-10-13 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device |
| CN103441074A (zh) * | 2013-08-30 | 2013-12-11 | 吴宗宪 | 一种制造集成有二极管的igbt器件的方法 |
| CN104425260A (zh) * | 2013-08-30 | 2015-03-18 | 无锡华润上华半导体有限公司 | 反向导通场截止型绝缘栅双极型晶体管的制备方法 |
| CN107293485A (zh) * | 2017-07-21 | 2017-10-24 | 电子科技大学 | 一种低压逆导fs‑igbt的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI553857B (zh) | 半導體基板結構、半導體功率元件及改善半導體功率元件中之注入控制方法 | |
| TWI459554B (zh) | 最小化場闌igbt的緩衝區及發射極電荷差異的方法 | |
| US8569150B2 (en) | Method for producing a semiconductor device with a semiconductor body | |
| CN107710417A (zh) | 半导体装置的制造方法 | |
| CN102412162B (zh) | 提高nldmos击穿电压的方法 | |
| CN107221561A (zh) | 一种叠层电场调制高压mosfet结构及其制作方法 | |
| CN107093632A (zh) | 半导体器件和用于形成半导体器件的方法 | |
| CN102479806B (zh) | 超级结半导体器件及其制作方法 | |
| CN103178087A (zh) | 超高压ldmos器件结构及制备方法 | |
| CN101599435A (zh) | 单层多晶硅hbt非本征基区的掺杂方法 | |
| KR20070012882A (ko) | 고전압 ｍｏｓｆｅｔ의 리서프 확산을 위한 공정개선 | |
| CN102376570B (zh) | N型射频ldmos的制造方法 | |
| CN103035731A (zh) | 射频横向双扩散场效应晶体管及其制造方法 | |
| CN105206516B (zh) | 一种在半导体器件中形成场截止层的方法 | |
| CN108538721A (zh) | 一种igbt器件背面制作方法 | |
| CN104282762A (zh) | 射频横向双扩散场效应晶体管及其制作方法 | |
| CN108428631A (zh) | 一种rc-igbt器件背面制作方法 | |
| CN103943671A (zh) | 一种功率半导体器件及其形成方法 | |
| CN104716039B (zh) | 提高igbt性能的背面工艺制作方法 | |
| CN109994550A (zh) | 一种低压槽栅超结mos器件 | |
| CN104517853A (zh) | 超级结半导体器件制造方法 | |
| CN207993871U (zh) | 一种低压槽栅超结mos器件 | |
| CN109192659A (zh) | 一种耗尽型场效应管的制作方法 | |
| CN112420804A (zh) | 一种具有p型双重补偿结构的高压resurf ldmos器件 | |
| WO2015100525A1 (zh) | 一种功率半导体器件纵向超结漂移区结构的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200414 Address after: 214063 room 207, building A10, No. 777, Jianshe West Road, Binhu District, Wuxi City, Jiangsu Province Applicant after: OPC MICROELECTRONICS Corp. Address before: 215612 Jiangsu, Suzhou City, Suzhou, Jiangsu, Phoenix Town Phoenix tech Pioneer Park E 2 building Applicant before: SUZHOU FENGHUANGXIN ELECTRONIC TECHNOLOGY Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180821 |
|
| RJ01 | Rejection of invention patent application after publication |