CN107293485A - 一种低压逆导fs‑igbt的制备方法 - Google Patents
一种低压逆导fs‑igbt的制备方法 Download PDFInfo
- Publication number
- CN107293485A CN107293485A CN201710599656.3A CN201710599656A CN107293485A CN 107293485 A CN107293485 A CN 107293485A CN 201710599656 A CN201710599656 A CN 201710599656A CN 107293485 A CN107293485 A CN 107293485A
- Authority
- CN
- China
- Prior art keywords
- type
- region
- igbt
- silicon chip
- island region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 22
- 239000010703 silicon Substances 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 14
- 238000001259 photo etching Methods 0.000 claims abstract description 10
- 210000002186 septum of brain Anatomy 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 239000002019 doping agent Substances 0.000 claims abstract description 5
- 239000012535 impurity Substances 0.000 claims abstract description 5
- 230000008021 deposition Effects 0.000 claims abstract description 4
- 230000008020 evaporation Effects 0.000 claims abstract description 4
- 238000001704 evaporation Methods 0.000 claims abstract description 4
- 238000000137 annealing Methods 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 238000002347 injection Methods 0.000 abstract description 2
- 239000007924 injection Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000012634 fragment Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于半导体技术领域，具体的说是涉及一种低压逆导FS‑IGBT的制备方法。本发明的方法包括：在一块低电阻率高掺杂浓度的P型半导体硅片上通过光刻离子注入N型杂质形成P型区与N型区交隔结构；在形成的P型区与N型区交隔结构上外延N型缓冲层；在形成的N型缓冲层上继续外延形成N型漂移区；在形成的N型漂移区上完成IGBT正面工艺；减薄背面硅片至P型区与N型区交隔区，继续缓慢减薄硅片至设计厚度，注意保留部分P型区与N型区交隔结构；在背面的P型区与N型区交隔结构上蒸发淀积金属层，形成FS‑IGBT集电极；本发明用于制备低压逆导FS‑IGBT，不需要高能离子注入设备制备缓冲层，可有效提高芯片成品率，降低成本。
Description
技术领域
本发明属于半导体技术领域，具体的说是涉及一种低压逆导FS-IGBT的制备方法。
背景技术
逆导型IGBT是一种新型的IGBT器件，它同时集成了IGBT的原胞结构和FRD元胞结构，为器件的反向电流提供了通路。相对于传统的IGB器件，逆导型IGBT在成本和性能上都具有较大优势。
对比逆导IGBT和传统IGBT的差别在于，逆导型IGBT的P+集电区不是连续的，而是间断地引入N+短路区，逆导FS-IGBT的Pwell区、漂移区以及N buffer和N+短路区形成一个PIN二极管结构，当IGBT承受反向的电压时，这个PIN二极管导通，为反向电流提供通路，当器件由正向导通状态转为关断状态时，逆导IGBT的N+短路区为过剩载流子提供有效的抽取通路，可以有效的降低器件的关断时间。
目前，逆导型IGBT的制备过程往往是先进行正面工艺，正面工艺完成后通常需要将硅片减薄至指定厚度后再进行背面光刻离子注入退火金属化等工艺，该制备工艺适用于中高压 FS-IGBT制备过程，但对于电压低于600V的FS-IGBT芯片的厚度在70um左右，在这么薄的硅片上进行背面光刻工艺的操作难度较大，一方面需要薄片设备，另一方面在这边过程中，稍有翘曲会引起碎片，制造成本较高，并且该工艺所用的晶圆尺寸将会受到限制，不利于该类芯片的产业化。
发明内容
本发明的目的在于针对上述低压逆导FS-IGBT制备中存在的问题，提出一种与现有常规生产工艺兼容，不许要专用薄片设备与双面曝光设备的制备方法。
此方法的基本思路，首先在成像平面内离散化表示回波数据，再根据成像分辨单元构造稀疏基以得到回波的稀疏表示，然后根据信号的数据缺失率构造适当的观测矩阵，把信号投影到更低维的空间上得到观测样本，通过行列堆叠获得一维数据，最后可利用多种重构算法重构出目标散射点分布并重排获得二维分布。
本发明的技术方案为：
如图1所示，一种低压逆导FS-IGBT制备方法，包括以下步骤：
A.在一块低电阻率高掺杂浓度的P型半导体硅片1上通过光刻离子注入N型杂质形成P 型区与N型区2交隔结构，N型区推结深度约为10um，注入剂量1014～1015个/cm2,退火温度1150～1200℃，退火时间100～300分钟。
B.在A步所形成的P型区与N型区交隔结构上外延N型缓冲层3，外延层厚度约为5um，外延层掺杂浓度约为1016～1018个/cm3。
C.在B步所形成的N型缓冲层上外延形成N型漂移区4，漂移区电阻率为70～200欧姆 *厘米，厚度为50～70um。
D.在C步形成的N型漂移区上完成IGBT正面工艺：包括：形成栅氧化层5、多晶硅层6、P阱7、N+发射区8、BPSG层9及正面金属层10。
E.减薄背面硅片至P型区与N型区交隔区，继续缓慢减薄硅片至设计厚度，注意保留部分P型区与N型区交隔结构。
F.在背面的P型区与N型区交隔结构上蒸发淀积金属层，形成FS-IGBT集电极。
本发明制备方法的关键点在于，工艺第A步中,P型区与N型区交隔结构是在原P型硅片表面上通过间隔注入N型杂质形成的；工艺第A步中,为保证所形成的P型区与N型区与后续步骤中淀积的金属层形成良好的欧姆接触，其表面掺杂浓度约为1018～1019个/cm3；工工艺第B步中，形成的FS-IGBT缓冲层是在P型区与N型区交隔结构上外延形成的，外延层掺杂浓度约为1016～1018个/cm3；工艺第c步中，FS-IGBT的N型漂移区是在N型缓冲层上持续外延形成的，外延形成的N型漂移区厚度为50～70um，漂移区电阻率为70～200欧姆*厘米；工艺第e步中，背面硅片应减薄至P型区与N型区交隔后继续减薄至设计厚度，但应保留部分P型区与N型区交隔结构；工艺第f步中，背面淀积的金属层是在减薄后保留的P型区与 N型区交隔结构上进行的，淀积金属厚度1.3um。
本发明的有益效果为，使用本发明的制备方法，芯片在制备过程中不需要背面光刻，以正面光刻代替了背面光刻，不需要使用双面曝光设备；器件的集电极N+短路区的制备是在在较厚的硅片上进行，无需专用的薄片工艺设备，能有有效的避免芯片在制备过程中由于硅片过薄引起的硅片翘曲、碎片等问题，提高器件的良品率，且与常规制备工艺兼容，可有有效地降低该类器件的制备成本。
附图说明
图1是实施例中本发明制备方法的工艺流程图
图2是实施例中本发明低压逆导FS-IGBT的结构图
图3是实施例本发明的工艺流程中一块P+型硅片示意图
图4是实施例本发明的工艺流程中在P+型硅片上制作P/N交隔区的示意图
图5是实施例本发明的工艺流程中在交隔区上外延N型缓冲层的示意图
图6是实施例本发明的工艺流程中在缓冲层上外延N型漂移区的结构图
图7是实施例本发明的工艺流程中在漂移区上制作正面IGBT结构的示意图
图8是实施例本发明的工艺流程中减薄至P/N交隔区的结构图
图9是实施例本发明的工艺流程中在P/N交隔区上淀积金属层形成器件集电极的结构图。
具体实施方式
下面结合附图和实施例，详细地介绍本发明的技术方案：
制备600V逆导FS-IGBT的实施例：
如图1-图9所示，本实施例的工艺流程，包括：
A.在一块掺杂浓度为1018个/cm3的P型半导体硅片1上通过光刻离子注入N型杂质形成 P型区与N型区2交隔结构，N型区推结深度为10um，注入剂量1015个/cm2,退火温度1150℃，退火时间200分钟。
B.在A步所形成的P型区与N型区交隔结构上外延N型缓冲层3，外延层厚度为5um，外延层掺杂浓度约为1017个/cm3。
C.在B步所形成的N型缓冲层上外延形成N型漂移区4，漂移区电阻率为70～200欧姆* 厘米，厚度为60um。
D.在C步形成的N型漂移区上完成IGBT正面工艺：包括：形成栅氧化层5、多晶硅层6、P阱7、N+发射区8、BPSG层9及正面金属层10。
E.减薄背面硅片至P型区与N型区交隔区，保留交隔区厚度3um。
F.在背面的P型区与N型区交隔结构上蒸发淀积金属层，形成FS-IGBT集电极11,淀积金属类型AL-TI-NI-AG，厚度1.3um。
本发明所介绍的逆导FS-IGBT制备方法，芯片在制备过程中不需要背面光刻，以正面光刻代替了背面光刻，不需要使用双面曝光设备；器件的集电极N+短路区的制备是在在较厚的硅片上进行，无需专用的薄片工艺设备，能有有效的避免芯片在制备过程中由于硅片过薄引起的硅片翘曲、碎片等问题，提高器件的良品率，且与常规制备工艺兼容，可有效地降低该类器件的制备成本。
Claims (2)
1.一种低压逆导FS-IGBT的制备方法，其特征在于，包括以下步骤：
a.在一块低电阻率高掺杂浓度的P型半导体硅片(1)上通过光刻离子注入N型杂质形成P型区与N型区(2)相互交替排列的结构，N型区推结深度为10um，注入剂量1014～1015个/cm2,退火温度1150～1200℃，退火时间100～300分钟；
b.在a步所形成的P型区与N型区(2)相互交替排列的结构上表面外延N型缓冲层(3)，外延层厚度为5um，外延层掺杂浓度为1016～1018个/cm3；
c.在b步所形成的N型缓冲层上(3)上表面外延形成N型漂移区(4)，漂移区电阻率为70～200欧姆*厘米，厚度为50～70um；
d.在c步形成的N型漂移区上完成IGBT正面工艺：包括：形成栅氧化层(5)、多晶硅层(6)、P阱(7)、N+发射区(8)、BPSG层(9)及正面金属层(10)；
e.减薄背面硅片至P型区与N型区(2)交隔区；
f.在背面的P型区与N型区交隔结构上蒸发淀积金属层，形成FS-IGBT集电极。
2.根据权利要求1所述的一种低压逆导FS-IGBT的制备方法，其特征在于，工艺第a步中，为保证所形成的P型区与N型区与后续步骤中淀积的金属层形成良好的欧姆接触，P型半导体硅片(1)表面掺杂浓度约为1018～1019个/cm3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710599656.3A CN107293485A (zh) | 2017-07-21 | 2017-07-21 | 一种低压逆导fs‑igbt的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710599656.3A CN107293485A (zh) | 2017-07-21 | 2017-07-21 | 一种低压逆导fs‑igbt的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107293485A true CN107293485A (zh) | 2017-10-24 |
Family
ID=60102777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710599656.3A Pending CN107293485A (zh) | 2017-07-21 | 2017-07-21 | 一种低压逆导fs‑igbt的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107293485A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108428631A (zh) * | 2018-03-30 | 2018-08-21 | 苏州凤凰芯电子科技有限公司 | 一种rc-igbt器件背面制作方法 |
| CN108538721A (zh) * | 2018-03-30 | 2018-09-14 | 苏州凤凰芯电子科技有限公司 | 一种igbt器件背面制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5286655A (en) * | 1992-06-12 | 1994-02-15 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device of an anode short circuit structure |
| CN104347398A (zh) * | 2013-07-25 | 2015-02-11 | 无锡华润上华半导体有限公司 | 一种igbt的制造方法 |
-
2017
- 2017-07-21 CN CN201710599656.3A patent/CN107293485A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5286655A (en) * | 1992-06-12 | 1994-02-15 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device of an anode short circuit structure |
| CN104347398A (zh) * | 2013-07-25 | 2015-02-11 | 无锡华润上华半导体有限公司 | 一种igbt的制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108428631A (zh) * | 2018-03-30 | 2018-08-21 | 苏州凤凰芯电子科技有限公司 | 一种rc-igbt器件背面制作方法 |
| CN108538721A (zh) * | 2018-03-30 | 2018-09-14 | 苏州凤凰芯电子科技有限公司 | 一种igbt器件背面制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102569067B (zh) | 一种平面高压超快软恢复二极管的制造方法 | |
| CN105900221B (zh) | 半导体装置以及半导体装置的制造方法 | |
| CN104051540B (zh) | 超级结器件及其制造方法 | |
| CN109830532A (zh) | 超结igbt器件及其制造方法 | |
| JP2003533047A (ja) | パンチスルーノンエピタキシャルｉｇｂｔのバッファ領域への水素注入方法 | |
| US6426248B2 (en) | Process for forming power MOSFET device in float zone, non-epitaxial silicon | |
| CN102299180A (zh) | 包含单元区和具有高击穿电压结构的外围区的半导体器件 | |
| CN104332495B (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| WO2015024502A1 (zh) | 反向导通绝缘栅双极型晶体管制造方法 | |
| CN108122971A (zh) | 一种rc-igbt器件及其制备方法 | |
| CN109686781A (zh) | 一种多次外延的超结器件制作方法 | |
| CN110896098B (zh) | 一种基于碳化硅基的反向开关晶体管及其制备方法 | |
| CN104681433B (zh) | 一种fs‑igbt的制备方法 | |
| CN102916042A (zh) | 逆导igbt器件结构及制造方法 | |
| CN109166917A (zh) | 一种平面型绝缘栅双极晶体管及其制备方法 | |
| CN107293485A (zh) | 一种低压逆导fs‑igbt的制备方法 | |
| CN106449744B (zh) | 一种具有栅极内嵌二极管的沟槽栅igbt及其制备方法 | |
| CN101859703A (zh) | 低开启电压二极管及其制备方法 | |
| CN104321875B (zh) | 高耐压半导体装置 | |
| CN104681438B (zh) | 一种半导体器件的形成方法 | |
| CN212365972U (zh) | 融合pn肖特基二极管 | |
| CN113497132A (zh) | 超级结绝缘栅双极型晶体管及其制作方法 | |
| CN104681434B (zh) | 一种fs‑igbt的制备方法 | |
| CN108010964A (zh) | 一种igbt器件及制造方法 | |
| WO2023082657A1 (zh) | Sic mosfet器件的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171024 |
|
| RJ01 | Rejection of invention patent application after publication |