CN108400087A - 一种在硅衬底上生长氮化镓薄膜的方法、结构及功率器件 - Google Patents

一种在硅衬底上生长氮化镓薄膜的方法、结构及功率器件 Download PDF

Info

Publication number
CN108400087A
CN108400087A CN201710069158.8A CN201710069158A CN108400087A CN 108400087 A CN108400087 A CN 108400087A CN 201710069158 A CN201710069158 A CN 201710069158A CN 108400087 A CN108400087 A CN 108400087A
Authority
CN
China
Prior art keywords
silicon substrate
gallium nitride
nitride film
aln layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710069158.8A
Other languages
English (en)
Inventor
李东键
金荣善
金权济
骆薇薇
孙在亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innovo Secco (zhuhai) Technology Co Ltd
Innoscience Zhuhai Technology Co Ltd
Original Assignee
Innovo Secco (zhuhai) Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innovo Secco (zhuhai) Technology Co Ltd filed Critical Innovo Secco (zhuhai) Technology Co Ltd
Priority to CN201710069158.8A priority Critical patent/CN108400087A/zh
Publication of CN108400087A publication Critical patent/CN108400087A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2018—
    • H01L21/2085—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明公开了一种在硅衬底上生长氮化镓薄膜的方法、结构及功率器件，通过在氮化镓薄膜和硅衬底之间生长第一、第二氮化铝层和缓冲层作为中间层，以抑制镓与硅之间产生反应；并且，通过在第二氮化铝层与氮化镓薄膜之间生长缓冲层，使得第二氮化铝层和氮化镓薄膜的晶格常数、热膨胀系数等物理特性能够协调连接；以及，通过制作第一纳米结构绒面和第二纳米结构绒面而保证生长的第一、第二氮化铝层的品质高；综合上述因素，以最终保证氮化镓薄膜品质高。

Description

一种在硅衬底上生长氮化镓薄膜的方法、结构及功率器件
技术领域
本发明涉及半导体技术领域，更为具体的说，涉及一种在硅衬底上生长氮化镓薄膜的方法、结构及功率器件。
背景技术
氮化镓(GaN)具有较大的直接禁带宽度、高热导率、高电子饱和漂移速度等特点，因此已经成为半导体技术领域的研究热点，尤其的在器件材料结构中外延生长氮化镓薄膜是当前研究热点之一。目前主要采用异质外延生长办法在蓝宝石、SiC等衬底材料上生长氮化镓薄膜。但是这两种衬底价格昂贵，而且这两种衬底的尺寸较小，增加了器件的制作成本。此外，蓝宝石衬底还有硬度高、导电差、导热差等缺点，对器件的制作和性能不利。硅作为目前最成熟的半导体材料，具有价格便宜、尺寸大、晶体质量高、导热能力高等优点，用硅做衬底可大大降低器件的制作成本，提高经济效果。
但是，在硅衬底上难以沉积氮化镓薄膜，是因为两种材料之间具有晶格常数、热膨胀系数等差异。再者，若直接在硅衬底上生长氮化镓，由于镓与硅之间产生反应，生长的氮化镓薄膜中会出现缺陷。
发明内容
有鉴于此，本发明提供了一种在硅衬底上生长氮化镓薄膜的方法、结构及功率器件，通过在氮化镓薄膜和硅衬底之间生长第一、第二氮化铝层和缓冲层作为中间层，以抑制镓与硅之间产生反应；并且，通过在第二氮化铝层与氮化镓薄膜之间生长缓冲层，使得第二氮化铝层和氮化镓薄膜的晶格常数、热膨胀系数等物理特性能够协调连接；以及，通过制作第一纳米结构绒面和第二纳米结构绒面而保证生长的第一、第二氮化铝层的品质高；综合上述因素，以最终保证氮化镓薄膜品质高。
为实现上述目的，本发明提供的技术方案如下：
一种在硅衬底上生长氮化镓薄膜的方法，包括：
提供一硅衬底；
采用湿法刻蚀工艺对所述硅衬底的生长面进行刻蚀为第一纳米结构绒面；
在所述硅衬底的生长面一侧制备第一氮化铝层；
采用湿法刻蚀工艺对所述第一氮化铝层背离所述硅衬底一侧表面进行刻蚀为第二纳米结构绒面；
在所述第一氮化铝层背离所述硅衬底一侧制备第二氮化铝层，所述第二氮化铝层背离所述硅衬底一侧表面为光滑表面；
在所述第二氮化铝层背离所述硅衬底一侧制备缓冲层；
在所述缓冲层背离所述硅衬底一侧制备氮化镓薄膜。
可选的，所述缓冲层包括多层AlxGa1-xN层，其中，沿生长方向，x逐渐减小。
可选的，所述缓冲层为氮化硅子层和氮化镓子层交替生长的超晶格层。
可选的，所述第一纳米结构绒面由多个金字塔结构组成；
其中，所述金字塔底部边长不大于1微米。
可选的，制备所述第一氮化铝层时的工艺温度为550摄氏度-1150摄氏度，包括端点值；
以及，制备所述第二氮化铝层时的工艺温度为600摄氏度-800摄氏度，包括端点值，或为1000摄氏度-1250摄氏度，包括端点值。
可选的，所述第二氮化铝层的厚度不大于5nm。
相应的，本发明还提供了一种在硅衬底上生长氮化镓薄膜的结构，包括：
硅衬底，所述硅衬底的生长面为第一纳米结构绒面；
位于所述硅衬底的生长面一侧的第一氮化铝层，所述第一氮化铝层背离所述硅衬底一侧表面为第二纳米结构绒面；
位于所述第一氮化铝层背离所述硅衬底一侧的第二氮化铝层，所述第二氮化铝层背离所述硅衬底一侧表面为光滑表面；
位于所述第二氮化铝层背离所述硅衬底一侧的缓冲层；
以及，位于所述缓冲层背离所述硅衬底一侧的氮化镓薄膜。
可选的，所述缓冲层包括多层AlxGa1-xN层，其中，沿生长方向，x逐渐减小。
可选的，所述缓冲层为氮化硅子层和氮化镓子层交替生长的超晶格层。
可选的，所述第一纳米结构绒面由多个金字塔结构组成；
其中，所述金字塔底部边长不大于1微米。
可选的，所述第二氮化铝层的厚度不大于5nm。
相应的，本发明还提供了一种功率器件，包括上述的在硅衬底上生长氮化镓薄膜的结构。
相较于现有技术，本发明提供的技术方案至少具有以下优点：
本发明提供了一种在硅衬底上生长氮化镓薄膜的方法、结构及功率器件，包括：提供一硅衬底；采用湿法刻蚀工艺对所述硅衬底的生长面进行刻蚀为第一纳米结构绒面；在所述硅衬底的生长面一侧制备第一氮化铝层；采用湿法刻蚀工艺对所述第一氮化铝层背离所述硅衬底一侧表面进行刻蚀为第二纳米结构绒面；在所述第一氮化铝层背离所述硅衬底一侧制备第二氮化铝层，所述第二氮化铝层背离所述硅衬底一侧表面为光滑表面；在所述第二氮化铝层背离所述硅衬底一侧制备缓冲层；在所述缓冲层背离所述硅衬底一侧制备氮化镓薄膜。
由上述内容可知，本发明提供的技术方案，通过在氮化镓薄膜和硅衬底之间生长第一、第二氮化铝层和缓冲层作为中间层，以抑制镓与硅之间产生反应；并且，通过在第二氮化铝层与氮化镓薄膜之间生长缓冲层，使得第二氮化铝层和氮化镓薄膜的晶格常数、热膨胀系数等物理特性能够协调连接；以及，通过制作第一纳米结构绒面和第二纳米结构绒面而保证生长的第一、第二氮化铝层的品质高；综合上述因素，以最终保证氮化镓薄膜品质高。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例提供的一种在硅衬底上生长氮化镓薄膜的方法的流程图；
图2a至图2g对应图1所示方法流程图各步骤的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
正如背景技术所述，在硅衬底上难以沉积氮化镓薄膜，是因为两种材料之间具有晶格常数、热膨胀系数等差异。再者，若直接在硅衬底上生长氮化镓，由于镓与硅之间产生反应，生长的氮化镓薄膜中会出现缺陷。
基于此，本申请实施例提供了一种在硅衬底上生长氮化镓薄膜的方法、结构及功率器件，通过在氮化镓薄膜和硅衬底之间生长第一、第二氮化铝层和缓冲层作为中间层，以抑制镓与硅之间产生反应；并且，通过在第二氮化铝层与氮化镓薄膜之间生长缓冲层，使得第二氮化铝层和氮化镓薄膜的晶格常数、热膨胀系数等物理特性能够协调连接；以及，通过制作第一纳米结构绒面和第二纳米结构绒面而保证生长的第一、第二氮化铝层的品质高；综合上述因素，以最终保证氮化镓薄膜品质高。为实现上述目的，本申请实施例提供的技术方案如下，具体结合图1至图2g所示，对本申请实施例提供的技术方案进行详细的描述。
结合图1至图2g所示，图1为本申请实施例提供的一种在硅衬底上生长氮化镓薄膜的方法的流程图；图2a至图2g对应图1所示方法流程图各步骤的结构示意图。其中，在硅衬底上生长氮化镓薄膜的方法包括：
S1、提供一硅衬底；
S2、采用湿法刻蚀工艺对所述硅衬底的生长面进行刻蚀为第一纳米结构绒面；
S3、在所述硅衬底的生长面一侧制备第一氮化铝层；
S4、采用湿法刻蚀工艺对所述第一氮化铝层背离所述硅衬底一侧表面进行刻蚀为第二纳米结构绒面；
S5、在所述第一氮化铝层背离所述硅衬底一侧制备第二氮化铝层，所述第二氮化铝层背离所述硅衬底一侧表面为光滑表面；
S6、在所述第二氮化铝层背离所述硅衬底一侧制备缓冲层；
S7、在所述缓冲层背离所述硅衬底一侧制备氮化镓薄膜。
本申请实施例提供的技术方案，通过在氮化镓薄膜和硅衬底之间生长第一、第二氮化铝层和缓冲层作为中间层，以抑制镓与硅之间产生反应；并且，通过在第二氮化铝层与氮化镓薄膜之间生长缓冲层，使得第二氮化铝层和氮化镓薄膜的晶格常数、热膨胀系数等物理特性能够协调连接；以及，通过制作第一纳米结构绒面和第二纳米结构绒面而保证生长的第一、第二氮化铝层的品质高；综合上述因素，以最终保证氮化镓薄膜品质高。
参考图2a所示，对应图1中步骤S1，首先提供一硅衬底100。其中，硅衬底的晶向可以为(111)、(100)或(110)等。在本申请一实施例中，优选的硅衬底的晶向可以为(111)。此外，本申请实施例对于硅衬底的厚度不做具体限制，需要根据实际应用进行具体设计。
参考图2b所示，对应图1中步骤S2，对硅衬底100进行刻蚀处理，尤其的，采用湿法刻蚀工艺对硅衬底的生长面刻蚀为第一纳米结构绒面101。其中，所述第一纳米结构绒面由多个金字塔结构组成；
其中，所述金字塔底部边长d不大于1微米。
在本申请一实施例中，湿法刻蚀工艺主要通过酸性或混合等刻蚀剂蚀为主，并且结合室温至100摄氏度的工艺温度变化，进而通过酸刻蚀在生长面上形成纳米尺寸大小的粗糙而凸起的金字塔结构。
参考图2c所示，对应图1中步骤S3，将经过刻蚀的硅衬底100清洗干净后，在硅衬底100的生长面101一侧制备第一氮化铝层210。其中，制备所述第一氮化铝层时的工艺温度为550摄氏度-1150摄氏度，包括端点值，具体如700摄氏度或1000摄氏度等。
以及，为了保证整体氮化铝层的品质高，参考图2d所示，对应图1中步骤S4，对第一氮化铝层210背离硅衬底100一侧的表面刻蚀为第二纳米结构绒面211。其中，刻蚀工艺同样可以采用湿法刻蚀工艺，以及，第二纳米结构绒面的结构参数可以与第一纳米结构绒面的结构参数相同。
参考图2e所示，对应图1中步骤S5，在第一氮化铝层210上制备第二氮化铝层220。其中，第二氮化铝层220背离所述硅衬底100一侧表面为光滑表面。在本申请一实施例中，制备所述第二氮化铝层时的工艺温度为600摄氏度-800摄氏度，包括端点值，具体如700摄氏度、750摄氏度、790摄氏度等，或为1000摄氏度-1250摄氏度，包括端点值，具体如1100摄氏度、1200摄氏度等。以及，在本申请一实施例中，所述第二氮化铝层的厚度不大于5nm。
需要说明的是，在本申请实施例制备第一氮化铝层和第二氮化铝层的过程中，制备第一氮化铝层主要倾向于其3D生长状态，即第一氮化铝层的垂直生长状态，以保证第一氮化铝层上第二纳米结构绒面的制备。以及，制备第二氮化铝层时主要倾向于其2D生长状态，即第二氮化铝层的水平生长状态，以保证制备的第二氮化铝层的表面为光滑表面。通过制备总体氮化铝层时由倾向3D生长状态转换至倾向2D生长状态，保证制备总体氮化铝层的品质高，进而保证后续膜层制备的品质达到最佳。
参考图2f所述，对应图1中步骤S6，在第二氮化铝层220上制备缓冲层300。缓冲层的设置，能够保证在两个膜层粘贴在一起时，避免受到外力后由于两个膜层之间的物理特性的差异而会出现损坏的情况；即，缓冲层的设置，使得总体氮化铝层和氮化镓薄膜的晶格常数、热膨胀系数等物理特性能够协调连接一起。
在本申请一实施例中，所述缓冲层可以包括多层AlxGa1-xN层，其中，沿生长方向，x逐渐减小。其中，x可以由100％至0％
或者，在本申请另一实施例中，所述缓冲层可以为氮化硅子层和氮化镓子层交替生长的超晶格层。
需要说明的是，本申请对于缓冲层材质的选择不做具体限制，需要根据实际应用进行具体设计。
以及，参考图2g所示，对应图1中步骤S7，在缓冲层300上制备氮化镓薄膜400。在上述步骤中，通过在氮化镓薄膜和硅衬底之间生长第一、第二氮化铝层和缓冲层作为中间层，以抑制镓与硅之间产生反应；并且，通过在第二氮化铝层与氮化镓薄膜之间生长缓冲层，使得第二氮化铝层和氮化镓薄膜的晶格常数、热膨胀系数等物理特性能够协调连接；以及，通过制作第一纳米结构绒面和第二纳米结构绒面而保证生长的第一、第二氮化铝层的品质高；综合上述因素，以最终保证氮化镓薄膜品质高。
其中，本申请实施例提供的氮化镓薄膜可以为非掺杂的氮化镓薄膜，还可以为p型掺杂的氮化镓薄膜，或者为n型掺杂的氮化镓薄膜，对此本申请不做具体限制，需要根据实际制作的功率器件进行具体选取。如发光二极管对应的n型掺杂要求。
在上述任意一实施例中，本申请可以采用MOCVD(Metal-organic Chemical VaporDeposition，金属有机化合物化学气相沉淀)制备膜层，或者采用其他生长技术制备膜层，对此本申请不做具体限制。
相应的，本申请实施例还提供了一种在硅衬底上生长氮化镓薄膜的结构，包括：
硅衬底，所述硅衬底的生长面为第一纳米结构绒面；
位于所述硅衬底的生长面一侧的第一氮化铝层，所述第一氮化铝层背离所述硅衬底一侧表面为第二纳米结构绒面；
位于所述第一氮化铝层背离所述硅衬底一侧的第二氮化铝层，所述第二氮化铝层背离所述硅衬底一侧表面为光滑表面；可选的，所述第二氮化铝层的厚度不大于5nm。
位于所述第二氮化铝层背离所述硅衬底一侧的缓冲层；
以及，位于所述缓冲层背离所述硅衬底一侧的氮化镓薄膜。
在本申请一实施例中，所述缓冲层可以包括多层AlxGa1-xN层，其中，沿生长方向，x逐渐减小。
以及，本申请另一实施例中，所述缓冲层还可以为氮化硅子层和氮化镓子层交替生长的超晶格层。
在本申请一实施例中，所述第一纳米结构绒面由多个金字塔结构组成；
其中，所述金字塔底部边长不大于1微米。
相应的，本申请实施例还提供了一种功率器件，包括上述的在硅衬底上生长氮化镓薄膜的结构。
需要说明的是，本申请实施例对于提供的功率器件的具体类型不做具体限制。
相较于现有技术，本申请实施例提供的技术方案至少具有以下优点：
本申请实施例提供了一种在硅衬底上生长氮化镓薄膜的方法、结构及功率器件，包括：提供一硅衬底；采用湿法刻蚀工艺对所述硅衬底的生长面进行刻蚀为第一纳米结构绒面；在所述硅衬底的生长面一侧制备第一氮化铝层；采用湿法刻蚀工艺对所述第一氮化铝层背离所述硅衬底一侧表面进行刻蚀为第二纳米结构绒面；在所述第一氮化铝层背离所述硅衬底一侧制备第二氮化铝层，所述第二氮化铝层背离所述硅衬底一侧表面为光滑表面；在所述第二氮化铝层背离所述硅衬底一侧制备缓冲层；在所述缓冲层背离所述硅衬底一侧制备氮化镓薄膜。
由上述内容可知，本申请实施例提供的技术方案，通过在氮化镓薄膜和硅衬底之间生长第一、第二氮化铝层和缓冲层作为中间层，以抑制镓与硅之间产生反应；并且，通过在第二氮化铝层与氮化镓薄膜之间生长缓冲层，使得第二氮化铝层和氮化镓薄膜的晶格常数、热膨胀系数等物理特性能够协调连接；以及，通过制作第一纳米结构绒面和第二纳米结构绒面而保证生长的第一、第二氮化铝层的品质高；综合上述因素，以最终保证氮化镓薄膜品质高。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (12)

1.一种在硅衬底上生长氮化镓薄膜的方法，其特征在于，包括：
提供一硅衬底；
采用湿法刻蚀工艺对所述硅衬底的生长面进行刻蚀为第一纳米结构绒面；
在所述硅衬底的生长面一侧制备第一氮化铝层；
采用湿法刻蚀工艺对所述第一氮化铝层背离所述硅衬底一侧表面进行刻蚀为第二纳米结构绒面；
在所述第一氮化铝层背离所述硅衬底一侧制备第二氮化铝层，所述第二氮化铝层背离所述硅衬底一侧表面为光滑表面；
在所述第二氮化铝层背离所述硅衬底一侧制备缓冲层；
在所述缓冲层背离所述硅衬底一侧制备氮化镓薄膜。
2.根据权利要求1所述的在硅衬底上生长氮化镓薄膜的方法，其特征在于，所述缓冲层包括多层AlxGa1-xN层，其中，沿生长方向，x逐渐减小。
3.根据权利要求1所述的在硅衬底上生长氮化镓薄膜的方法，其特征在于，所述缓冲层为氮化硅子层和氮化镓子层交替生长的超晶格层。
4.根据权利要求1所述的在硅衬底上生长氮化镓薄膜的方法，其特征在于，所述第一纳米结构绒面由多个金字塔结构组成；
其中，所述金字塔底部边长不大于1微米。
5.根据权利要求1所述的在硅衬底上生长氮化镓薄膜的方法，其特征在于，制备所述第一氮化铝层时的工艺温度为550摄氏度-1150摄氏度，包括端点值；
以及，制备所述第二氮化铝层时的工艺温度为600摄氏度-800摄氏度，包括端点值，或为1000摄氏度-1250摄氏度，包括端点值。
6.根据权利要求1所述的在硅衬底上生长氮化镓薄膜的方法，其特征在于，所述第二氮化铝层的厚度不大于5nm。
7.一种在硅衬底上生长氮化镓薄膜的结构，其特征在于，包括：
硅衬底，所述硅衬底的生长面为第一纳米结构绒面；
位于所述硅衬底的生长面一侧的第一氮化铝层，所述第一氮化铝层背离所述硅衬底一侧表面为第二纳米结构绒面；
位于所述第一氮化铝层背离所述硅衬底一侧的第二氮化铝层，所述第二氮化铝层背离所述硅衬底一侧表面为光滑表面；
位于所述第二氮化铝层背离所述硅衬底一侧的缓冲层；
以及，位于所述缓冲层背离所述硅衬底一侧的氮化镓薄膜。
8.根据权利要求7所述的在硅衬底上生长氮化镓薄膜的结构，其特征在于，所述缓冲层包括多层AlxGa1-xN层，其中，沿生长方向，x逐渐减小。
9.根据权利要求7所述的在硅衬底上生长氮化镓薄膜的结构，其特征在于，所述缓冲层为氮化硅子层和氮化镓子层交替生长的超晶格层。
10.根据权利要求7所述的在硅衬底上生长氮化镓薄膜的结构，其特征在于，所述第一纳米结构绒面由多个金字塔结构组成；
其中，所述金字塔底部边长不大于1微米。
11.根据权利要求7所述的在硅衬底上生长氮化镓薄膜的结构，其特征在于，所述第二氮化铝层的厚度不大于5nm。
12.一种功率器件，其特征在于，包括权利要求7～11任意一项所述的在硅衬底上生长氮化镓薄膜的结构。
CN201710069158.8A 2017-02-08 2017-02-08 一种在硅衬底上生长氮化镓薄膜的方法、结构及功率器件 Pending CN108400087A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710069158.8A CN108400087A (zh) 2017-02-08 2017-02-08 一种在硅衬底上生长氮化镓薄膜的方法、结构及功率器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710069158.8A CN108400087A (zh) 2017-02-08 2017-02-08 一种在硅衬底上生长氮化镓薄膜的方法、结构及功率器件

Publications (1)

Publication Number Publication Date
CN108400087A true CN108400087A (zh) 2018-08-14

Family

ID=63093537

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710069158.8A Pending CN108400087A (zh) 2017-02-08 2017-02-08 一种在硅衬底上生长氮化镓薄膜的方法、结构及功率器件

Country Status (1)

Country Link
CN (1) CN108400087A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258844A (zh) * 2012-02-17 2013-08-21 台积固态照明股份有限公司 在硅衬底上生长高品质的iii-v族化合物层的方法
CN104037287A (zh) * 2014-06-10 2014-09-10 广州市众拓光电科技有限公司 生长在Si衬底上的LED外延片及其制备方法
JP2014187386A (ja) * 2014-06-06 2014-10-02 Sanken Electric Co Ltd 半導体基板及び該半導体基板を用いた半導体装置
JP2014527714A (ja) * 2011-07-29 2014-10-16 株式会社東芝 半導体装置およびその製造方法
CN104638081A (zh) * 2015-01-20 2015-05-20 中国科学院半导体研究所 基于晶硅光伏技术的硅基GaN发光器件及制备方法
CN105938855A (zh) * 2016-06-27 2016-09-14 山东浪潮华光光电子股份有限公司 一种蓝宝石衬底单结太阳能电池结构及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014527714A (ja) * 2011-07-29 2014-10-16 株式会社東芝 半導体装置およびその製造方法
CN103258844A (zh) * 2012-02-17 2013-08-21 台积固态照明股份有限公司 在硅衬底上生长高品质的iii-v族化合物层的方法
JP2014187386A (ja) * 2014-06-06 2014-10-02 Sanken Electric Co Ltd 半導体基板及び該半導体基板を用いた半導体装置
CN104037287A (zh) * 2014-06-10 2014-09-10 广州市众拓光电科技有限公司 生长在Si衬底上的LED外延片及其制备方法
CN104638081A (zh) * 2015-01-20 2015-05-20 中国科学院半导体研究所 基于晶硅光伏技术的硅基GaN发光器件及制备方法
CN105938855A (zh) * 2016-06-27 2016-09-14 山东浪潮华光光电子股份有限公司 一种蓝宝石衬底单结太阳能电池结构及其制备方法

Similar Documents

Publication Publication Date Title
JP6170893B2 (ja) 半導体素子用エピタキシャル基板の作製方法
Pasayat et al. Growth of strain-relaxed InGaN on micrometer-sized patterned compliant GaN pseudo-substrates
KR100830482B1 (ko) 화합물 반도체 및 그것을 이용한 화합물 반도체 디바이스
US20080006862A1 (en) Compounds semiconductor-on-silicon wafer with a silicon nanowire buffer layer
US9105471B2 (en) Rare earth oxy-nitride buffered III-N on silicon
JP2004524250A (ja) 窒化ガリウム材料および方法
US20080149941A1 (en) Compound Semiconductor-On-Silicon Wafer with a Silicon Nanowire Buffer Layer
TWI814756B (zh) 化合物半導體基板
CN104518062A (zh) 制造半导体发光器件的方法
GB2338107A (en) Buffer layers for semiconductor devices
CN105489714A (zh) 一种多孔氮化铝复合衬底及其在外延生长高质量氮化镓薄膜中的应用
JP2007095858A (ja) 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス
CN101064258B (zh) 高取向性硅薄膜形成方法、三维半导体器件及其制造方法
CN104900773A (zh) 一种氮化物发光二极管结构及其制备方法
JP6386454B2 (ja) １３族窒化物複合基板、半導体素子、および１３族窒化物複合基板の製造方法
EP2832900B1 (en) Laminated substate of silicon single crystal and group iii nitride single crystal with off angle
JP6173493B2 (ja) 半導体素子用のエピタキシャル基板およびその製造方法
TW201810542A (zh) 用於機械性地層疊不同的半導體晶圓的稀土族中間層
TW201813091A (zh) 含氮半導體元件
CN104078539B (zh) 降低氮化镓缺陷密度的成长方法
CN103050594A (zh) 氮化物半导体结构的制造方法
KR102161547B1 (ko) 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법
KR101942528B1 (ko) 에피텍셜 기판 및 그 제조 방법
CN108400082A (zh) 一种在硅衬底上生长氮化镓薄膜的方法、结构及功率器件
Ansah-Antwi et al. Growth optimization and characterization of GaN epilayers on multifaceted (111) surfaces etched on Si (100) substrates

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180814

RJ01 Rejection of invention patent application after publication