CN108389789B - 半导体热处理方法 - Google Patents

半导体热处理方法 Download PDF

Info

Publication number
CN108389789B
CN108389789B CN201810108353.1A CN201810108353A CN108389789B CN 108389789 B CN108389789 B CN 108389789B CN 201810108353 A CN201810108353 A CN 201810108353A CN 108389789 B CN108389789 B CN 108389789B
Authority
CN
China
Prior art keywords
heat treatment
semiconductor
diffusion control
hydrogen
deuterium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810108353.1A
Other languages
English (en)
Other versions
CN108389789A (zh
Inventor
黄显相
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Poongsan Corp
Academy Industry Foundation of POSTECH
Original Assignee
Poongsan Corp
Academy Industry Foundation of POSTECH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Poongsan Corp, Academy Industry Foundation of POSTECH filed Critical Poongsan Corp
Publication of CN108389789A publication Critical patent/CN108389789A/zh
Application granted granted Critical
Publication of CN108389789B publication Critical patent/CN108389789B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01001—Hydrogen [H]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开配置扩散控制膜，从而，仅在设定区域中，界面的陷阱电荷被钝化的半导体热处理方法。在本发明中，通过以往的热处理工序，在半导体元件的所有区域中，为了解决在相同条件下，执行氢或氘热处理的问题而配置氢或氘无法透过的扩散控制膜，在半导体元件的各个区域中，执行不同的氢或氘热处理，从而执行在半导体元件最优化的热处理。

Description

半导体热处理方法
技术领域
本发明涉及在氢或氘气氛下，对半导体进行设定的温度、设定的压力、设定时间的热处理的热处理方法。
尤其，涉及当对半导体进行热处理时，控制向半导体渗透的氢或氘的量，由此，改善半导体元件的移动并谋求可靠性的半导体热处理方法。
背景技术
例示性地，半导体从准备基板的步骤进行扩散、光刻胶涂敷，曝光，显影，蚀刻，离子注入，化学气相蒸镀等工序之后，进行金属配线工序，最终，为了改善元件的特性，执行1号的氢或氘热处理工序。
氢或氘热处理工序中，通过氢使存在于界面的陷阱电荷被钝化，由此，降低界面电荷的密度，从而确保优秀电荷移动度特性。
在上述热处理工序中，半导体领域的技术越发展，其重要性越明显，半导体越缩小，栅绝缘膜的厚度变为限界以上，从而发生漏电问题，为了克服这种问题，使用改善的High-K(高介电常数)(HfO2、HfSix、HfAlx)。
这是因为通过High-K物质制造的绝缘膜中，组织的缺陷为以往绝缘膜 (SiO2)的缺陷的100倍以上。
但是，相对于上述热处理工序的重要性及优点，上述热处理工序也存在缺点，若大量氢或氘向界面渗透，则元件的可靠性被劣化。因此，氢或氘热处理工序根据半导体元件最优化。
另一方面，半导体产业中，与上述High-K物质的发展及使用单独地，构成半导体的各层的物质及半导体的形状等发展为三维结构。随着这种发展，在执行氢或氘热处理工序的过程中，半导体元件的各个区域的界面的钝化不相同。
但是，如上所述，热处理工序为在完成金属配线工序之后最后执行的工序，因此，所有元件在相同条件下被热处理，从而热处理工序会面临窘境。
通过图1说明这种窘境，图1的A区域在A条件下执行热处理的情况下最优化，若在B条件下执行热处理工序，则可靠性会降低，B区域在A条件下，热处理工序在界面的陷阱电荷无法被钝化，若在B条件下执行热处理工序，则被最优化，从而面临通过A条件执行热处理工序或通过B条件下执行热处理工序。
即，为了使A区域最优化，若在A条件下执行热处理工序，则B区域的缺陷不会被改善，因此，为了提高B区域的电特性，若在B条件下执行热处理工序，则A区域的可靠性会降低。
现有技术文献
专利文献
(专利文献0001)韩国授权专利授权号“10-1400699”“半导体基板及半导体装置及其制造方法(Semiconductor substrate,semiconductordevice and manufacturingmethod thereof)”
(专利文献0002)韩国公开专利公开号“10-2015-0088324”“半导体装置的制造方法(METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE)”
发明内容
要解决的技术问题
本发明的目的在于，提供在对半导体元件执行氢或氘热处理工序的过程中，配置防止氢或氘的透过的扩散控制膜，从而，仅在扩散控制膜之外的部分被钝化的半导体热处理方法。
并且，本发明的目的在于，提供在配置扩散控制膜的区域中，在设定部分中，配置允许氢或氘的扩散的扩散控制膜，从而，在设定部分，氢或氘可被钝化的半导体热处理方法。
并且，本发明的目的在于，提供使用防止氢或氘的透过的扩散控制膜来执行多次热处理工序的半导体热处理方法。
本发明所要解决的技术问题并不局限于上述提及的技术问题，本发明所属技术领域的普通技术人员可明确理解未提及的其他技术问题。
解决问题的技术方案
本发明的半导体热处理方法在氢或氘气氛下对半导体进行热处理。本发明的半导体热处理方法中，配置扩散控制膜，半导体元件的所有区域并非在相同条件下被热处理，而是在不同的条件下被热处理。
特定地，在上述半导体的设定区域中，配置防止氢或氘透过的扩散控制膜。
其中，上述扩散控制膜中，在设定部分形成孔，在形成上述孔的部分中，氢或氘能够透过。
并且，扩散控制膜形成有多个，上述多个扩散控制膜中，至少一个的厚度与其他的厚度不同，上述厚度不同的多个扩散控制膜分别配置于设定的区域。
并且，上述扩散控制膜的厚度为3nm以上。
并且，上述扩散控制膜由SixNy形成。
并且，上述扩散控制膜形成有多个，上述多个扩散控制膜中，至少一个扩散控制膜的厚度和其他扩散控制膜的厚度不相同，上述厚度不同的多个扩散控制膜分别配置于设定的区域。
在本发明中，半导体热处理方法利用扩散控制膜执行多次热处理，上述半导体热处理方法包括：步骤(1)，在氢或氘气氛下，进行第一热处理；步骤(2)，在半导体的设定区域配置上述扩散控制膜；以及步骤 (3)，在氢或氘气氛下，进行第二热处理。
发明的有益效果
通过上述方法执行的本发明的半导体热处理方法在相同条件下执行热处理工序，从而，设定区域的界面的陷阱电荷被钝化。
并且，在扩散控制膜形成孔，在对应部分，氢或氘透过扩散控制膜并扩散，从而，在配置扩散控制膜的区域，设定部分中，界面的陷阱电荷可被钝化。
并且，在设定区域配置扩散控制膜，由此，对应区域的界面不会被钝化，从而可执行多次热处理工序。
附图说明
图1示出当执行以往的半导体元件的热处理时发生的问题。
图2示出本发明第一实施例的半导体热处理方法。
图3示出本发明第二实施例的半导体热处理方法。
图4示出本发明第三实施例的半导体热处理方法。
图5示出本发明第四实施例的半导体热处理方法。
图6示出本发明第五实施例的半导体热处理方法。
附图标记的说明
100：扩散控制膜110：(扩散控制膜的)孔
具体实施方式
以下，本发明的一实施例通过例示性附图进行详细说明。但是，这并不意味着限定本发明的范围。
在向各个图中的结构要素赋予附图标记的过程中，虽然呈现在不同附图中，对相同结构要素尽可能赋予相同附图标记。并且，在说明本发明的过程中，在判断为相关的公知结构或功能的具体说明使本发明的主旨不清楚的情况下，将省略对其的详细说明。
并且，图中示出的结构要素的大小或形状等为了说明的明确性和便利性而被扩大。并且，考虑到本发明的结构及作用，特殊定义的术语用于说明本发明的实施例，而并非用于限定本发明的范围。
本发明的半导体热处理方法当在氢或氘气氛下执行热处理时，在设定的区域内，配置氢或氘无法透过的扩散控制膜100，在设定区域中，无法渗透氢或氘。
以下，为了方便说明，将扩散控制膜100所在的区域命名为A区域，将扩散控制膜100不在的区域命名为B区域。
并且，在本说明书中，热处理工序的条件在高浓度的氢或氘的气氛下具有设定的温度及设定时间来执行，这根据使用人员改变。
扩散控制膜100防止氢或氘的透过。
例示性地，扩散控制膜100由氮化硅(SixNy)制造。更准确地，优选地，由Si3N4制造。Si3N4的组织致密，硬度高，从而氢或氘无法透过，若在设定的区域配置由Si3N4制造的扩散控制膜100，则在对应区域中，氢或氘无法透过。
图2示出本发明第一实施例的半导体热处理方法。
若A区域的界面被钝化，则可靠性降低，B区域的界面的陷阱电荷密度高，从而需要被钝化。
在上述情况下，在A区域配置扩散控制膜100并执行热处理工序。
因此，配置扩散控制膜100的区域中，氢或氘无法透过扩散控制膜100，从而在A区域中，氢或氘无法渗透，从而导致可靠性降低。但是，未配置扩散控制膜100的B区域的界面的缺陷被改善。
因此，A区域、B区域的半导体所有电特性可提高。
图3示出本发明第二实施例的半导体热处理方法。
最近，通过半导体的发电，即使是相同的元件，界面有可能不同，从而用于改善界面缺陷的程度不同。
即，图3中，A区域中，在k部分中，陷阱电荷需要被钝化。在第一实施例的情况下，上述k部分的界面的缺陷可以改善。
本发明第二实施例的半导体热处理方法中使用的扩散控制膜100形成有孔110。
若扩散控制膜100配置于A区域，则孔110与k部分对应形成。因此，在氢或氘气氛下执行热处理工序的情况下，配置扩散控制膜100的部分防止氢或氘的透过，因在k部分形成孔110，因此，氢或氘可以透过。
因此，k部分中，通过氢或氘，界面的陷阱电荷可以被钝化。
孔110可以与k部分对应形成。因此，可形成多个。
图4示出本发明第三实施例的半导体热处理方法。
在第三实施例的半导体热处理方法中，可形成多个扩散控制膜100。
通过图4进行说明，在半导体元件的A区域配置厚度为3nm的扩散控制膜100，在B区域配置厚度为1nm的扩散控制膜100。
因此，位于A区域的半导体元件中，氢或氘无法透过，位于B区域的半导体元件中，透过一些薄的控制膜100的氢或氘渗透，从而，陷阱电荷可以被钝化。
通过上述方法，位于A区域和B区域的半导体元件可执行不同的热处理。
并且，通过上述说明及附图说明第三实施例的半导体热处理方法，为了说明的便利，配置于A区域的扩散控制膜100和配置于B区域的扩散控制膜100 的厚度被限定，但是，并不局限于这种厚度，可根据情况或使用人员随意变更。
图5示出本发明第四实施例的半导体热处理方法。
第四实施例的本发明的半导体热处理方法可执行多次热处理步骤。
即，可执行第一热处理步骤、第二热处理步骤。
半导体元件中，A区域通过第一热处理改善电特性，若B区域执行第一热处理步骤、第二热处理步骤，则改善电特性。
其中，若A区域在第一热处理步骤之后后续进行作为热处理工序的第二热处理步骤，则可靠性会降低。
为了解决这种问题，本发明第五实施例的半导体热处理方法可包括第一热处理步骤、扩散控制膜100配置步骤及第二热处理步骤。
即，在第一热处理步骤中，未在A区域和B区域配置扩散控制膜100，A 区域及B区域的界面的陷阱电荷被钝化。之后，在A区域配置扩散控制膜100。之后，继续执行第二热处理步骤。在此情况下，A区域中，氢或氘通过扩散控制膜100无法通过，B区域通过氢或氘，陷阱电荷被钝化。
图6示出本发明第五实施例的半导体热处理方法。
第五实施例的本发明的半导体热处理方法与第四实施例相同，可执行多次热处理步骤。
即，可执行第一热处理步骤、第二热处理步骤。
与第五实施例不同，第一热处理步骤、第二热处理步骤中可分别适用扩散控制膜100。
第五实施例的半导体热处理方法中，可依次进行在A区域配置扩散控制膜100的步骤、第一热处理步骤、在B区域配置扩散控制膜100的步骤及第二热处理步骤。
在第一热处理步骤中，配置于B区域的半导体元件的界面的陷阱电荷被钝化，在第二热处理步骤中，A区域的界面的陷阱电荷被钝化。
由此，即使执行多次热处理步骤，A区域、B区域均改善点处理工序并不会降低可靠性。
其中，第四实施例、第五实施例中，配置基于第一实施例的扩散控制膜 100，但是本发明并不局限于此，可由基于第二实施例至第三实施例的扩散控制膜100代替。
本发明与特定实施例相关地示出并说明，但是，在不超出通过以下的发明要求保护范围提供的本发明的技术思想的范围内，本发明所属技术领域的普通技术人员可进行多种改良及变化。

Claims (6)

1.一种半导体热处理方法，在氢或氘气氛下，对半导体进行热处理，其特征在于，
配置多个用于在上述半导体的设定区域中调节氢或氘透过的扩散控制膜，
多个上述扩散控制膜中，某一个扩散控制膜形成为氢或氘无法透过的厚度，另一个扩散控制膜形成为部分的氢或氘透过的厚度，且分别配置于设定的区域。
2.根据权利要求1所述的半导体热处理方法，其特征在于，上述某一个扩散控制膜中，在设定部分形成孔，在形成上述孔的部分中，氢或氘能够透过。
3.根据权利要求2所述的半导体热处理方法，其特征在于，上述孔在上述某一个扩散控制膜具有设定的间隔并形成有多个。
4.根据权利要求1所述的半导体热处理方法，其特征在于，上述某一个扩散控制膜的厚度为3nm以上。
5.根据权利要求1所述的半导体热处理方法，其特征在于，上述扩散控制膜由氮化硅形成。
6.根据权利要求1所述的半导体热处理方法，其特征在于，上述半导体热处理方法包括：
步骤(1)，在氢或氘气氛下，进行第一热处理；
步骤(2)，在半导体的设定区域配置上述扩散控制膜；以及
步骤(3)，在氢或氘气氛下，进行第二热处理。
CN201810108353.1A 2017-02-03 2018-02-02 半导体热处理方法 Active CN108389789B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0015779 2017-02-03
KR1020170015779A KR101914039B1 (ko) 2017-02-03 2017-02-03 반도체 열처리방법

Publications (2)

Publication Number Publication Date
CN108389789A CN108389789A (zh) 2018-08-10
CN108389789B true CN108389789B (zh) 2022-08-12

Family

ID=63074530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810108353.1A Active CN108389789B (zh) 2017-02-03 2018-02-02 半导体热处理方法

Country Status (3)

Country Link
KR (1) KR101914039B1 (zh)
CN (1) CN108389789B (zh)
TW (1) TWI672746B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240011098A (ko) * 2022-07-18 2024-01-25 주식회사 에이치피에스피 반도체 소자의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000027906A (ko) * 1998-10-29 2000-05-15 로버트 에이치. 씨. 챠오 집적 회로 내의 저항 제조 방법
KR100669499B1 (ko) * 2005-12-29 2007-01-16 요업기술원 금속유도 측면결정화법을 이용한 비정질 실리콘 박막의결정화 방법
CN103262223A (zh) * 2010-12-09 2013-08-21 德克萨斯仪器股份有限公司 集成电路的氢钝化
TW201535700A (zh) * 2014-03-03 2015-09-16 Sony Corp 半導體器件及其製造方法，以及電子裝置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101400699B1 (ko) 2007-05-18 2014-05-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판 및 반도체 장치 및 그 제조 방법
KR101540039B1 (ko) 2010-04-23 2015-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000027906A (ko) * 1998-10-29 2000-05-15 로버트 에이치. 씨. 챠오 집적 회로 내의 저항 제조 방법
KR100669499B1 (ko) * 2005-12-29 2007-01-16 요업기술원 금속유도 측면결정화법을 이용한 비정질 실리콘 박막의결정화 방법
CN103262223A (zh) * 2010-12-09 2013-08-21 德克萨斯仪器股份有限公司 集成电路的氢钝化
TW201535700A (zh) * 2014-03-03 2015-09-16 Sony Corp 半導體器件及其製造方法，以及電子裝置

Also Published As

Publication number Publication date
CN108389789A (zh) 2018-08-10
TW201841262A (zh) 2018-11-16
KR20180090655A (ko) 2018-08-13
TWI672746B (zh) 2019-09-21
KR101914039B1 (ko) 2018-11-01

Similar Documents

Publication Publication Date Title
JP5492842B2 (ja) 半導体素子
JP4823594B2 (ja) ナノクリスタルを有する不揮発性メモリ素子の製造方法
TWI642108B (zh) 半導體裝置之製造方法
JP2004134753A (ja) 多重の誘電率と多重の厚さを有するゲート絶縁体層を形成する方法
KR20130118963A (ko) 실리콘 질화물 및 실리콘 산질화물의 플라즈마 처리
KR20080066880A (ko) 감소된 게이트 산화물 누설을 갖는 대체 금속 게이트트랜지스터
CN116344364A (zh) 半导体器件的制作方法以及半导体器件
CN108389789B (zh) 半导体热处理方法
KR101079202B1 (ko) 리세스게이트를 구비하는 반도체 장치 및 그 제조방법
US20100285659A1 (en) Method for Fabricating Dual Poly Gate in Semiconductor Device
KR20040107226A (ko) 듀얼 게이트 산화막 제조방법
KR20160001114A (ko) 반도체 장치 제조 방법
CN104009037B (zh) 半导体器件及其制造方法
KR100907931B1 (ko) 라디칼 산화막 형성 방법 및 이를 이용한 듀얼 게이트산화막 형성 방법
JP2006108493A (ja) 半導体装置の製造方法
CN108878421B (zh) 半导体装置及其制造方法
US6130011A (en) Method of fabricating implantation mask
JP5039396B2 (ja) 半導体装置の製造方法
CN112447497A (zh) 氧化层形成方法、半导体器件的制作方法及半导体器件
KR100799057B1 (ko) 플래시 메모리 소자의 제조 방법
KR20080058531A (ko) 플래시 메모리 셀 제조 방법
CN118302840A (zh) 利用高密度自由基形成改善的界面及薄膜的方法
KR100567889B1 (ko) 플래시 메모리 소자의 제조 방법
KR100660331B1 (ko) 반도체 소자의 제조방법
KR101204662B1 (ko) 반도체 소자의 트랜지스터 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant