KR100567889B1 - 플래시 메모리 소자의 제조 방법 - Google Patents
플래시 메모리 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100567889B1 KR100567889B1 KR1020030101144A KR20030101144A KR100567889B1 KR 100567889 B1 KR100567889 B1 KR 100567889B1 KR 1020030101144 A KR1020030101144 A KR 1020030101144A KR 20030101144 A KR20030101144 A KR 20030101144A KR 100567889 B1 KR100567889 B1 KR 100567889B1
- Authority
- KR
- South Korea
- Prior art keywords
- floating gate
- undoped
- layered
- oxide film
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000000463 material Substances 0.000 claims abstract description 32
- 230000008569 process Effects 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 15
- 230000008878 coupling Effects 0.000 abstract description 6
- 238000010168 coupling process Methods 0.000 abstract description 6
- 238000005859 coupling reaction Methods 0.000 abstract description 6
- 238000007796 conventional method Methods 0.000 abstract description 5
- 239000002356 single layer Substances 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 229920005591 polysilicon Polymers 0.000 description 15
- 238000005137 deposition process Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000000881 depressing effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 다층 구조의 플로팅 게이트를 이용하는 표면적을 증가를 통해 커플링 비율을 증진시킬 수 있도록 한다는 것으로, 이를 위하여 본 발명은, 플로팅 게이트 산화막 상에 단층 구조의 플로팅 게이트를 형성하는 종래 방식과는 달리, 플로팅 게이트를 식각 선택비가 다른 언도핑 물질과 도핑 물질이 순차 적층되는 다층 구조로 형성하고, 식각율 차이를 이용하는 식각 공정을 통해 언도핑 물질과 도핑 물질 간에 계단식 층을 형성하며, 이를 통해 플로팅 게이트의 표면적을 증가시킴으로써 커플링 비율을 증가시켜 반도체 소자의 제품 신뢰도를 증진시킬 수 있는 것이다.
Description
도 1a 내지 1d는 본 발명의 바람직한 실시 예에 따라 플래시 메모리 소자를 제조하는 주요 과정을 도시한 공정 순서도,
도 2a 내지 2d는 종래 방법에 따라 플래시 메모리 소자를 제조하는 주요 과정을 도시한 공정 순서도.
＜도면의 주요부분에 대한 부호의 설명＞
102 : 기판 104 : 플로팅 게이트 산화막
106, 110, 114 : 언도핑막 108, 112 : 도핑막
116 : 다층형 플로팅 게이트 120 : 컨트롤 게이트 산화막
122 : 폴리실리콘
본 발명은 반도체 소자에 관한 것으로, 더욱 상세하게는 이중 구조 게이트(플로팅 게이트와 컨트롤 게이트)를 갖는 플래시 메모리 소자의 플로팅 게이트를 제조하는데 적합한 방법에 관한 것이다.
잘 알려진 바와 같이, 플래시 메모리 소자는 그 구조상 플로팅 게이트와 컨트롤 게이트를 포함하며, 이들 게이트들은 불순물 원소가 도핑된 폴리실리콘으로 형성되어 있다. 여기에서, 플로팅 게이트는 게이트 산화막에 의해 기판 영역과 분리되어 있으며, 기판 영역에는 채널을 형성하는 소오스와 드레인이 형성되어 있다. 여기에서, 본 발명은 특히 플로팅 게이트의 형성 방법의 개선에 관련된다.
도 2a 내지 2d는 종래 방법에 따라 플래시 메모리 소자를 제조하는 주요 과정을 도시한 공정 순서도이다.
도 2a를 참조하면, 옥시데이션 공정을 수행하여 기판(202) 상에 대략 100 - 150Å 정도의 옥사이드 절연막, 즉 플로팅 게이트 산화막(204)을 형성하고, 다시 증착 공정을 수행하여 플로팅 게이트로 사용될 폴리실리콘(206a)을 대략 1000 - 2000Å 정도 증착시킨다. 여기에서, 폴리실리콘(206a)은, 예를 들면 대략 700℃의 온도에서 성장시킨 후 파스퍼러스(phosphorous) 계열의 이온 주입으로 불순물을 도핑한 후 대략 800℃의 온도에서 어닐링(anneal)함으로써 형성할 수 있다.
다음에, 포토 공정(PR 코팅, 노광, 현상 등)을 수행함으로써, 폴리실리콘(206a) 상에 임의의 패턴을 갖는 식각 마스크(208)를 형성한다.
이어서, 식각 마스크(208)를 식각 장벽층으로 하는 식각 공정을 통해 폴리실리콘(206a)의 일부를 선택적으로 제거하여 플로팅 게이트 산화막(204)의 상부 일부를 노출시키고, 이후 폴리실리콘 상에 잔류하는 식각 마스크(208)를 제거함으로써, 일 예로서 도 2b에 도시된 바와 같이, 플로팅 게이트 산화막(204) 상에 임의의 패턴을 갖는 플로팅 게이트(206)를 형성한다.
다음에, 증착 공정을 수행함으로써, 일 예로서 도 2c에 도시된 바와 같이, 플로팅 게이트(206)가 형성된 기판(202)의 전면에 걸쳐 다층 구조의 컨트롤 게이트 산화막, 즉 대략 30 - 60Å의 옥사이드 - 대략 50 - 100Å의 나이트라이드 - 대략 100 - 200Å의 옥사이드(ONO)로 된 컨트롤 게이트 산화막(210)을 형성한다.
다시, 증착 공정을 수행하여, 일 예로서 도 2d에 도시된 바와 같이, 기판(202) 상에 형성된 플로팅 게이트 구조를 완전히 매립하는 형태로 하여 컨트롤 게이트로 사용될 폴리실리콘(212)을 대략 2000 - 3000Å의 두께로 형성한다.
이후, 도면에서의 상세한 도시는 생략하였으나, 포토 공정을 수행하여 폴리실리콘(212) 상에 임의의 패턴을 갖는 식각 마스크를 형성하고, 이러한 식각 마스크를 이용하는 식각 공정을 수행하여 폴리실리콘(212)의 일부를 선택적으로 제거함으로써, 기판(202) 상에 플로팅 게이트 산화막(204), 플로팅 게이트(206), 컨트롤 게이트 산화막 및 컨트롤 게이트로 된 이중 구조의 게이트를 완성하게 될 것이다.
그러나, 상기한 바와 같이, 단순히 플로팅 게이트 산화막 상에 단층 구조의 플로팅 게이트만을 형성할 경우 표면적의 한정으로 인해 커플링 비율(coupling rate)이 저하되는 문제가 있으며, 이러한 문제는 결국 반도체 소자의 신뢰도를 저하시키는 하나의 요인으로 작용하고 있는 실정이다.
따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 다층 구조의 플로팅 게이트를 이용하는 표면적을 증가를 통해 커플링 비율을 증진시킬 수 있는 플래시 메모리 소자의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 플로팅 게이트 및 컨트롤 게이트로 된 이중 구조 게이트를 갖는 플래시 메모리 소자를 제조하는 방법에 있어서, 기판 상에 플로팅 게이트 산화막을 형성하는 과정과, 상기 플로팅 게이트 산화막 상에 언도핑 물질과 도핑 물질을 교번적으로 N차 적층하여 다층형 플로팅 게이트 전극 구조를 형성하는 과정과, 식각 마스크를 이용하는 식각 공정을 통해 상기 다층형 플로팅 게이트 전극 구조의 일부를 선택 제거하여 상기 플로팅 게이트 산화막의 상부 일부를 노출시킴으로써, 다층형 플로팅 게이트를 형성하는 과정과, 상기 다층형 플로팅 게이트 상에 컨트롤 게이트 산화막 및 컨트롤 게이트를 형성하는 과정을 포함하는 플래시 메모리 소자의 제조 방법을 제공한다.
본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.
이하 첨부된 도면을 참조하여 본 고안의 바람직한 실시 예에 대하여 상세하게 설명한다.
본 발명의 핵심 기술요지는, 플로팅 게이트 산화막 상에 단층 구조의 플로팅 게이트를 형성하는 전술한 종래 방식과는 달리, 플로팅 게이트를 식각 선택비가 다른 언도핑 물질과 도핑 물질이 순차 적층되는 다층 구조로 형성하고, 식각율 차이를 이용하는 식각 공정을 통해 언도핑 물질과 도핑 물질간에 계단식 층이 형성되도록 함으로써, 플로팅 게이트의 표면적을 증가시킨다는 것으로, 이러한 기술적 수단 을 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.
도 1a 내지 1d는 본 발명의 바람직한 실시 예에 따라 플래시 메모리 소자를 제조하는 주요 과정을 도시한 공정 순서도이다.
도 1a를 참조하면, 옥시데이션 공정을 수행하여 기판(102) 상에 대략 100 - 200Å 정도의 옥사이드 절연막, 즉 플로팅 게이트 산화막(104) 또는 채널 산화막을 형성하고, 다시 증착 공정을 순차 수행하여 플로팅 게이트 산화막(104) 상에 언도핑 물질(106a, 110a, 114a)과 도핑 물질(108a, 112a)들을 교번적으로 순차 적층하여 다층형의 플로팅 게이트 전극 구조를 형성한다.
예를 들어, 550℃의 온도 조건에서 대략 300Å 정도의 폴리실리콘을 플로팅 게이트 산화막(104) 상에 성장시키고, 파스퍼러스(phosphorous) 가스를 주입하여 증착된 폴리실리콘의 위에 대략 100Å 정도의 언도핑 물질을 성장시키며, 다시 그 위에 폴리실리콘을 성장시키는 방식으로 대략 2000Å 정도의 두께를 갖는 다층형의 플로팅 게이트 전극 구조를 형성한다. 이러한 다층형 플로팅 게이트 전극 구조는 필요 또는 용도에 따라 층을 다양하게 적용할 수 있음은 물론이다.
다음에, 포토 공정(PR 코팅, 노광, 현상 등)을 수행하여 다층형 플로팅 게이트 전극 구조상에 상에 임의의 패턴을 갖는 식각 마스크(118)를 형성하고, 이러한 식각 마스크를 식각 장벽층으로 이용하는 건식 식각 공정을 통해 언도핑 물질과 도핑 물질을 순차적으로 제거하여 플로팅 게이트 산화막(104)의 상부 일부를 노출시 킴으로써, 일 예로서 도 1b에 도시된 바와 같이, 플로팅 게이트 산화막(104) 상에 임의의 패턴을 갖는 다층형 플로팅 게이트, 즉 언도핑막(106), 도핑막(108), 언도핑막(110), 도핑막(112) 및 언도핑막(114)이 순차 적층되는 다층 구조를 갖는 플로팅 게이트(116)를 완성한다. 여기에서, 플로팅 게이트(116)의 두께는 적층 막의 층수에 따라 결정될 수 있지만, 바람직하게는 대략 1500 - 2500Å이다.
한편, 언도핑 물질과 도핑 물질이 교번적으로 순차 적층된 다층형의 플로팅 게이트 전극 구조를 건식 식각으로 식각할 때, 언도핑 물질과 도핑 물질간의 식각율 차이(통상, 도핑된 실리콘의 경우 언도핑된 실리콘에 비해 식각율이 대략 1.5배정도 빠름)에 의해 플로팅 게이트(116)의 측벽 표면이 층을 이루게 된다. 즉, 언도핑 물질(106a, 110a, 114a)에 비해 도핑 물질(108a, 112a)이 더 많이 식각되어 계단식으로 층을 이루게 된다. 즉, 식각 선택비가 다른 언도핑 물질과 도핑 물질이 교번적으로 적층되는 다층 구조를 통해 플로팅 게이트(116)의 측면을 계단식 층으로 형성해 줌으로써, 표면적을 증가시키고 이를 통해 커플링 비율을 증가시켜 반도체 소자의 제품 신뢰도를 증진시킬 수 있게 된다.
이후, 다층 구조 플로팅 게이트(116)의 도핑 영역을 없애 주기 위하여 대략 900℃ 이상의 온도 조건에서 대략 30분 동안 어닐링 공정을 수행함으로써, 도핑 영역과 언도핑 영역간의 계면을 확산(diffusion)시켜 준다.
다음에, 증착 공정을 수행함으로써, 일 예로서 도 1c에 도시된 바와 같이, 다층 구조의 플로팅 게이트(116)가 형성된 기판(102)의 전면에 걸쳐 다층 구조의 컨트롤 게이트 산화막, 즉 옥사이드 - 나이트라이드 - 옥사이드(ONO)로 된 컨트롤 게이트 산화막(120)을 형성한다.
다시, 증착 공정을 수행함으로써, 일 예로서 도 1d에 도시된 바와 같이, 기판(102) 상에 형성된 다층 구조의 플로팅 게이트 구조를 완전히 매립하는 형태로 하여 이후의 후속 공정을 통해 컨트롤 게이트로 사용될 폴리실리콘(122)을 대략 2000 - 3000Å의 두께로 형성한다.
이후, 도면에서의 상세한 도시는 생략하였으나, 포토 공정을 수행하여 폴리실리콘(122) 상에 임의의 패턴을 갖는 식각 마스크를 형성하고, 이러한 식각 마스크를 이용하는 식각 공정을 수행하여 폴리실리콘(122)의 일부를 선택적으로 제거함으로써, 기판(102) 상에 플로팅 게이트 산화막(104), 다층형 플로팅 게이트(116), 컨트롤 게이트 산화막 및 컨트롤 게이트로 된 이중 구조의 게이트를 완성하게 된다.
이상 설명한 바와 같이 본 발명에 따르면, 플로팅 게이트 산화막 상에 단층 구조의 플로팅 게이트를 형성하는 전술한 종래 방식과는 달리, 플로팅 게이트를 식각 선택비가 다른 언도핑 물질과 도핑 물질이 순차 적층되는 다층 구조로 형성하고, 식각율 차이를 이용하는 식각 공정을 통해 언도핑 물질과 도핑 물질간에 계단식 층을 형성하며, 이를 통해 플로팅 게이트의 표면적을 증가시킴으로써 커플링 비율을 증가시켜 반도체 소자의 제품 신뢰도를 증진시킬 수 있다.
Claims (5)
- 삭제
- 플로팅 게이트 및 컨트롤 게이트로 된 이중 구조 게이트를 갖는 플래시 메모리 소자를 제조하는 방법에 있어서,기판 상에 플로팅 게이트 산화막을 형성하는 과정과,상기 플로팅 게이트 산화막 상에 식각 선택비가 다른 언도핑 물질과 도핑 물질을 교번적으로 N차 적층하여 다층형 플로팅 게이트 전극 구조를 형성하는 과정과,식각 마스크를 이용하는 식각 공정을 통해 상기 다층형 플로팅 게이트 전극 구조의 일부를 선택 제거하여 상기 플로팅 게이트 산화막의 상부 일부를 노출시킴으로써, 다층형 플로팅 게이트를 형성하는 과정과,상기 언도핑 물질과 도핑 물질의 계면에서의 확산을 위해 어닐링 공정을 수행하는 과정과,상기 다층형 플로팅 게이트 상에 컨트롤 게이트 산화막 및 컨트롤 게이트를 형성하는 과정을 포함하는 플래시 메모리 소자의 제조 방법.
- 제 2 항에 있어서,상기 어닐링은, 적어도 900℃ 보다 큰 온도 조건에서 수행되는 것을 특징으로 하는 플래시 메모리 소자의 제조 방법.
- 제 2 항 또는 제 3 항에 있어서,상기 플로팅 게이트는, 언도핑 물질 - 도핑 물질 - 언도핑 물질 - 도핑 물질 - 언도핑 물질의 적층 구조를 갖는 것을 특징으로 하는 플래시 메모리 소자의 제조 방법.
- 제 2 항 또는 제 3 항에 있어서,상기 플로팅 게이트의 두께는, 1500 - 2500Å의 범위인 것을 특징으로 하는 플래시 메모리 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030101144A KR100567889B1 (ko) | 2003-12-31 | 2003-12-31 | 플래시 메모리 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030101144A KR100567889B1 (ko) | 2003-12-31 | 2003-12-31 | 플래시 메모리 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050069189A KR20050069189A (ko) | 2005-07-05 |
| KR100567889B1 true KR100567889B1 (ko) | 2006-04-04 |
Family
ID=37259624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030101144A KR100567889B1 (ko) | 2003-12-31 | 2003-12-31 | 플래시 메모리 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100567889B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022129104A (ja) | 2021-02-24 | 2022-09-05 | 株式会社東芝 | 不揮発性メモリデバイス |
-
2003
- 2003-12-31 KR KR1020030101144A patent/KR100567889B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050069189A (ko) | 2005-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100375235B1 (ko) | 에스.오.엔.오.에스 플래시 기억소자 및 그 형성 방법 | |
| KR100669103B1 (ko) | 플래시 메모리 장치의 제조 방법 | |
| CN101558475A (zh) | 半导体器件的制造方法 | |
| US20080290395A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR0146401B1 (ko) | 스택 게이트 구조를 갖고 있는 반도체 집적 회로 장치의 제조 방법 | |
| KR100268894B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| US20050196905A1 (en) | Semiconductor device featuring fine windows formed in oxide layer of semiconductor substrate thereof, and production method for manufacturing such semiconductor device | |
| WO2016022428A1 (en) | Split-gate semiconductor device with l-shaped gate | |
| JP2004186316A (ja) | 半導体装置およびその製造方法 | |
| KR100567889B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| US9343471B2 (en) | Embedded flash memory | |
| US6335244B1 (en) | Method for producing nonvolatile semiconductor memory device | |
| KR20040068952A (ko) | 반도체 디바이스 및 그 제조 방법 | |
| KR100275732B1 (ko) | 어닐링을 이용한 트랜치형 소자분리막 형성방법 | |
| KR100567879B1 (ko) | 살리사이드를 갖는 반도체 소자 제조 방법 | |
| CN113725223B (zh) | 半导体工艺以及半导体结构 | |
| US10686044B2 (en) | Multi-layer inter-gate dielectric structure and method of manufacturing thereof | |
| KR20010061785A (ko) | 연결 배선과 금속 전극의 쇼트를 방지하기 위한 반도체소자의 제조 방법 | |
| JP2011165933A (ja) | 半導体装置の製造方法 | |
| JPH0426162A (ja) | 浮遊ゲート型半導体記憶装置およびその製造方法 | |
| TWI805771B (zh) | 半導體裝置及其製造方法 | |
| KR100325461B1 (ko) | 연결 배선과 금속 전극의 쇼트를 방지하기 위한 반도체소자의 제조 방법 | |
| US20200203221A1 (en) | Semiconductor structure and method of processing the same | |
| KR100353531B1 (ko) | 연결 배선과 금속 전극의 쇼트를 방지하는 반도체 소자의제조 방법 | |
| KR100325462B1 (ko) | 연결 배선과 금속 전극의 쇼트를 방지하기 위한 반도체소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120221 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |