CN108377148A - 一种基于开关电容阵列的锁相环环路滤波器及锁相环 - Google Patents

Abstract

本发明涉及一种基于开关电容阵列的锁相环环路滤波器及锁相环，包括电容阵列、开关阵列和状态机；电容阵列包括电容C₁‑C_n，开关阵列包括开关s1‑sn、开关sx和开关sy，每一个开关对应控制一个电容；开关s1‑sn可选择连接至金属线vnode通过开关sx导通至VDD或VSS，也可选择连接至金属线vctrl_i；状态机用于控制开关阵列。本发明了解决了现有的锁相环环路滤波器所采用的启动预充电路依然存在锁相时间过长的技术问题，本发明所提供环路滤波器电路结构简单，能够精确快速的调节控制电压初设值vctrl_i。

Description

一种基于开关电容阵列的锁相环环路滤波器及锁相环

技术领域

本发明属于半导体芯片，具体涉及一种基于开关电容阵列的锁相环环路滤波器及锁相环。

背景技术

手持及可穿戴设备对于时钟系统的要求是启动响应迅速、锁相时间短、低功耗、芯片面积小。其时钟电路由锁相环(PLL)(phase-lock-loop)实现。图1所示为一个标准锁相环结构示意图，由依次连接的鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和连接在鉴频鉴相器输入端和压控振荡器输出端之间的分频器构成。鉴频鉴相器比较输入基准频率refclk和反馈频率的频差和相差，输出一个频/相差信号，相差信号的宽度代表两个输入信号上升沿的时间差(即相位差)。电荷泵产生一个正比于相位差的电流。环路滤波器把输入电流转化成压控振荡器的控制电压vctrl，控制电压vctrl升高或者降低是依赖于相位差信号。压控振荡器输出时钟信号clock的频率由控制电压vctrl控制。对于相同输出时钟信号频率，不同的工艺温度电压(PVT)需要不同的控制电压vctrl。控制电压vctrl由一个电荷泵i_cp和环路滤波器产生。环路滤波器包含积分电容C0，控制电压vctrl由电荷泵电流i_cp对积分电容C0充放电而产生。实际应用中，由于电荷泵电流i_cp有限(10ua级别)，而积分电容C0一般都在100pf以上，在锁相环(PLL)启动时，如果vctrl初始值为0(vss)或vdd，则电荷泵需要耗费较长时间(100us级别)才能使vctrl达到其目标值vctrl_d.因此实际使用中锁相环(PLL)通常采用一个启动预充电路，绕过电荷泵i_cp直接给vctrl预设一个非零初始值vctrl_i.此后关闭该启动预冲电路，锁相环(PLL)电荷泵开始工作，通过对积分电容C0充放电而使得控制电压vctrl从其初始值vctrl_i变化至目标值vctrl_d并实现快速锁相。如图2中虚线所示电路为现有通用快速启动预充电路，由电阻R0/R1/R2,一对pmos nmos开关(P0，N0)以及一个传输门开关S0组成。

其原理为启动时绕过电荷泵icp，通过电阻与开关对积分电容C0充放电，其工作过程可分为两个阶段：阶段1、vctrl设初值。C0电容初始时储存电荷为0。在此阶段开关S0、P0、N0均导通，电源电压vdd通过电阻R0/R1/R2对C0充电。其vctrl初值vctrl_i由下列公式决定：

C0上建立起vctrl_i的95％所需时间为：

阶段2为环路锁相阶段，此时开关S0、P0、N0均断开，C0上的电压在电荷泵i_cp的作用下从vctrl_i逐步调节至vctrl_d，最终实现锁相。

由上述分析可知：在控制电压vctrl设初值阶段，此种启动预充电路必须等待系统备妥后才能开始工作。由于电阻R0/R1/R2的存在，vctrl设初值过程约需要5us时间。在环路锁相阶段，由于该结构导致所有工艺温度电压参数情况下初始vctrl_i都为同一个值，但vctrl_d目标值随工艺温度电压相差很大，在部分工艺温度电压PVT下vctrl_d与vctrl_i电压差可达电荷泵icp需要较长时间(10us～15us级别)才能在C0上产生压差。因此现有的启动预充电路能够实现在接近标准工艺温度电压情况下的快速锁相；但是在与标准工艺温度电压偏差较大情况下，控制电压目标值vctrl_d与控制电压初设值vctrl_i相差较大，环路锁相时间过长，无法实现快速锁相；且有部分功率损耗在电阻R0/R1/R2上。

发明内容

为了解决现有的锁相环环路滤波器所采用的启动预充电路依然存在锁相时间过长的技术问题，本发明提供一种手持及可穿戴设备使用的锁相环环路滤波器，去掉了原有的启动预充电路，将环路滤波器中的积分电容C0分割为开关电容阵列。本发明所提供环路滤波器电路结构简单，控制电压初设值vctrl_i建立速度快，并可精确设置控制电压初设值，有利于系统依据不同工艺温度电压(PVT)准确预置控制电压达到缩短锁相环(PLL)锁相时间的目的。

本发明的技术解决方案为：

一种基于开关电容阵列的锁相环环路滤波器，其特殊之处在于：包括电容阵列、开关阵列和状态机；

电容阵列包括电容C₁-C_n，设定基础电容单元C＝C0/N；电容C₁-C_n为基础单元的倍数或等于基础单元，同时满足C0＝C₁+C₂……+C_n；

开关阵列包括开关s1-sn、开关sx和开关sy，每一个开关对应控制一个电容；

电容阵列的中每个电容的一端与对应开关s1-sn一端连接，电容的另一端接VSS或VDD；开关s1-sn的另一端可选择连接至金属线vnode通过开关sx导通至VDD或VSS实现对应电容的充电和放电，也可选择连接至金属线vctrl_i实现电荷重新分布获得控制电压vctrl_i并通过开关sy将控制电压vctrl_i传递给锁相环中的压控振荡器；

状态机用于控制开关阵列。

为了能够提高控制电压的精度，减小控制电压预初设值vctrl_i与控制电压目标值vctrl_d偏差，进一步的，Cn＝2^n-1*C，N＝2^J-1。

考虑成本的情况下，进一步的，N为255，n为8。

一种基于开关电容阵列的锁相环，包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和连接在鉴频鉴相器输入端和压控振荡器输出端之间的分频器，其特殊之处在于：所述环路滤波器包括电容阵列、开关阵列和状态机；

电容阵列包括电容C₁-C_n，设定基础电容单元C＝C0/N；电容C₁-C_n为基础单元的倍数或等于基础单元，同时满足C0＝C₁+C₂……+C_n；

开关阵列包括开关s1-sn、开关sx和开关sy；

电容阵列的中每个电容的一端与对应开关s1-sn一端连接，电容的另一端接VSS或VDD；开关s1-sn的另一端可选择连接至金属线vnode通过开关sx导通至VDD或VSS实现对应电容的充电和放电，也可选择连接至金属线vctrl_i实现电荷重新分布获得控制电压vctrl_i并通过开关sy将控制电压vctrl_i传递给锁相环中的压控振荡器；

状态机用于控制开关阵列。

为了能够提高控制电压的精度，减小控制电压预初设值vctrl_i与控制电压目标值vctrl_d偏差，进一步的，Cn＝2^n-1*C，N＝2^J-1。

为了能够提高控制电压的精度，减小控制电压预初设值vctrl_i与控制电压目标值vctrl_d偏差，进一步的，N为255，n为8。

一种快速预充到控制电压初设值的方法，包括以下步骤：

1)将所有电容放电归零：

开关s1-sn均切换至金属线vnode,开关sy断开，开关sx切换至VSS或VDD，所有电容单元放电，电容阵列上储存的电荷为0；

2)预充电：

根据已知控制电压初设值vctrl_i，选择需要充电的电容单元；对于不需要充电的电容单元，将其对应的开关s1-sn导通至金属线vctrl_i，此时金属线vctrl_i电压同于VSS或VDD；对于需要充电的电容单元，将其对应的开关s1-sn中的开关导通至金属线vnode，金属线vnode经开关sx切换至VDD或VSS；由VDD或VSS向需要充电的电容充电；

3)电荷再分布：

断开开关sx，停止充电；开关s1-sn中所有开关全部导通至金属线vctrl_i实现电容阵列电荷再分布，从而得到控制电压初设值vctrl_i，开关sy导通将控制电压vctrl_i传递给锁相环中的压控振荡器，并将全部电容单元通过开关s1-sn和开关sy连接至锁相环环路。

进一步的，步骤1)具体为：开关s1～s8切换至金属线vnode，开关sy断开，开关sx切换至VSS或VDD；

步骤3)具体为：开关s1～s8全部导通至金属线vctrl_i实现电容阵列电荷再分布，从而获得控制电压初设值vctrl_i。

锁相环的锁相方法，包括以下步骤：

1)启动锁相环滤波电路，得到控制电压初设值vctrl_i；

2)将控制电压初设值vctrl_i发送给压控振荡器的同时，启动锁相环电路，电荷泵补偿控制电压vctrl从其控制电压初设值vctrl_i变化到控制电压目标值vctrl_d；

3)压控振荡器根据控制电压目标值vctrl_d驱动压控振荡器、输出所需时钟频率。

进一步的，步骤1)具体为：

1.1)将所有电容放电归零：

开关s1-s8均切换至金属线vnode,开关sy断开，开关sx切换至VSS或VDD；

1.2)预充电：

根据已知控制电压初设值vctrl_i，选择需要充电的电容单元；对于不需要充电的电容单元，将其对应的开关s1-s8导通至金属线vctrl_i，此时vctrl_i电压同于VSS或VDD；对于需要充电的电容单元，将其对应的开关s1-s8导通至金属线vnode并经开关sx与VDD或VSS；由VDD或VSS向需要充电的电容充电；

1.3)电荷再分布：

断开开关sx，停止充电；开关s1-s8全部导通至金属线vctrl_i实现电容阵列电荷再分布，从而得到控制电压初设值vctrl_i,开关sy导通将控制电压vctrl_i传递给锁相环中的压控振荡器，并将全部电容单元通过开关s1-s8和开关sy连接至锁相环环路。

本发明所就有的有益效果：

1、本发明电路结构简单，初始控制电压vctrl_i建立速度快，并可精确设置初始控制电压，有利于系统依据不同工艺温度电压(PVT)准确预置控制电压达到缩短锁相环(PLL)锁相时间的目的，系统响应及时，电荷泵可独立于锁相环而提前预充，消耗电荷量低。

2、本发明所需器件少，结构简单，占用芯片面积小，易于实现全数字锁相环。

3、本发明所提供的锁相环滤波电路功耗非常低，预充过程仅有开关过电流。

附图说明

图1为现有锁相环电路原理图；

图2为现有通用快速启动预充电路图；

图3为当控制电压驱动的VCO接受vctrl电压的器件为nmos时，本发明的锁相环环路滤波器电路图；

图4为当控制电压驱动的VCO接受vctrl电压的器件为pmos时，本发明的锁相环环路滤波器电路图；

图5为本发明预充过程的开关阵列时序图；

图6为本发明在标准工艺温度、快速高温与慢速低温三种情况的预充过程控制电压初设值产生时序图；

图7为本发明的锁相环与原有锁相环锁相时间对比图：

图8为本发明的锁相环锁相时间放大图。

具体实施方式

相环环路滤波器的完整电路由开关电容阵列，状态机组成。其工作原理为先对阵列中部分电容预充电，再通过电容阵列中的电荷重新分布达到快速建立初始控制电压vctrl_i的目的。

实施例1：一种手持及可穿戴设备使用的锁相环，包括电容阵列、开关阵列和含译码的状态机；电容阵列包括电容C₁-C_n，设定基础电容单元C＝C0/N；电容C₁-C_n为基础单元的倍数或等于基础单元，同时满足C0＝C₁+C₂……+C_n；n、N均为正整数。开关阵列包括开关s₁-s_n、开关sx和开关sy，s₁-s_n每一个开关对应控制一个电容。

电容阵列C1-Cn中每个电容的一端与对应s1-sn开关一端连接，电容的另一端接VSS(或VDD)；s1-sn开关的另一端能够通过金属线vnode和开关sx接VDD(或VSS)实现对应电容的充电，也能够通过金属线vctrl_i和开关sy实现电荷重新分布获得控制电压vctrl_i；状态机用于控制开关阵列。

实施例2：为了能够提高控制电压的精度，减小控制电压预初设值vctrl_i与控制电压目标值vctrl_d偏差，在实施例1的基础上进一步约定，电容阵列中的电容满足Cn＝2^{n -1}*C，N＝2^J-1。

具体如图3、图4所示，电容阵列包括c_128/c_64/c_32/c_16/c_8/c_4/c_2/c_1，该电容阵列有8个电容，由传输门开关组s1～s8控制。开关s1-s8、开关sx和开关sy的实现方式为cmos传输门。C0＝c_128+c_64+c_32+c_16+c_8+c_4+c_2+c_1＝255*c_1。其中c_1代表基本电容单元，其中电容阵列权重分配可参考Cn＝2^n-1*C设置，这里的C等于c_1：

c_2＝2x c_1

c_4＝4x c_1

c_8＝8x c_1

c_16＝16x c_1

c_32＝32x c_1

c_64＝64x c_1

c_128＝128x c_1。

开关s1～s8分别控制八个电容。

开关s8～s1的译码表及对应的vctrl_i如下

s	s<8:1>	vctrl_i
			0	00000000	0
1	00000001	1/255*vdd
			2	00000010	2/255*vdd
3	00000011	3/255*vdd
			4	00000100	4/255*vdd
5	00000101	5/255*vdd
			6	00000110	6/255*vdd
7	00000111	7/255*vdd
			8	00001000	8/255*vdd
9	00001001	9/255*vdd
			10	00001010	10/255*vdd
…	…
			…	…
…	…
			250	11111010	250/255*vdd
251	11111011	251/255*vdd
			252	11111100	252/255*vdd
253	11111101	253/255*vdd
			254	11111110	254/255*vdd
255	11111111	255/255*vdd

由上表可知，本发明快速锁相技术设置控制电压初设值vctrl_i可精确至每一步1/255*vdd，以目前较为通用的vdd＝1v来举例，vctrl初值可调节精度为±3.9mv。

本发明可在两个环节加快锁相速度，一是在初始值vctrl_i的设置阶段，本发明可使vctrl_i置初值在三个参考时钟周期(refclk)内完成，二是环路锁相阶段，本发明可使不同工艺温度电压(PVT)情况下的vctrl初始值vctrl_i与目标值vctrl_d偏差极小，从而加速vctrl从初始值变动为目标值的锁相过程。

实施例3：快速预充到控制电压初设值的方法，该工作时序分为三步，可在三个参考时钟周期内完成，开关阵列由状态机控制。状态机为常规数字电路，可采用全定制电路设计，也可采用verilog/VHDL综合的方法设计。

以图3中的VCO接受vctrl电压的器件为nmos情况的为例，如图5所示时序图，第一个参考时钟周期内全部电容导通至vnode,而vnode通过sx0传输门导通至vss对电容阵列归零放电。第二个时钟周期s1～s8根据s输入将不需充电的电容导通至vctrl_i,此后vnode通过sx1传输门导通至vdd,对需要预充的电容单元充电。

第三个周期sx0/sx1均断开,随后s1～s8全部导通至vctrl_i进行电荷再平衡产生所需vctrl_i电压，sy传输门导通将vctrl_i传输给锁相环。此后开关sx，开关sy、开关s1-sn状态不再变化直至锁相环工作完毕或重新启动。

具体说：

电路启动后第一个参考时钟(refclk)周期内所有电容放电归零，此周期内s1～s8传输门切换至金属线vnode，传输门sy断开，传输门sx切换至vss(vctrl驱动pmos的电路sx切换至vdd)第二个参考时钟周期内对部分电容充电，此周期内s1～s8根据需要的vctrl_i值设置，需要充电的部分电容继续导通至金属线vnode,不需要充电的电容导通至金属线vctrl_i，传输门sy断开，传输门sx切换至vdd(vctrl驱动pmos的电路传输门sx切换至vss),由系统主电源对所有导通至vnode的电容实现充电，其电荷为：

由于控制电压初设值vctrl_i精确可调节，经测量得到vctrl_d目标值后可为其选择最接近的初始值,将其对应的s值保存在寄存器内，以此可实现每一片芯片的控制电压初设值vctrl_i与目标值误差在使得电荷泵锁相速度大为加快。

第三个参考时钟周期内电荷再平衡并输出控制电压初设值vctrl_i给压控振荡器VCO。此周期内传输门sy导通，传输门sx断开使得vnode悬空，s1～s8全部导通至金属线vctrl_i实现电容阵列电荷再分布，从而得到vctrl_i电压值为

此外，本发明控制电压初设值vctrl_i仅需3个参考时钟周期，以常用的26MHz晶振参考时钟为例仅需115ns，远高于现有快速锁相技术的5us。

本发明可依据不同的PVT情况为锁相环电路PLL设置接近控制电压目标值vctrl_d的初设值vctrl_i：如图6所示，涉及标准工艺温度、快速高温与慢速低温两种极端情况，这三种PVT情况代表了4.5sigma的PVT，由图中可见仅需3个参考周期120ns即可产生所需要的控制电压初设值vctrl_i。

实施例4：一种手持及可穿戴设备使用的锁相环，包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和连接在鉴频鉴相器输入端和压控振荡器输出端之间的分频器，所述环路滤波器采用实施例1-2的电路结构。

实施例5：锁相方法，包括以下步骤，1)启动锁相环滤波电路，得到控制电压初设值vctrl_i；

2)将控制电压初设值vctrl_i发送给压控振荡器的同时，启动锁相环电路，电荷泵补偿控制电压初设值vctrl_i到控制电压目标值vctrl_d；

3)压控振荡器根据电压目标值vctrl_d驱动压控振荡器、输出所需时钟频率。

由于开关电容阵列的总容值C0远远大于PLL环路中滤波电容，因此sy导通时C0上的vctrl_i受到的影响可以忽略不计。由于导通后电容阵列总容值依然等于原有积分电容C0，因此本发明技术不改变整个锁相环的环路稳定性。

如图7、图8所示，采用了本发明的锁相环与原有锁相环锁相时间对比：(参考时钟25MHz，锁相环输出时钟500MHZ),从图中可见本发明系统可在全部工艺温度电压情况下大幅度降低锁相时间。

Claims (10)

1.一种基于开关电容阵列的锁相环环路滤波器，其特征在于：包括电容阵列、开关阵列和状态机；

电容阵列包括电容C₁-C_n，设定基础电容单元C＝C0/N，N为整数；电容C₁-C_n的容值为基础电容单元的倍数或等于基础单元，同时满足C0＝C₁+C₂……+C_n；

开关阵列包括开关s1-sn、开关sx和开关sy，每一个开关对应控制一个电容；

电容阵列的中每个电容的一端与对应开关s1-sn一端连接，电容的另一端接VSS或VDD；开关s1-sn的另一端可选择连接至金属线vnode通过开关sx导通至VDD或VSS实现对应电容的充电和放电，也可选择连接至金属线vctrl_i实现电荷重新分布获得控制电压vctrl_i并通过开关sy将控制电压vctrl_i传递给锁相环中的压控振荡器；

状态机用于控制开关阵列。

2.根据权利要求1所述的基于开关电容阵列的锁相环环路滤波器，其特征在于：Cn＝2^{n -1}*C，N＝2^J-1。

3.根据权利要求1所述的基于开关电容阵列的锁相环环路滤波器，其特征在于：N为255，n为8。

4.一种基于开关电容阵列的锁相环，包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和连接在鉴频鉴相器输入端和压控振荡器输出端之间的分频器，其特征在于：所述环路滤波器包括电容阵列、开关阵列和状态机；

电容阵列包括电容C₁-C_n，设定基础电容单元C＝C0/N；电容C₁-C_n为基础单元的倍数或等于基础单元，同时满足C0＝C₁+C₂……+C_n；

开关阵列包括开关s1-sn、开关sx和开关sy；

电容阵列的中每个电容的一端与对应开关s1-sn一端连接，电容的另一端接VSS或VDD；开关s1-sn的另一端可选择连接至金属线vnode通过开关sx导通至VDD或VSS实现对应电容的充电和放电，也可选择连接至金属线vctrl_i实现电荷重新分布获得控制电压vctrl_i并通过开关sy将控制电压vctrl_i传递给锁相环中的压控振荡器；

状态机用于控制开关阵列。

5.根据权利要求4所述的基于开关电容阵列的锁相环，其特征在于：Cn＝2^n-1*C，N＝2^J-1。

6.根据权利要求5所述的基于开关电容阵列的锁相环，其特征在于：N为255，n为8。

7.基于权利要求1-3之任一所述锁相环环路滤波器的一种快速预充到控制电压初设值的方法，其特征在于包括以下步骤：

1)将所有电容放电归零：

开关s1-sn均切换至金属线vnode,开关sy断开，开关sx切换至VSS或VDD，所有电容单元放电，电容阵列上储存的电荷为0；

2)预充电：

根据已知控制电压初设值vctrl_i，选择需要充电的电容单元；对于不需要充电的电容单元，将其对应的开关s1-sn导通至金属线vctrl_i，此时金属线vctrl_i电压同于VSS或VDD；对于需要充电的电容单元，将其对应的开关s1-sn中的开关导通至金属线vnode，金属线vnode经开关sx切换至VDD或VSS；由VDD或VSS向需要充电的电容充电；

3)电荷再分布：

断开开关sx，停止充电；开关s1-sn中所有开关全部导通至金属线vctrl_i实现电容阵列电荷再分布，从而得到控制电压初设值vctrl_i，开关sy导通将控制电压vctrl_i传递给锁相环中的压控振荡器，并将全部电容单元通过开关s1-sn和开关sy连接至锁相环环路。

8.根据权利要求7所述的一种快速预充到控制电压初设值的方法，其特征在于：

步骤1)具体为：开关s1～s8切换至金属线vnode，开关sy断开，开关sx切换至VSS或VDD；

步骤3)具体为：开关s1～s8全部导通至金属线vctrl_i实现电容阵列电荷再分布，从而获得控制电压初设值vctrl_i。

9.根据权利要求4-6之任意所述的锁相环的锁相方法，其特征在于：包括以下步骤：

1)启动锁相环滤波电路，得到控制电压初设值vctrl_i；

2)将控制电压初设值vctrl_i发送给压控振荡器的同时，启动锁相环电路，电荷泵补偿控制电压vctrl从其控制电压初设值vctrl_i变化到控制电压目标值vctrl_d；

3)压控振荡器根据控制电压目标值vctrl_d驱动压控振荡器、输出所需时钟频率。

10.根据权利要求9所述的锁相环的锁相方法，其特征在于：步骤1)具体为：

1.1)将所有电容放电归零：

开关s1-s8均切换至金属线vnode,开关sy断开，开关sx切换至VSS或VDD；

1.2)预充电：

根据已知控制电压初设值vctrl_i，选择需要充电的电容单元；对于不需要充电的电容单元，将其对应的开关s1-s8导通至金属线vctrl_i，此时vctrl_i电压同于VSS或VDD；对于需要充电的电容单元，将其对应的开关s1-s8导通至金属线vnode并经开关sx与VDD或VSS；由VDD或VSS向需要充电的电容充电；

1.3)电荷再分布：

断开开关sx，停止充电；开关s1-s8全部导通至金属线vctrl_i实现电容阵列电荷再分布，从而得到控制电压初设值vctrl_i,开关sy导通将控制电压vctrl_i传递给锁相环中的压控振荡器，并将全部电容单元通过开关s1-s8和开关sy连接至锁相环环路。