KR20060064505A - 주파수 합성 장치 - Google Patents

주파수 합성 장치 Download PDF

Info

Publication number
KR20060064505A
KR20060064505A KR1020050078825A KR20050078825A KR20060064505A KR 20060064505 A KR20060064505 A KR 20060064505A KR 1020050078825 A KR1020050078825 A KR 1020050078825A KR 20050078825 A KR20050078825 A KR 20050078825A KR 20060064505 A KR20060064505 A KR 20060064505A
Authority
KR
South Korea
Prior art keywords
frequency
signal
loop
voltage
output
Prior art date
Application number
KR1020050078825A
Other languages
English (en)
Other versions
KR100723838B1 (ko
Inventor
최장홍
김성도
유현규
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Publication of KR20060064505A publication Critical patent/KR20060064505A/ko
Application granted granted Critical
Publication of KR100723838B1 publication Critical patent/KR100723838B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 주파수 합성 장치를 개시한다.
본 발명에 의하면, 주파수가 분주된 신호와 기준 신호의 주파수의 차이에 따라 가변되는 전압에 따른 주파수를 출력하며, 출력된 주파수를 피드백하여 위상 고정 루프 제어하는 PLL 루프, 주파수 분주된 신호와 기준 신호의 주파수 차이에 대응하는 신호의 전압에 따른 주파수를 출력하며, 출력된 신호를 피드백하여 적응적으로 주파수를 교정하는 AFC 루프 및 출력되는 신호의 주파수를 소정의 비율에 따라 분주한 주파수가 기준 신호의 주파수에 소정의 범위 내에 접근하기 전에는 AFC 루프만 동작하게 하고, 분주한 주파수가 기준 주파수에 소정의 범위 내에 접근하면 AFC 루프의 동작을 중지시키고 PLL 루프만 동작하도록 제어하는 락 검출부를 포함하여, 전하펌프의 출력 DC 전위를 전하펌프의 전류원의 DC 전류의 오차가 최소화된 영역에서 동작하도록 하여 종래에 비해 주파수 순도 특성을 개선하는 효과가 있으며, 또한 PLL 루프의 위상 마진을 확보하기 위해서는 전압제어 발진기의 이득이 일정해야 되는데, 본 발명을 이용하여 전압제어발진기의 이득이 비교적 일정해지는 효과를 제공한다.

Description

주파수 합성 장치{Apparatus for frequency synthesizer}
도 1은 종래의 주파수 합성기를 블록으로 도시한 것이다.
도 2는 통상적인 전하 펌프의 내부 회로의 예를 도시한 것이다.
도 3은 본 발명에 따른 주파수 합성 장치의 구성의 일 예를 블록으로 도시한 것이다.
도 4는 본 발명에 따른 주파수 합성 장치의 다른 예를 블록으로 도시한 것이다.
도 5는 본 발명에 따른 적응주파수교정기의 내부 구조의 예를 블록으로 도시한 것이다.
도 6은 본 발명에 따른 전압제어발진기의 내부 구조의 일 예를 도시한 것이다.
도 7은 본 발명에 따른 전압제어발진기의 스위치와 커패시터의 스위치 입력과 가변용량 다이오드의 입력전압에 따라 변하는 전압제어발진기의 출력 주파수를 도시한 것이다.
도 8은 도 2에 도시된 전하 펌프의 전류의 불일치와 출력 전압값의 관계를 도시한 것이다.
도 9는 AFC 루프에서 PLL 루프로의 진행과정에서 전압제어 발진기의 입력 전 업에 따른 출력 주파수의 변화를 그래프로 도시한 것이다.
도 10은 AFC 루프를 중지시키지 않을 경우에 발생될 수 있는 상태를 도시한 것이다.
도 11은 도 4의 각 노드의 타이밍 다이어그램이다.
본 발명은 무선 통신 분야에 관한 것으로서, 무선 통신에 필요한 주파수를 합성하는 장치에 관한 것이다.
최근 부품의 집적화가 급속하게 진행되면서 기존의 외부 부품이 칩 내부에 집적화되고 있다. 집적화되는 대부분의 LC 전압제어발진기는 MOS 바렉터와 Spiral 인덕터로 구성되는 LC 탱크회로와 LC 탱크회로의 손실을 보상하기 위한 네거티브(negative) 트랜스 컨덕턴스로 구성된다. MOS 바렉터의 커패시턴스의 변화폭이 크지 않기 때문에 일반적으로 고정된 값을 갖는 커패시터를 스위칭하여 전체 커패시턴스 변화폭을 크게 하여 주파수 튜닝 범위를 넓힌다. 이러한 구조를 이하 스위칭 커패시터 주파수합성기라 한다.
도 1은 종래의 주파수 합성기를 블록으로 도시한 것이다.
도 1에서 분주기(150), 적응주파수교정기(160), 전압제어발진기(140)로 이루어진 루프를 AFC 루프라고 한다. AFC 루프는 전압제어발진기(140)에서 출력된 전압 신호의 주파수가 분주기(150)에서 분주되고, 이 분주된 전압 신호의 주파수(Vdiv) 가 레퍼런스(Vref) 전압신호의 주파수와 함께 적응주파수교정기(160)로 입력된 후 주파수 제어되어 다시 전압제어 발진기(140)로 입력되는 루프를 구성한다.
도 1에서 주파수 위상 검출기(110), 전하펌프(120), 루프 필터(130), 전압제어발진기(140), 분주기(150)로 이루어진 루프를 PLL루프라고 한다.
PLL 루프에서 주파수 위상 검출기(110)는 입력되는 분주된 전압(Vdiv)과 레퍼런스(Vref) 전압의 주파수 위상을 검출하고 전하펌프(120)에서 전하 조절을 한 후 루프 필터(130)를 거쳐 전압제어발진기(140)로 입력되는 루프를 구성한다.
도 1과 같은 종래의 스위칭 커패시터 주파수 합성기는 AFC 루프와 PLL루프가 동시에 동작하여 전하펌프(120)의 출력 DC 전위가 최하위 전위부터 최상위 전위까지 변할 수 있다.
도 2는 통상적인 전하 펌프의 내부 회로의 예를 도시한 것이다. 전하펌프는 소싱(sourcing) 전류원(221), 싱킹(sinking) 전류원(224), 업 스위치(222) 및 다운 스위치(223)로 구성된다.
일반적으로 전류원의 전류가 전압에 관계없이 일정한 전류를 유지하기 위해서는 그 내부의 임피던스가 무한대이어야 한다. 이러한 전류원을 이상적인 전류원이라고 한다. CMOS 집적회로에서는 전류원을 MOS 트랜지스터로 구현하는데, MOS의 기본 특성상 유한한 임피던스값을 가진다. 또한 MOS의 채널 길이 변조(channel length modulation) 효과에 의해 출력 전압에 따라 출력 임피던스가 변하게 되어 전류원의 전류 또한 변한다.
상기와 같은 이유로 전하펌프의 출력(CP out) DC의 전위에 따라 전하펌프 내 부의 싱킹 전류(224)와 소싱 전류(221)의 오차가 발생한다. 그 결과 도 1에 도시된 주파수 합성기의 출력 주파수가 원하는 주파수 대역이 아닌 다른 대역의 값이 되는 스퓨리어스(spurious)의 발생 원인이 되는 문제를 일으킨다. 즉 불요파인 스퍼(spur) 특성이 불량한 것이며, 이는 도 1의 주파수 합성기를 사용하는 이동 통신 시스템과 같은 장치에서 통신 감도를 떨어뜨리는 직접적인 원인이 될 수 있는 문제가 있는 것이다.
본 발명이 이루고자 하는 기술적인 과제는, 상기의 문제점들을 해결하기 위해, 주파수 순도특성이 우수한 주파수 합성기를 제공하기 위한 불요파인 스퍼 특성이 우수한 주파수 합성 장치를 제공하는 데 있다.
상기 기술적 과제를 해결하기 위한 본 발명에 의한, 주파수 합성 장치는, 소정의 비율로 주파수가 분주된 신호와 기준 신호의 주파수의 차이에 따라 전하를 축적하거나 감소시키는 전하펌프를 통해 가변되는 전압에 따른 주파수를 출력하며, 출력된 주파수를 피드백하여 상기 분주될 신호로 공급하여 위상 고정 루프(phase locked loop) 제어하는 PLL 루프; 상기 주파수 분주된 신호와 기준 신호의 주파수 차이에 대응하는 펄스 신호의 전압에 따른 주파수를 출력하며, 출력된 신호를 피드백하여 상기 분주될 신호로 공급하여 적응적으로 주파수를 교정하는 AFC 루프; 및 상기 전하펌프의 소싱(sourcing) 전류와 싱킹(sinking) 전류의 차이가 최소가 되는 전압에 따라 출력되는 신호의 주파수를 상기 소정의 비율에 따라 분주한 주파수가 상기 기준 신호의 주파수에 소정의 범위 내에 접근하기 전에는 상기 AFC 루프만 동작하게 하고, 상기 분주한 주파수가 상기 기준 주파수에 소정의 범위 내에 접근하면 상기 AFC 루프의 동작을 중지시키고 상기 PLL 루프만 동작하도록 제어하는 락 검출부;를 포함하는 것을 특징으로 한다.
이때에 PLL 루프는, 상기 기준 신호의 주파수와 분주된 신호의 주파수를 비교하여 그 차이에 따른 펄스열을 출력하는 주파수/위상검출기; 상기 주파수/위상검출기에서 출력되는 펄스 신호에 따라 전하를 축적하거나 감소시켜 펄스 신호에 대응하는 전압으로 변환하는 전하펌프; 상기 전하펌프에서 축적하거나 감소시키는 전하를 소정의 대역폭 이상에서는 그 성분을 감쇠시켜 그 전하에 대응하는 전압을 가변하여 출력하는 루프필터; 입력되는 전압에 따라 특정한 주파수를 가지는 신호를 출력하는 전압제어발진기; 상기 전압제어발진기에서 출력되는 신호의 주파수를 소정의 비율로 분주하여 상기 주파수/위상검출기로 출력하는 분주기; 및 상기 락 검출부가 상기 AFC 루프만 동작하도록 제어할 때에는 상기 전하펌프의 소싱(sourcing) 전류와 싱킹(sinking) 전류의 차이가 최소가 되는 전압을 상기 루프필터에 공급하여 상기 전압제어발진기의 입력으로 제공하게 하고 상기 전하펌프의 출력이 상기 루프필터로 입력되는 것을 차단하며, 상기 락 검출부가 상기 PLL 루프만 동작하도록 제어하는 이후부터는 상기 전하펌프의 소싱(sourcing) 전류와 싱킹(sinking) 전류의 차이가 최소가 되는 전압을 상기 루프필터에 공급하여 상기 전압제어발진기의 초기값으로 제공하고, 상기 전하펌프의 출력을 상기 루프필터의 입력으로 연결시키는 전압원;을 포함하는 것이 바람직하다.
그리고 이 경우 상기 전압제어발진기는 서로 병렬로 연결된 복수의 커패시터와 각 커패시터들간의 연결을 스위칭할 수 있는 스위치들을 포함하는 커패시터 배열부를 포함하며, 상기 AFC 루프는, 상기 전압제어발진기; 상기 분주기; 및 상기 기준 신호의 주파수와 상기 분주된 신호의 주파수의 차이를 카운트한 값에 대응하는 신호를 상기 전압제어발진기의 커패시터 배열의 스위치로 출력하여 상기 카운트 값에 따라 스위칭되어 합성되는 커패시터의 값을 이용하여 상기 전압제어발진기에서 출력되는 신호의 주파수를 조절하며, 상기 카운트 값이 변경되면 그 변경된 것을 나타내는 신호를 상기 락 검출부로 출력하는 적응주파수교정기;를 포함하는 것이 바람직하다.
이하에서 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시예를 상세히 설명한다.
도 3은 본 발명에 따른 주파수 합성 장치의 구성의 일 예를 블록으로 도시한 것이다.
이 주파수 합성 장치는 소정의 비율로 주파수가 분주된 신호와 기준 신호의 주파수의 차이에 따라 전하를 축적하거나 감소시키는 전하펌프를 통해 가변되는 전압에 따른 주파수를 출력하며, 출력된 주파수를 피드백하여 상기 분주될 신호로 공급하여 위상 고정 루프(phase locked loop) 제어하는 PLL 루프(300), 상기 주파수 분주된 신호와 기준 신호의 주파수 차이에 대응하는 펄스 신호의 전압에 따른 주파수를 출력하며, 출력된 신호를 피드백하여 상기 분주될 신호로 공급하여 적응적으로 주파수를 교정하는 AFC 루프(310) 및 상기 전하펌프의 소싱(sourcing) 전류와 싱킹(sinking) 전류의 차이가 최소가 되는 전압에 따라 출력되는 신호의 주파수를 상기 소정의 비율에 따라 분주한 주파수가 상기 기준 신호의 주파수에 소정의 범위 내에 접근하기 전에는 상기 AFC 루프만 동작하게 하고, 상기 분주한 주파수가 상기 기준 주파수에 소정의 범위 내에 접근하면 상기 AFC 루프의 동작을 중지시키고 상기 PLL 루프만 동작하도록 제어하는 락 검출부(320)를 포함한다.
도 4는 본 발명에 따른 주파수 합성 장치의 다른 예를 블록으로 도시한 것이다. 도 4의 이 장치는 도 3의 각 구성 블록을 상세하게 구현한 일 예이다.
PLL 루프는, 기준 신호 Vref의 주파수와 분주된 신호 Vdiv의 주파수를 비교하여 그 차이에 따른 펄스열을 출력하는 주파수/위상검출기(410), 주파수/위상검출기(410)에서 출력되는 펄스 신호에 따라 전하를 축적하거나 감소시켜 펄스 신호에 대응하는 전압으로 변환하는 전하펌프(420), 전하펌프(420)에서 축적하거나 감소시키는 전하를 소정의 대역폭 이상에서는 그 성분을 감쇠시켜 그 전하에 대응하는 전압을 가변하여 출력하는 루프필터(420), 입력되는 전압에 따라 특정한 주파수를 가지는 신호를 출력하는 전압제어발진기(450), 전압제어발진기(450)에서 출력되는 신호의 주파수를 소정의 비율로 분주하여 그 분주된 신호 Vdiv를 주파수/위상검출기(460)로 출력하는 분주기(460) 및 락 검출부(470)가 AFC 루프만 동작하도록 제어할 때에는 전하펌프(420)의 소싱(sourcing) 전류와 싱킹(sinking) 전류의 차이가 최소가 되는 전압 Vopt를 루프필터(440)에 공급하여 전압제어발진기(450)의 입력으로 제공하게 하고 전하펌프(420)의 출력이 루프필터(440)로 입력되는 것을 차단하며, 락 검출부(470)가 PLL 루프만 동작하도록 제어하는 이후부터는 Vopt 전압을 루프필 터(440)에 공급하여 전압제어발진기(450)의 초기값으로 제공하고, 전하펌프(420)의 출력을 루프필터(440)의 입력으로 연결시키는 전압원(430)을 포함한다.
그리고 전압제어발진기(450)는 서로 병렬로 연결된 복수의 커패시터와 각 커패시터들간의 연결을 스위칭할 수 있는 스위치들을 포함하는 커패시터 배열부를 포함하며, AFC 루프는, 전압제어발진기(450), 분주기(460) 및 기준 신호 Vref의 주파수와 분주된 신호 Vdiv의 주파수의 차이를 카운트한 값에 대응하는 신호 Dcnt를 전압제어발진기(450)의 커패시터 배열의 스위치로 출력하여 Dcnt 카운트 값에 따라 스위칭되어 합성되는 커패시터의 값을 이용하여 전압제어발진기(450)에서 출력되는 신호의 주파수를 조절하며, Dcnt 카운트 값이 변경되면 그 변경된 것을 나타내는 신호 LD control을 락 검출부(470)로 출력하는 적응주파수교정기(480)를 포함한다.
본 발명에 따른 전압제어발진기(450)는 VCO(Voltage Controlled Oscillator)의 속성을 포함하고 있다. VCO의 기본적인 기능은 입력전압에 따라 특정한 주파수를 출력하는 것이다. 본 발명에 따른 전압제어발진기(450)의 기능은 이하에서 다시 설명될 것이다.
PLL 루프를 구성하는 주파수/위상검출기(410), 전하펌프(420), 루프필터(440), 분주기(460)의 기본적인 동작은 통상적인 PLL(Phase Locked Loop)의 동작과 실질적으로 동일하며, 이는 본 발명이 속한 기술 분야의 통상의 지식을 가진 자가 용이하게 알 수 있는 것이므로 본 발명의 특성을 설명하기 위한 것을 제외하고는 별도의 설명을 하지 않을 것이다.
또한 본 발명에 따른 전압제어발진기(450) 역시 본 발명에 따른 특징에 대한 설명 외에 일반적인 전압제어발진기 기능에 대한 설명도 별도로 하지 않을 것이다.
본 발명에 따른 적응주파수교정기(480)는 AFC(Adaptive Frequency Calibration)로 통칭되며, 적응주파수교정기(480)는 기준전압신호 Vref 와 분주된 전압신호 Vdiv 을 입력받아 두 신호간의 주파수 차이를 카운트한 값에 해당되는 신호인 소정 비트의 Dcnt 신호와 Dcnt 신호에 변동이 있는 경우 LD control 신호를 출력한다.
적응주파수교정기(480)의 주파수를 교정하는 그 기본적인 기능은 도 1의 적응주파수교정기(160)와 유사하므로, 본 발명의 특성에 따른 설명을 제외하고는 마찬가지로 별도의 설명은 생략한다.
도 5는 본 발명에 따른 적응주파수교정기의 내부 구조의 예를 블록으로 도시한 것이다.
적응주파수교정기(480)는 Vref와 Vdiv의 주파수 차이에 해당하는 펄스를 발생하는 주파수 검출기(481)와 주파수 검출기(481)의 출력 펄스를 입력받아 이를 카운팅하는 업/다운 카운터(482)를 포함한다.
주파수 검출기(481)는 Vdn 과 Vup의 펄스를 출력한다. Vref 와 Vdiv 의 주파수 차이가 음이면 그 차이 주파수에 해당하는 펄스가 Vdn으로 출력되고, Vref 와 Vdiv 의 주파수 차이가 양이면 차이 주파수에 해당하는 펄스가 Vup로 출력된다.
업/다운 카운터(482)는 주파수 검출기(481)의 Vdn의 펄스가 발생하면 업 카운팅을 하고, Vup의 펄스가 발생하면 다운 카운팅을 한다. 여기서 업/다운 카운터 (482)의 값은, 예를 들면 0부터 2N+1 -1 값을 갖는다. 이 값은 Dcnt 신호의 값이기도 하다. Dcnt 신호는 전압제어발진기(450)로 입력된다. Dcnt 신호는 도 5에는 하나의 선으로만 표시되어 있지만, 예를 들면 N+1 비트의 값이며, N+1개의 신호선으로 구성될 수 있다.
결국 적응주파수교정기(480)는 입력되는 기준전압 Vref와 분주된 전압신호 Vdiv 간의 주파수 차이에 해당되는 카운팅 펄스 신호를 카운트한 값인 Dcnt 신호를 출력한다. 적응주파수교정기(480)는 Vref 신호와 Vdiv 신호의 차이 주파수의 펄스를 카운팅하여 Dcnt 값을 결정하고, Dcnt 값의 변화는 전압제어발진기(450)의 주파수 변화를 가져오게 된다.
주파수 검출기(481)의 출력 Vup 과 Vdn 중 하나라도 펄스가 발생하면 적응주파수교정기(480)는 이를 나타내는 제어신호인 LD control 신호를 락 검출부(470)로 출력한다. 혹은 Vup, Vdn 신호의 어느 하나라도 펄스가 발생하면 Dcnt 출력이 변경되고, 이때에 LD control 신호가 출력된다. 즉, LD control 신호는 Dcnt 신호와 동기되며, Dcnt 신호의 값이 변하면 혹은 Dcnt 신호의 주파수가 변경되면 LD control 신호가 출력된다.
AFC 루프는 분주기(460)의 분주비에 따라 출력 주파수가 결정되는데 분주비에 의해 결정된 출력 주파수에 가장 근접한 주파수를 얻기 위해 전압제어발진기(450)를 제어한다. 그리고 Loop SW 제어신호를 입력받으면 적응주파수교정기(480)는 비활성화된다. 이때에 예를 들면 Loop SW 제어신호의 값이 "1"일 경우 비활성화 될 수 있다.
적응주파수교정기(480)의 출력 Dcnt 값을 Vref와 Vdiv의 주파수 차이와 관계없이 그대로 유지하는 것이 비활성화 상태이고, Vref와 Vdiv의 주파수 차이에 해당하는 Dcnt값을 출력하는 것이 활성화 상태이다. 즉, 만일 적응주파수교정기(480)가 Loop SW 신호를 입력받고 비활성화되어 있으면, 비활성화되어 있는 동안 업카운팅, 다운 카운팅을 하지 않고, Dcnt 값은 변경되지 않으며, 그 결과 LD control 신호도 구동되지 않는다. 이와 같은 동작에 대해서는 이하에서 다시 상세하게 설명될 것이다.
도 6은 본 발명에 따른 전압제어발진기(450)의 내부 구조의 일 예로, 스위칭을 통해 커패시터를 서로 병렬 연결하여 주파수 튜닝 범위를 확장시키는 구현 예이다.
전압제어발진기(450)는 인덕터(455, 456)와 가변용량 다이오드(varator diode)인 바렉터 다이오드(457, 458)를 포함하여 발진되는 전압을 출력하는 LC 탱크(454), 리액턴스 L과 커패시턴스 C 성분의 손실을 보상하여 지속적인 발진을 위한 부성저항(Negative GM)부(452) 및 주파수 가변범위를 확장하기 위한 커패시터 배열부(451, 453)로 구성된다.
Vctrl로 표시되는 신호는 전압제어발진기(450)의 입력으로 도 4의 루프필터(440)의 출력이다.
커패시터 배열부(451, 453)은 서로 같은 내부 구조를 가지고 있으며, 도면에서는 하나의 커패시터 배열부(453)의 내부만을 상세하게 도시하였다. 커패시터 배 열부(453) 내부의 커패시터들(C0 내지 Cn)은 서로 병렬 연결되었으며, LC 탱크(454) 내부의 커패시턴스 성분과는 병렬로 연결된다. 그리고 커패시터 배열부(453) 내부의 각 커패시터들(C0 내지 Cn)은 대응되는 스위치들(S0 내지 Sn)과 직렬로 연결된다. 대응되는 스위치(S0 내지 Sn)가 온(on)되면 온된 스위치에 대응되는 커패시터들(C0 내지 Cn)은 스위치가 온된 다른 커패시터들 및 LC 탱크(454)의 커패시턴스 성분인 바렉터 다이오드(457)와 병렬 연결된다. 다른 커패시터 배열부(451)의 내부 구조도 동일하다.
적응주파수교정기(480)의 출력 Dcnt 신호의 N+1의 각 비트는 커패시터 배열부(453)의 각 스위치 S0-Sn 으로 각각 연결된다. 만일 적응주파수교정기(480)의 출력 Dcnt 신호의 비트수가 달라지면 커패시터 배열부(453)의 각 스위치들의 개수도 그에 따라 달라진다.
Dcnt 신호의 각 비트의 값에 따라 커패시터 배열(453)의 각 스위치의 On, Off가 결정된다. 마찬가지로 출력 Dcnt 신호의 N+1의 각 비트는 커패시터 배열부(451)의 각 스위치 S0-Sn으로도 연결된다. Dcnt 신호의 각 비트의 값에 따라 커패시터 배열(451)의 각 스위치의 On, Off가 결정된다.
업/다운 카운터(482)에 의해 출력된 N+1비트의 Dcnt 값은 전압제어발진기(450)의
Figure 112005047468558-PAT00001
의 값을 결정한다. 즉, 업 카운팅을 하면
Figure 112005047468558-PAT00002
에서 온(on)되는 스위치가 늘어나며, 그에 따라 합성 캐피시턴스의 값이 증가되어 전압제어발진기(450)의 발진주파수가 감소되고, 반대로 다운 카운팅을 할 경우
Figure 112005047468558-PAT00003
에서 온되는 스위치가 줄어들어, 그에 따라 합성 캐피시턴스의 값이 감소되어 전압제어발진기(450)의 발진주파수가 증가된다.
예를 들어 Dcnt 값이 5bit 의 00000 값이면 S0 부터 S4가 다 off 가 된다. Dcnt의 값이 00001일때는 S0=1, S1=0, S2=0, S3=0, S4=0이 되어 S0만 on 되고 나머지 스위치는 off 상태가 된다. 이와 같은 방식으로 적응주파수교정기(480)의 카운터 출력이 커패시터배열부(451, 453)의 스위치를 on/off 시킨다.
이하에서는 상기와 같은 스위치의 온/오프 상태에 따라 전압제어발진기(450)의 출력 주파수가 변경되는 것을 설명한다.
통상적인 LC 탱크의 발진 신호의 출력 주파수는
Figure 112005047468558-PAT00004
로 나타낼 수 있다. 그런데 도 6에서 LC 탱크(454)의 발진 신호의 출력 주파수로 즉, 전압제어발진기의 출력 주파수로 하나의 신호선이 아니라 A, B의 두 개의 신호선을 정하는 것은 노이즈에 덜 민감하도록 차동(differential)구조를 취한 것이다. 즉, 전압제어발진기(450)의 출력인 Vvco는 LC 탱크(454) 양단인 A, B 점에서 출력되는 신호의 차동 신호간의 전압이며, 전압제어발진기(450)의 출력 주파수 역시 상기 차동 신호의 주파수이다.
일반적으로 집적회로로 구현되는 바렉터 값의 가변범위가 작아 원하는 가변주파수 범위를 얻기가 어렵다. 따라서 도 5에서처럼 커패시터 배열부(453)를 추가적으로 연결하면 LC 탱크(454)의 출력 주파수, 즉 본 발명에 따른 전압제어발진기(450)의 출력주파수는
Figure 112005047468558-PAT00005
과 같이 결정되어 주파수 가변 범위가 확장된다.
여기서
Figure 112005047468558-PAT00006
은 {0,1} 이다. 즉,
Figure 112005047468558-PAT00007
의 각 스위치가 켜지면 그 값은 1이며, 켜지지 않은 스위치의 값은 0이다.
Figure 112005047468558-PAT00008
의 값은 AFC 루프의 적응주파수교정기(480)의 동작에 의해 결정되며, 상기에 이미 설명되었다.
도 7은 본 발명에 따른 전압제어발진기(450)의 커패시터 배열(451,453)의 스위치 입력과 가변용량 다이오드의 입력전압 즉, 루프필터(440)의 출력 전압인 Vctrl에 따른 전압제어발진기(450)의 출력 Vvco의 주파수 변화를 도시한 것이다.
도 7은 전압제어발진기(450)의 입력 Vctrl의 값을 접지 전압(0 V)부터 공급전압(Vdd)까지 가변했을 때,
Figure 112005047468558-PAT00009
의 값이 변경됨에 따라 그에 해당하는 전압제어 발진기(450)의 발진 주파수를 도시한 그림이다. 여기서
Figure 112005047468558-PAT00010
의 값은 0,0 …0(모든 스위치 오프) 부터 1,1 …1(모든 스위치 온) 이다.
Figure 112005047468558-PAT00011
의 값이 0,0 …0 의 값일 때 전압제어발진기(450)의 출력주파수는 VVCO [0] 그래프에 해당하고,
Figure 112005047468558-PAT00012
의 값이 1,1 …1 의 값일 때는 VVCO[N] 그래프에 해당한다. 이전에 설명했듯이
Figure 112005047468558-PAT00013
의 값은 AFC의 루프에 의해 결정되고 Vctrl의 값은 PLL 루프에 의해 결정되기 때문에, AFC 루프에 의해서 도 7의 그래프 VVCO[0] 부터 VVCO[N] 중 어느 하나가 결정된다. 그리고 AFC루프가 비활성화 되면 PLL 루프에 의해 선택된 점에서 주파수 합성장치가 락킹(locking)된다. 락킹된다는 것은 전압제어발진기(450)에서 출력되는 주파수가 더 이상 변경되지 않고 고정되는 것이다. 즉 PLL(phase locked loop) 기능에 의해 위상이 고정된 것이다.
그리고 Vopt는 앞에서도 언급한 것과 같이 도 2의 전하펌프에서 싱킹전류(224)와 소싱전류(221)간의 차이인 전류 불일치가 0이 되는 전하펌프의 출력 DC 전위이다.
도 8은 도 2에 도시된 전하 펌프의 전류의 불일치와 출력 전압값의 관계를 도시한 것이다. 이는 도 2의 전하펌프의 출력(CP out) DC의 전위와 싱킹 전류(224)와 소싱 전류(221)간의 차이간의 관계이다.
스퍼특성의 영향을 미치는 요소 중 큰 부분을 차지하는 요소는 전하펌프의 전류간의 불일치(mismatch)이다. 이는 전하펌프의 출력 전압에 의해 도 8에서처럼 변한다. 따라서 도 8에서 전류 불일치가 0이 되는 전압인 Vopt 전압에서 원하는 주파수에 근접한 점에서 PLL 루프가 락킹되면 전류 불일치가 0이 되어 스퍼특성이 개선된다.
도 8의 그래프에서 볼 수 있듯이 도 2의 CPout의 전압이 Vopt에서 멀어질 수록 도 2의 싱킹 전류(224)와 소싱 전류(221)의 불일치는 커지게 된다.
일반적으로 Vctrl의 전압과 CPout 전압은 선형적인 관계를 갖기 때문에 Vctrl의 전압이 Vopt 근처에서 동작하도록 하여 도 2의 싱킹 전류(224)와 소싱 전류(221)의 불일치를 감소시킬 수 있다. 만일 싱킹 전류(224)와 소싱 전류(221)의 불일치가 커지면 발진 주파수의 스퍼특성이 나빠진다. 특히 이러한 전류 불일치는 레퍼런스 주파수와 상호 작용을 일으켜 발진신호 이외에
Figure 112005047468558-PAT00014
주파수에서 원치 않는 신호 성분이 나타나는데, 이 성분이 스퍼(spur)다. 여기서
Figure 112005047468558-PAT00015
는 전압제어발진기의 발진 주파수이고,
Figure 112005047468558-PAT00016
는 레퍼런스 주파수이다. 레퍼런스 주파수의 옵셋을 갖기 때문에 이를 레퍼런스 스퍼라고도 한다. 이러한 스퍼는 통신 시스템에서 감도를 저하시키는 요인이 되기 때문에 가능한 작아야 한다.
스퍼 성분은 싱킹 전류와 소싱 전류의 불일치에 비례해서 커지기 때문에 도 8에서 CPout의 전압이 Vopt 근처에 있는 것이 스퍼를 줄일 수 있는 방법 중 하나이 다.
도 7의 low spur region은 Vctrl이 락킹되는 포인트 중 Vopt 전압의 근처에서 락킹이 되면 스퍼 특성이 개선되는 영역을 의미한다. 스퍼 특성 개선을 위해 가장 좋은 방법은 Vctrl 전압과 Vopt 전압이 같도록 하는 것이다. 그러나, 전압제어발진기(450)의 발진 주파수를 가변해야 하기 때문에 Vctrl 전압을 Vopt 전압으로 고정시킬 수는 없다.
본 발명을 통해 도 7의 low spur region에서 특히 Vopt와 가까운 전압에서 주파수가 락킹되도록 한다. 이를 위해 본 발명의 주파수 합성동작은 전압제어발진기의
Figure 112005047468558-PAT00017
값을 결정하는 AFC 루프의 동작과, 최종 주파수 합성을 위한 PLL 루프의 동작으로 이루어진다. 도 4의 락 검출부(470)의 출력인 Loop SW 신호의 상태에 따라 Vopt 전압을 전하펌프(420)의 출력에 연결하여 PLL 루프는 비활성화되고, 적응주파수 교정기(480)의 동작이 활성화되어 AFC 루프의 동작이 활성된다.
Loop SW 출력이 활성화되면(예를 들어 "0"의 값이 되면) 적응주파수교정기(480)가 활성화되며, 전압원(430)은 Vopt 전압을 루프필터(440)에 연결하여 PLL 루프를 비활성화시킨다. PLL 루프는 Vdiv 와 Vref의 위상차가 0이 되도록 하는 것이 그 기능이다. Vdiv 와 Vref의 위상차가 0이 되려면 전압제어발진기(450)의 발진주파수가 M*Vref의 주파수가 되어야한다. 이때의 M은 분주기(460)의 분주비이다. 그런데 전압제어발진기(450)의 출력 주파수는 입력 Vctrl에 의해 결정되고, Vctrl은 전하펌프(420)의 출력 전류와 루프 필터(440)의 임피던스값에 의해 결정된다. 그러 므로 루프 필터(440)의 입력을 Vopt의 전압으로 강제로 인가하면 PLL 루프가 비활성화된다.
적응주파수교정기(480)는 Vref와 Vdiv 의 주파수 차이를 비교해서 Vdiv의 주파수와 Vref의 주파수의 차이가 소정의 주파수인 fdiff 이내가 되도록 전압제어발진기(450)의 스위치
Figure 112005047468558-PAT00018
값을 교정한다. fdiff 값은 도 7에서 Vctrl의 전압이 Vopt 일때 인접한 2개의 그래프, 예를 들면 그래프 Vvco[n-1]과 Vvco[n]의 주파수 차이 중 가장 작은값의 1/2 이내로 결정하는 것이 바람직하다. 여기서 n은 1부터 N이다. 왜냐하면 fdiff가 너무 클 경우, AFC루프 동작에 의해 결정된
Figure 112005047468558-PAT00019
의 값에 따른 전압제어발진기(450)의 출력 주파수와 최종 합성 주파수 간의 오차가 크기 때문에, PLL 루프에 의해 락킹되는 Vctrl 전압이 low spur region 영역에서 벗어나서 락킹될 수 있기 때문이다.
락 검출부(470)는 AFC루프가 동작하는 중에 PLL 루프를 활성화시키거나 또는 계속 비활성화 상태로 유지시키는 제어 기능을 한다. 락 검출부(470)는 Vref와 적응주파수교정기(480)의 출력중 하나인 LD control 제어신호를 입력받아 일정한 조건 하에서 PLL 루프를 활성화시키거나 또는 계속 비활성화 상태로 유지시키는 제어 신호 Loop SW를 출력 한다.
락 검출부(470)는 Vref을 입력받아 M/fdiff 시간을 계산하고 만일 M/fdiff 시간 동안 LD Control 입력이 발생하지 않으면 Loop SW 신호를 출력한다. 이 신호를 입 력받은 적응주파수교정기(480)는 비활성화되고, 전압원(430)의 Vopt 출력과 전하펌프(420)의 출력은 분리된다.
만일 M/fdiff 이내에 LD Control 펄스 신호가 발생하면 락 검출부(470)에서는 이전에 입력된 LD control 신호가 상기의 M/fdiff 시간 내에 다시 입력될 것을 기다리는 시간 계산을 초기화한다. 이 경우 적응주파수교정기(480)는 계속 활성화되어 있는 상태이며, 전압원(430)의 Vopt와 전하펌프(420)의 출력은 연결되어 있는 상태이다.
락 검출부(470)는 Vref의 신호를 입력받아 시간을 측정하는 수단으로 사용할 수 있다. 분주비 M과 fdiff 는 이미 결정된 값이므로 M/fdiff 시간 역시 정해진 시간 값이다. Vref 신호는 일정한 주파수 값을 가지는 신호이므로, 이 주파수 값을 이용하여 락 검출부(470)는 M/fdiff 시간을 측정할 수 있다. 예를 들어 M/fdiff 시간이 Vref의 펄스가 10번 반복됐을때의 시간과 같다면 Vref의 펄스가 10번 반복되는 동안 계속해서 LD control 신호가 발생하지 않으면 락 검출부(470)는 Loop SW 신호를 "1"로 활성화시키는 것이다.
이 활성화된 Loop SW 신호를 입력받은 적응주파수교정기(480)는 비활성화된다. 그리고 전원부(430)는 활성화된 Loop SW 신호가 입력되면 Vopt 와 전하펌프(420)의 출력을 분리시킨다. 그 결과 전하펌프(420)의 원 출력이 루프필터(440)로 입력되며, 그 결과 AFC 루프의 동작은 정지되고, PLL 루프가 활성화된다.
이와 같이 PLL 루프 동작 시에 전하펌프(420) 출력전압을 Vopt 전압으로 초 기화시키면 상기 설명한대로 스퍼 특성을 개선할 수 있다.
이하 본 발명에 따라 스퍼 특성이 개선되는 과정을 더 상세하게 설명한다.
도 9는 AFC 루프에서 PLL 루프로의 진행과정에서 전압제어 발진기의 입력 전업에 따른 출력 주파수의 변화를 그래프로 도시한 것이다.
도 9에서 전압제어발진기의 초기의 출력 주파수가 Fvco0이며, Fvco1로 전압제어발진기(450)의 출력 주파수를 변경하려고 할 때에 AFC 루프에 의해 1과 2의 과정을 거쳐 Fvco1에 근접한 주파수로 이동한 다음, 락 검출부(470)의 제어에 따라 AFC 루프의 동작은 중지되고, PLL 루프에 의해 3의 과정을 거쳐 Fvco1의 출력 주파수를 얻게 된다.
1과 2의 과정 즉, AFC 루프 동작에 의해 전압제어발진기(450)로 입력되는 Vctrl 전압은 Vopt 전압으로 고정되고, 적응주파수교정기(480)의 카운팅 동작에 의해 출력 Dcnt 값은 도 5의 커패시터 배열부(451, 453) 스위치들의 일부를 ON 시켜 즉, 합성 커패시턴스 값을 증가시켜 출력주파수를 도 9의 2과정의 마지막 시점의 주파수로 감소시킨다.
도 9에서 Fvco0의 주파수에서 이동하여 Fvco1의 주파수에 가장 근접해지는 시점인 2 과정의 마지막 시점의 주파수와 Fvco1의 차가 상기에서 설명한 소정 주파수 이내가 되면, 락 검출부(470)는 AFC 루프를 비활성화시키고 PLL 루프를 동작시키는 제어신호 loop SW를 출력한다.
이때에 스위치가 조절된 결과인 고정 커패시턴스 값을 갖는 전압제어발진기(450)를 기본으로 하여 통상적인 PLL 동작을 하여 분주된 신호(Vdiv)의 주파수와 위상이 기준주파수(Vref)와 동기된다. 이는 PLL 루프의 고유 기능에 따라 동작된 것이다. 다시 말해 AFC 루프의 동작이 정지되고, 그 이후에는 PLL 루프에 의해 주파수가 락킹이 되기 때문에 전하 펌프(440)의 출력전압은 Vopt에서 크게 벗어나지 않는 범위에 위치하게 된다.
즉, 본 발명에 따른 동작은 초기에는 본 발명에 따라 AFC 루프 동작에 의해 원하는 출력 주파수에 근접한 주파수를 발생시키고, 가장 근접한 주파수가 발생되면 본 발명에 따른 락 검출부(470)가 이를 감지하여 AFC 루프의 동작은 중지시키고 PLL 루프를 동작하게 하며, 그 이후에는 PLL 루프 고유의 기능에 의해 주파수가 락킹되면서 동시에 최적의 스퍼 특성을 보이는 전압값인 Vopt에서 벗어나지 않고 원하는 주파수를 생성하는 것이다. 그 결과 스퍼 특성이 개선된다.
AFC 루프는 PLL 루프의 루프 필터(440)를 포함하지 않기 때문에 빠른 시간에 출력주파수에 근접한 주파수를 발생할 수 있다. PLL 루프 동작시 전하펌프(420)의 출력 DC의 초기값이 스퍼 특성 측면에서 최적화될 수 있는 Vopt의 DC 전원(430)을 루프 필터(440)에 연결하여 Vopt의 초기값을 가지고 PLL 루프 동작이 이루어지도록 한다.
도 10은 본 발명에 따라 AFC 루프 동작을 중지시키지 않을 경우에 발생될 수 있는 상태를 도시한 것이다. 가령 종래의 주파수 합성 장치와 같이 출력 주파수가 Fvco0 에서 Fvco1으로 바뀔 때 락 검출부(470)에서 적응주파수교정기(480)로 동작을 중단시켜 결과적으로 AFC 루프의 동작을 중지시키는 Loop SW 신호가 출력되지 않을 경우 도 10과 같이 AFC Loop(1,3)과 PLL 루프(2,4)의 동작이 계속 반복되어 Fvco1의 주파수에서 락킹을 하지 못하고 무한 루프를 형성할 수 있는 가능성이 있다. 이런 경우에는 주파수 락킹이 되지 않아 생성되는 주파수가 불안하게 변할 것이며, 스퍼 특성 역시 좋지 않은 결과를 주게 된다.
도 11은 도 4의 각 노드의 타이밍 다이어그램이다.
도 11은 도 4의 AFC 루프에서 PLL 루프로 천이하기 위해 적응주파수교정기(480), 락 검출부(470), 기준주파수(Vref)의 제어 신호 및 출력신호와 전하펌프의 출력 신호를 도시한 타이밍 도면이다. 도 10의 AFC Loop 구간에서 적응주파수교정기(480)는 기준 신호(Vref)와 전압제어발진기의 분주된 신호(Vdiv)의 주파수 차이를 비교하여 그 차이를 카운트한 출력 신호(Dcnt)를 전압제어발진기(450)의 스위치와 커패시터 배열(451,453)에 공급한다. 이때 루프필터(440)의 출력 DC 값은 Vctrl이다.
락 검출부(470)는 내장된 시간 계산 카운터와 같은 기능에 의해 상기에 설명된 것과 같이 M/fdiff시간을 계산하고 LD control 펄스가 발생하면 시간 계산 카운터를 리셋하고 M/fdiff시간을 다시 계산한다. 만일 M/fdiff시간 동안 LD control 펄스가 발생하지 않으면 AFC 루프에서 PLL 루프로의 천이를 위해 제어신호 Loop SW를 전압원(430)에 제공하여 루프 필터(440)에 연결된 Vopt의 전압을 분리시키게 한다. 또한 동시에 이 제어신호를 AFC 루프의 동작을 멈추게 하기 위해 적응주파수교정기(480)에도 공급한다. 결과적으로 전압제어발진기(450)로 입력되는 Vctrl의 전압은 AFC 루프 동작 시에는 Vopt 전압으로 고정되고, PLL 루프 동작 시에는 Vctrl의 초 기 전압이 Vopt가 되어 PLL 루프의 동작을 통해 락킹되었을때 Vctrl의 전압은 Vopt 전압 근처로 결정되어 동작하게 된다.
종래의 경우에는 본 발명과 유사하게 AFC 제어를 한 후 PLL 제어를 통해 주파수를 결정하는 경우에도 PLL 제어시에 AFC 제어가 같이 실행된다. 따라서 두 가지 루프가 서로 상충되어 low spur 영역이 아닌 다른 영역에서 주파수가 락킹될 우려가 있다. 그러나 본 발명의 경우에는 Vopt 전압 근방에서 AFC 제어가 완료된 후 PLL 제어를 거치므로 가장 적절한 포인트에서 주파수가 락킹되는 것이 보장되는 것을 알 수 있다.
또한 도 7 혹은 도 9에서 본 발명에 따라 전압제어발진기의 제어전압이 Vopt을 포함하는 일정구간에서 동작하면 전압제어발진기의 이득이 비교적 일정한 것을 알 수 있으며, 이는 본 발명을 이용하면 안정된 상태에서 동작하는 것을 의미한다.
본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 본 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 상기의 설명에 포함된 예들은 본 발명에 대한 이해를 위해 도입된 것이며, 이 예들은 본 발명의 사상과 범위를 한정하지 않는다. 상기의 예들 외에도 본 발명에 따른 다양한 실시 태양이 가능하다는 것은, 본 발명이 속한 기술 분야에 통상의 지식을 가진 사람에게는 자명할 것이다. 본 발명의 범위는 전술한 설명이 아니라 청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
또한 본 발명에 따른 상기의 각 구성요소들은 일반적인 프로그래밍 기법을 이용하여 소프트웨어적으로 또는 하드웨어적으로 다양하게 구현할 수 있다는 것은 이 분야에 통상의 기술을 가진 자라면 용이하게 알 수 있는 것이다.
본 발명에 의하면, 소정의 비율로 주파수가 분주된 신호와 기준 신호의 주파수의 차이에 따라 전하를 축적하거나 감소시키는 전하펌프를 통해 가변되는 전압에 따른 주파수를 출력하며, 출력된 주파수를 피드백하여 상기 분주될 신호로 공급하여 위상 고정 루프(phase locked loop) 제어하는 PLL 루프, 주파수 분주된 신호와 기준 신호의 주파수 차이에 대응하는 펄스 신호의 전압에 따른 주파수를 출력하며, 출력된 신호를 피드백하여 상기 분주될 신호로 공급하여 적응적으로 주파수를 교정하는 AFC 루프 및 전하펌프의 소싱(sourcing) 전류와 싱킹(sinking) 전류의 차이가 최소가 되는 전압에 따라 출력되는 신호의 주파수를 소정의 비율에 따라 분주한 주파수가 기준 신호의 주파수에 소정의 범위 내에 접근하기 전에는 AFC 루프만 동작하게 하고, 분주한 주파수가 기준 주파수에 소정의 범위 내에 접근하면 AFC 루프의 동작을 중지시키고 PLL 루프만 동작하도록 제어하는 락 검출부를 포함하여, 전하펌프의 출력 DC 전위를 전하펌프의 전류원의 DC 전류의 오차가 최소화된 영역에서 동작하도록 하여 종래에 비해 주파수 순도 특성을 개선하는 효과가 있으며, 또한 PLL 루프의 위상 마진을 확보하기 위해서는 전압제어 발진기의 이득이 일정해야 되는데, 본 발명을 이용하여 전압제어발진기의 이득이 비교적 일정해지는 효과를 제공한다.
또한 이를 통해 본 발명은 주파수 튜닝범위를 확장하기 위해 전압제어발진기의 LC 탱크회로에 추가적인 커패시터를 스위칭하여 연결하는 구조를 갖는 주파수 합성기에 적합한 구조를 제시한다.

Claims (8)

  1. 소정의 비율로 주파수가 분주된 신호와 기준 신호의 주파수의 차이에 따라 전하를 축적하거나 감소시키는 전하펌프를 통해 가변되는 전압에 따른 주파수를 출력하며, 출력된 주파수를 피드백하여 상기 분주될 신호로 공급하여 위상 고정 루프(phase locked loop) 제어하는 PLL 루프;
    상기 주파수 분주된 신호와 기준 신호의 주파수 차이에 대응하는 펄스 신호의 전압에 따른 주파수를 출력하며, 출력된 신호를 피드백하여 상기 분주될 신호로 공급하여 적응적으로 주파수를 교정하는 AFC 루프; 및
    상기 전하펌프의 소싱(sourcing) 전류와 싱킹(sinking) 전류의 차이가 최소가 되는 전압에 따라 출력되는 신호의 주파수를 상기 소정의 비율에 따라 분주한 주파수가 상기 기준 신호의 주파수에 소정의 범위 내에 접근하기 전에는 상기 AFC 루프만 동작하게 하고, 상기 분주한 주파수가 상기 기준 주파수에 소정의 범위 내에 접근하면 상기 AFC 루프의 동작을 중지시키고 상기 PLL 루프만 동작하도록 제어하는 락 검출부;를 포함하는 것을 특징으로 하는 주파수 합성 장치.
  2. 제1항에 있어서,
    상기 PLL 루프는,
    상기 기준 신호의 주파수와 분주된 신호의 주파수를 비교하여 그 차이에 따른 펄스열을 출력하는 주파수/위상검출기;
    상기 주파수/위상검출기에서 출력되는 펄스 신호에 따라 전하를 축적하거나 감소시켜 펄스 신호에 대응하는 전압으로 변환하는 전하펌프;
    상기 전하펌프에서 축적하거나 감소시키는 전하를 소정의 대역폭 이상에서는 그 성분을 감쇠시켜 그 전하에 대응하는 전압을 가변하여 출력하는 루프필터;
    입력되는 전압에 따라 특정한 주파수를 가지는 신호를 출력하는 전압제어발진기;
    상기 전압제어발진기에서 출력되는 신호의 주파수를 소정의 비율로 분주하여 상기 주파수/위상검출기로 출력하는 분주기; 및
    상기 락 검출부가 상기 AFC 루프만 동작하도록 제어할 때에는 상기 전하펌프의 소싱(sourcing) 전류와 싱킹(sinking) 전류의 차이가 최소가 되는 전압을 상기 루프필터에 공급하여 상기 전압제어발진기의 입력으로 제공하게 하고 상기 전하펌프의 출력이 상기 루프필터로 입력되는 것을 차단하며, 상기 락 검출부가 상기 PLL 루프만 동작하도록 제어하는 이후부터는 상기 전하펌프의 소싱(sourcing) 전류와 싱킹(sinking) 전류의 차이가 최소가 되는 전압을 상기 루프필터에 공급하여 상기 전압제어발진기의 초기값으로 제공하고, 상기 전하펌프의 출력을 상기 루프필터의 입력으로 연결시키는 전압원;을 포함하는 것을 특징으로 하는 주파수 합성 장치.
  3. 제2항에 있어서,
    상기 전압제어발진기는 서로 병렬로 연결된 복수의 커패시터와 각 커패시터들간의 연결을 스위칭할 수 있는 스위치들을 포함하는 커패시터 배열부를 포함하 며,
    상기 AFC 루프는,
    상기 전압제어발진기;
    상기 분주기; 및
    상기 기준 신호의 주파수와 상기 분주된 신호의 주파수의 차이를 카운트한 값에 대응하는 신호를 상기 전압제어발진기의 커패시터 배열의 스위치로 출력하여 상기 카운트 값에 따라 스위칭되어 합성되는 커패시터의 값을 이용하여 상기 전압제어발진기에서 출력되는 신호의 주파수를 조절하며, 상기 카운트 값이 변경되면 그 변경된 것을 나타내는 신호를 상기 락 검출부로 출력하는 적응주파수교정기;를 포함하는 것을 특징으로 하는 주파수 합성 장치.
  4. 제3항에 있어서,
    상기 락 검출부가 상기 AFC 루프의 동작을 중지시키고 상기 PLL 루프만 동작하도록 제어하는 기준이 되는 소정 주파수는 상기 전압제어발진기의 입력 전압이 상기 전하펌프의 소싱(sourcing) 전류와 싱킹(sinking) 전류의 차이가 최소가 되는 전압과 같을 경우 상기 커패시터 배열부의 커패시터들을 스위칭을 통해 하나의 커패시터를 더 병렬 연결하여, 변경되기 이전 신호의 주파수와 변경된 이후의 신호의 주파수의 최소 차이의 반 이내인 것을 특징으로 하는 주파수 합성 장치.
  5. 제2항에 있어서,
    상기 락 검출부는 상기 적응주파수교정기에서 상기 기준 신호의 주파수와 상기 분주된 신호의 주파수의 차이를 카운트 값이 변경된 것을 나타내는 신호가 소정의 시간 동안 출력되지 않으면 상기 AFC 루프의 동작을 중지시키고 상기 PLL 루프만 동작하도록 제어하는 것을 특징으로 하는 주파수 합성 장치.
  6. 제5항에 있어서, 상기 소정의 시간은 상기 분주기의 분주비를 상기 락 검출부가 상기 AFC 루프의 동작을 중지시키고 상기 PLL 루프만 동작하도록 제어하는 기준이 되는 소정 주파수로 나눈 값 이상인 것을 특징으로 하는 주파수 합성 장치.
  7. 제6항에 있어서,
    상기 락 검출부는 상기 소정의 시간 측정을 위해 상기 기준 신호의 주파수를 이용할 수 있는 것을 특징으로 하는 주파수 합성 장치.
  8. 제3항에 있어서,
    상기 적응주파수교정기는 상기 락 검출부가 상기 PLL 루프만 동작하도록 제어할 때에는 상기 기준 신호의 주파수와 상기 분주된 신호의 주파수의 차이를 카운트한 값에 대응하는 신호를 출력하지 않는 것을 특징으로 하는 주파수 합성 장치.
KR1020050078825A 2004-12-08 2005-08-26 주파수 합성 장치 KR100723838B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20040103064 2004-12-08
KR1020040103064 2004-12-08

Publications (2)

Publication Number Publication Date
KR20060064505A true KR20060064505A (ko) 2006-06-13
KR100723838B1 KR100723838B1 (ko) 2007-05-31

Family

ID=37160056

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050078825A KR100723838B1 (ko) 2004-12-08 2005-08-26 주파수 합성 장치

Country Status (1)

Country Link
KR (1) KR100723838B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101462799B1 (ko) * 2013-07-22 2014-11-20 삼성전기주식회사 주파수 합성기 및 그 제어 방법
CN108377148A (zh) * 2018-04-27 2018-08-07 深圳讯达微电子科技有限公司 一种基于开关电容阵列的锁相环环路滤波器及锁相环
CN112485520A (zh) * 2020-12-03 2021-03-12 成都市精准时空科技有限公司 基于电压采样的绝对频差测量方法及系统及装置及介质
CN112994682A (zh) * 2021-05-10 2021-06-18 上海灵动微电子股份有限公司 基于开关电容的时钟分频器、微控制器和锁相环电路
CN113014254A (zh) * 2021-03-10 2021-06-22 苏州芯捷联电子有限公司 锁相环电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114629495A (zh) 2020-12-10 2022-06-14 三星电子株式会社 自动频率校准和锁定检测电路以及包括其的锁相环

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6016718A (ja) 1984-06-04 1985-01-28 Sanyo Electric Co Ltd デジタル式電子同調方式
DE69217140T2 (de) 1991-08-07 1997-07-03 Toshiba Ave Kk QPSK-Demodulator mit automatischer Frequenznachregelung
JP3397193B2 (ja) 2000-01-06 2003-04-14 日本電気株式会社 クロック生成装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101462799B1 (ko) * 2013-07-22 2014-11-20 삼성전기주식회사 주파수 합성기 및 그 제어 방법
CN108377148A (zh) * 2018-04-27 2018-08-07 深圳讯达微电子科技有限公司 一种基于开关电容阵列的锁相环环路滤波器及锁相环
CN108377148B (zh) * 2018-04-27 2024-03-08 深圳讯达微电子科技有限公司 一种基于开关电容阵列的锁相环环路滤波器及锁相环
CN112485520A (zh) * 2020-12-03 2021-03-12 成都市精准时空科技有限公司 基于电压采样的绝对频差测量方法及系统及装置及介质
CN112485520B (zh) * 2020-12-03 2024-03-22 成都市精准时空科技有限公司 基于电压采样的绝对频差测量方法及系统及装置及介质
CN113014254A (zh) * 2021-03-10 2021-06-22 苏州芯捷联电子有限公司 锁相环电路
CN113014254B (zh) * 2021-03-10 2023-12-05 苏州芯捷联电子有限公司 锁相环电路
CN112994682A (zh) * 2021-05-10 2021-06-18 上海灵动微电子股份有限公司 基于开关电容的时钟分频器、微控制器和锁相环电路

Also Published As

Publication number Publication date
KR100723838B1 (ko) 2007-05-31

Similar Documents

Publication Publication Date Title
US7512390B2 (en) System and method for tuning a frequency generator using an LC oscillator
US7519140B2 (en) Automatic frequency correction PLL circuit
US7479834B2 (en) Analogue self-calibration method and apparatus for low noise, fast and wide-locking range phase locked loop
US7936223B2 (en) Low spur phase-locked loop architecture
US6909336B1 (en) Discrete-time amplitude control of voltage-controlled oscillator
US7042253B2 (en) Self-calibrating, fast-locking frequency synthesizer
KR100532476B1 (ko) 광-대역 전압 제어발진기 및 빠른 적응 주파수 보정기법을이용한 주파수 합성기
KR100682279B1 (ko) 주파수 합성기의 적응 주파수 조정장치
KR100808952B1 (ko) Ｖｃｏ의 주파수 튜닝 방법 및 이를 이용한 위상 동기루프
US7432768B2 (en) Voltage controlled digital analog oscillator and frequency synthesizer using the same
US20090002079A1 (en) Continuous gain compensation and fast band selection in a multi-standard, multi-frequency synthesizer
US7808288B2 (en) System and method for an automatic coarse tuning of a voltage controlled oscillator in a phase-locked loop (PLL)
US8981855B2 (en) Method and apparatus for drift compensation in PLL
US7772930B2 (en) Calibration techniques for phase-locked loop bandwidth
KR100723838B1 (ko) 주파수 합성 장치
US20080238495A1 (en) Frequency synthesizer and wireless communication device utilizing the same
US20110254632A1 (en) Pll frequency synthesizer
US6275116B1 (en) Method, circuit and/or architecture to improve the frequency range of a voltage controlled oscillator
CN114499512A (zh) 双环路锁相环
US6614318B1 (en) Voltage controlled oscillator with jitter correction
US20020118074A1 (en) Low-noise and rapid response frequency synthesizer, and corresponding frequency synthesizing method
US10715158B1 (en) Phase-locked loop (PLL) with calibration circuit
EP1198879B1 (en) Variable oscillator
US20090245450A1 (en) PLL circuit
JPH0993125A (ja) Ｐｌｌシンセサイザ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120509

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130418

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190311

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200309

Year of fee payment: 14