CN108305581A - 一种移位寄存器及栅极驱动电路 - Google Patents

Abstract

本发明实施例提供的一种移位寄存器及栅极驱动电路，包括：输入模块、输出模块、复位模块、反相控制模块、节点控制模块和节点降噪模块；通过反向控制模块的设置，在第一节点为第一电位时，该反向控制模块向第三节点提供第二电位，在第一节点为第二电位时，该反向控制模块向第三节点提供第一电位，不仅保证了反向控制模块不在同一偏压下持续工作，对反向控制模块进行了保护，而且通过与其他模块的配合实现对第一节点的放噪，同时减少了模块的设置，节约了布线空间，降低了布线难度。

Description

一种移位寄存器及栅极驱动电路

技术领域

本发明涉及显示技术领域，尤其涉及一种移位寄存器及栅极驱动电路。

背景技术

随着显示技术的飞速发展，显示器呈现出了高集成度和低成本的发展趋势。其中，GOA(Gate Driver on Array，阵列基板行驱动)技术将TFT(Thin Film Transistor，薄膜晶体管)栅极开关电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动，从而可以省去栅极集成电路(IC，Integrated Circuit)的绑定(Bonding)区域以及扇出(Fan-out)区域的布线空间，不仅可以在材料成本和制作工艺两方面降低产品成本，而且可以使显示面板做到两边对称和窄边框的美观设计；并且，这种集成工艺还可以省去栅极扫描线方向的Bonding工艺，从而提高了产能和良率。

一般的栅极驱动电路均是由多个级联的移位寄存器组成，各级移位寄存器的驱动信号输出端分别对应连接一条栅线，通过各级移位寄存器实现依次向显示面板上的各行栅线输入扫描信号。在相关技术中的移位寄存器中，如图1所示，在对第一节点PU进行放噪的过程中，为了缓解直流偏压对晶体管的影响，需要设置两个节点控制模块，即第一节点控制模块10和第二节点控制模块20，其中，第一节点控制模块10与第一电压信号端VDDO相连，第二节点控制模块20与第二电压信号端VDDE相连，且第一电压信号端VDDO的第一电压信号与第二电压信号端VDDE的第二电压信号为具有相反电位的信号，在第一节点的控制下通过第一节点控制模块10或第二节点控制模块20分时对第一节点PU进行放噪。

但是在移位寄存器中设置两个节点控制模块不仅需要设置两个电压信号端，还需要设置与两个节点控制模块对应的一系列晶体管才能实现分时对第一节点进行放噪，这样就大大增加了信号端和晶体管的数量，增加了布线空间和布线难度。

因此，如何在缓解直流偏压对晶体管的影响的基础上减小布线空间和布线难度是本领域技术人员亟待解决的技术问题。

发明内容

有鉴于此，本发明实施例提供一种移位寄存器及栅极驱动电路，用以解决现有的移位寄存器中的信号端和晶体管的数量较多，增加布线难度的问题。

因此，本发明实施例提供了一种移位寄存器，包括：输入模块、输出模块、复位模块、反相控制模块、节点控制模块和节点降噪模块；

所述输入模块用于在输入信号端的控制下将所述输入信号端的信号提供给第一节点；

所述输出模块用于在所述第一节点的控制下将时钟信号端的时钟信号分别提供给第一信号输出端和第二信号输出端，或，在所述第一节点的控制下将第一参考电压信号端的第一参考电压信号分别提供给所述第一信号输出端和所述第二信号输出端；

所述复位模块用于在复位信号端的控制下将所述第一参考电压信号端的所述第一参考电压信号提供给所述第一节点；

所述反相控制模块用于在所述第一节点的电位为第一电位时将所述第一参考电压信号提供给第三节点，在所述第一节点的电位为第二电位时将第二参考电压信号端的第二参考电压信号提供给所述第三节点，其中，所述第一参考电压信号的电位为所述第二电位，所述第二参考电压信号的电位为所述第一电位，所述第一电位与所述第二电位为反相电位；

所述节点控制模块用于在所述第一节点的控制下将所述第一参考电压信号或所述第二参考电压信号提供给第二节点；

所述节点降噪模块用于在所述第二节点的电位的控制下将所述第一参考电压信号提供给所述第一节点。

在一种可能的实现方式中，本发明实施例提供的上述移位寄存器中，所述反相控制模块包括：第四开关晶体管和第七开关晶体管；

所述第四开关晶体管的栅极与所述第一节点相连，所述第四开关晶体管的第一极与所述第三节点相连，所述第四开关晶体管的第二极与所述第一参考电压信号端相连，且所述第四开关晶体管为N型晶体管；

所述第七开关晶体管的栅极与所述第一节点相连，所述第七开关晶体管的第一极与所述第二参考电压信号端相连，所述第七开关晶体管的第二极与所述第三节点相连，且所述第七开关晶体管为P型晶体管。

在一种可能的实现方式中，本发明实施例提供的上述移位寄存器中，所述节点控制模块包括：第五开关晶体管、第六开关晶体管、第八开关晶体管和第九开关晶体管；

所述第九开关晶体管的栅极和所述第九开关晶体管的第一极均与所述第三节点相连，所述第九开关晶体管的第二极与所述第五开关晶体管的栅极相连；

所述第五开关晶体管的第一极与所述第三节点相连；所述第五开关晶体管的第二极与所述第二节点相连；

所述第八开关晶体管的栅极与所述第一节点的栅极相连，所述第八开关晶体管的第一极与所述第五开关晶体管的栅极相连；所述第八开关晶体管的第二极与所述第一参考电压信号端相连；

所述第六开关晶体管的栅极与所述第一节点的栅极相连，所述第六开关晶体管的第一极与所述第二节点相连；所述第六开关晶体管的第二极与所述第一参考电压信号端相连。

在一种可能的实现方式中，本发明实施例提供的上述移位寄存器中，所述节点降噪模块包括：第十开关晶体管；

所述第十开关晶体管的栅极与所述第二节点相连，所述第十开关晶体管的第一极与所述第一参考电压信号端相连，所述第十开关晶体管的第二极与所述第一节点相连。

在一种可能的实现方式中，本发明实施例提供的上述移位寄存器中，所述输入模块包括第一开关晶体管；

所述第一开关晶体管的栅极和所述第一开关晶体管的第一极均与所述输入信号端相连，所述第一开关晶体管的第二极与所述第一节点相连。

在一种可能的实现方式中，本发明实施例提供的上述移位寄存器中，所述输出模块包括：第三开关晶体管、第十三开关晶体管、第十一开关晶体管、第十二开关晶体管和第一电容；

所述第三开关晶体管的栅极与所述第一节点相连，所述第三开关晶体管的第一极与所述时钟信号端相连，所述第三开关晶体管的第二极与所述第一信号输出端相连；

所述第十三开关晶体管的栅极与所述第一节点相连，所述第十三开关晶体管的第一极与所述时钟信号端相连，所述第十三开关晶体管的第二极与所述第二信号输出端相连；

所述第十一开关晶体管的栅极与所述第二节点相连，所述第十一开关晶体管的第一极与所述第二参考电压信号端相连，所述第十一开关晶体管的第二极与所述第一信号输出端相连；

所述第十二开关晶体管的栅极与所述第二节点相连，所述第十二开关晶体管的第一极与所述第一参考电压信号端相连；所述第十二开关晶体管的第二极与所述第二信号输出端相连；

所述第一电容的一端与所述第一节点相连，所述第一电容的另一端与所述第一信号输出端相连。

在一种可能的实现方式中，本发明实施例提供的上述移位寄存器中，所述复位模块包括：第二开关晶体管；

所述第二开关晶体管的栅极与所述复位信号端相连，所述第二开关晶体管的第一极与所述第一参考电压信号端相连，所述第二开关晶体管的第二极与所述第一节点相连。

在一种可能的实现方式中，本发明实施例提供的上述移位寄存器中，所述移位寄存器还包括：初始复位模块；

所述初始复位模块用于在帧起始信号端的控制下将所述第一参考电压信号提供给所述第一节点。

在一种可能的实现方式中，本发明实施例提供的上述移位寄存器中，所述初始复位模块包括：第十四开关晶体管；

所述第十四开关晶体管的栅极与所述帧起始信号端相连，所述第十四开关晶体管的第一极与所述第一参考电压信号端相连，所述第十四开关晶体管的第二极与所述第一节点相连。

相应地，本发明实施例还提供了一种栅极驱动电路，包括本发明实施例提供的上述任一种移位寄存器。

本发明有益效果如下：

本发明实施例提供的一种移位寄存器及栅极驱动电路，包括：输入模块、输出模块、复位模块、反相控制模块、节点控制模块和节点降噪模块；所述反相控制模块用于在所述第一节点的电位为第一电位时将所述第一参考电压信号提供给第三节点，在所述第一节点的电位为第二电位时将第二参考电压信号端的第二参考电压信号提供给所述第三节点，其中，所述第一参考电压信号的电位为第二电位，所述第二参考电压信号的电位为第一电位，所述第一电位与所述第二电位为反相电位。通过反向控制模块的设置，在第一节点为第一电位时，该反向控制模块向第三节点提供第二电位，在第一节点为第二电位时，该反向控制模块向第三节点提供第一电位，不仅保证了反向控制模块不在同一偏压下持续工作，对反向控制模块进行了保护，而且通过与其他模块的配合实现对第一节点的放噪，同时减少了模块的设置，节约了布线空间，降低了布线难度。

附图说明

图1为现有技术中的移位寄存器的结构示意图；

图2为本发明实施例提供的移位寄存器的结构示意图之一；

图3为图2所提供的移位寄存器的具体结构示意图；

图4为本发明实施例提供的移位寄存器中的反向模块的结构示意图；

图5为图4所提供的反向模块的输入端与输出端的电位变化示意图。

具体实施方式

为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的移位寄存器及栅极驱动电路的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

本发明实施例提供了一种移位寄存器，如图2所示，包括：输入模块01、输出模块02、复位模块03、反相控制模块04、节点控制模块05和节点降噪模块06；

输入模块01用于在输入信号端INPUT的控制下将输入信号端INPUT的信号提供给第一节点PU；

输出模块02用于在第一节点PU的控制下将时钟信号端CLK的时钟信号分别提供给第一信号输出端OUTPUT1和第二信号输出端OUTPUT2，或，在第一节点PU的控制下将第一参考电压信号端VREF1的第一参考电压信号分别提供给第一信号输出端OUTPUT1和第二信号输出端OUTPUT2；

复位模块03用于在复位信号端RESET的控制下将第一参考电压信号端VREF1的第一参考电压信号提供给第一节点PU；

反相控制模块04用于在第一节点PU的电位为第一电位时将第一参考电压信号提供给第三节点A，在第一节点PU的电位为第二电位时将第二参考电压信号端VREF2的第二参考电压信号提供给第三节点A，其中，第一参考电压信号的电位为第二电位，第二参考电压信号的电位为第一电位，第一电位与第二电位为反相电位；

节点控制模块05用于在第一节点PU的控制下将第一参考电压信号或第二参考电压信号提供给第二节点PD；

节点降噪模块06用于在第二节点PD的电位的控制下将第一参考电压信号提供给第一节点PU。

本发明实施例提供的一种移位寄存器，包括：输入模块、输出模块、复位模块、反相控制模块、节点控制模块和节点降噪模块；反相控制模块用于在第一节点的电位为第一电位时将第一参考电压信号提供给第三节点，在第一节点的电位为第二电位时将第二参考电压信号端的第二参考电压信号提供给第三节点，其中，第一参考电压信号的电位为第二电位，第二参考电压信号的电位为第一电位，第一电位与第二电位为反相电位。通过反向控制模块的设置，在第一节点为第一电位时，该反向控制模块向第三节点提供第二电位，在第一节点为第二电位时，该反向控制模块向第三节点提供第一电位，不仅保证了反向控制模块不在同一偏压下持续工作，对反向控制模块进行了保护，而且通过与其他模块的配合实现对第一节点的放噪，同时减少了模块的设置，节约了布线空间，降低了布线难度。

需要说明的是，在本发明实施例提供的上述移位寄存器中，反向控制模块的输入端即第一节点的电位为第一电位时，反向控制模块的输出端即第三节点的电位为第二电位，且，第一电位与第二电位为相反的电位，即第一电位为高电位时第二电位为低电位，其中高电位和低电位并不是指实际的电压值，而是指相对于某一预设电压值是高电位或低电位，其具体的电压值在此不作具体限定。

其中，值得注意的是，在上述移位寄存器中的第一信号输出端与栅线连接，向该栅线提供控制信号的，第二信号输出端是用于与下级移位寄存器进行级联。

下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例是为了更好的解释本发明，但不限制本发明。

在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3所示，反相控制模块04包括：第四开关晶体管M4和第七开关晶体管M7；

第四开关晶体管M4的栅极与第一节点PU相连，第四开关晶体管M4的第一极与第三节点A相连，第四开关晶体管M4的第二极与第一参考电压信号端VREF1相连，且第四开关晶体管M4为N型晶体管；

第七开关晶体管M7的栅极与第一节点PU相连，第七开关晶体管M7的第一极与第二参考电压信号端VREF2相连，第七开关晶体管M7的第二极与第三节点A相连，且第七开关晶体管M7为P型晶体管。

需要说明的是，在本发明实施例提供的上述移位寄存器中，如图4和图5所示，第四开关晶体管M4与第七开关晶体管M7组成了一个反向器，即将第一节点PU处的电位VPU进行反向然后提供给第三节点A，使第三节点A的电位VA与第一节点PU的电位VPU互为反相电位，并且使第四开关晶体管M4和第七开关晶体管M7在不同的阶段处在不同的偏压状态下，缓解了由于晶体管长时间处于同一偏压状态下对晶体管的阈值电压和使用寿命产生影响，其中，第四开关晶体管M4和第七开关晶体管M7可以为低温多晶硅薄膜晶体管，当然也可以为其他晶体管，在此不作具体限定。

以上仅是举例说明移位寄存器中反相控制模块的具体结构，在具体实施时，反相控制模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3所示，节点控制模块05包括：第五开关晶体管M5、第六开关晶体管M6、第八开关晶体管M8和第九开关晶体管M9；

第九开关晶体管M9的栅极和第九开关晶体管M9的第一极均与第三节点A相连，第九开关晶体管M9的第二极与第五开关晶体管M5的栅极相连；

第五开关晶体管M5的第一极与第三节点A相连；第五开关晶体管M5的第二极与第二节点PD相连；

第八开关晶体管M8的栅极与第一节点PU的栅极相连，第八开关晶体管M8的第一极与第五开关晶体管M5的栅极相连；第八开关晶体管M8的第二极与第一参考电压信号端VREF1相连；

第六开关晶体管M6的栅极与第一节点PU的栅极相连，第六开关晶体管M6的第一极与第二节点PD相连；第六开关晶体管M6的第二极与第一参考电压信号端VREF1相连。

在第三节点为高电位时，第九开关晶体管导通，将第三节点的电位提供给第五开关晶体管的栅极，使第五开关晶体管导通，将第三节点的电位提供给第二节点，即将使第二节点为高电位，从而使第十开关晶体管、第十一开关晶体管和第十二开关晶体管导通，将第一参考电压信号分别提供给第一节点、第一信号输出端和第二信号输出端。

在第三节点为低电位时，此时第一节点为高电位，第六开关晶体管和第八开关晶体管导通，将第一参考电压信号分别提供给第二节点和第五开关晶体管的栅极，第五开关晶体管截止，由于第二节点处于低电位，第十开关晶体管、第十一开关晶体管和第十二开关晶体管截止，是第一节点仍然保持高电位，避免其他信号对第一节点的电位产生影响。

以上仅是举例说明移位寄存器中节点控制模块的具体结构，在具体实施时，节点控制模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3所示，节点降噪模块06包括：第十开关晶体管M10；

第十开关晶体管M10的栅极与第二节点PD相连，第十开关晶体管M10的第一极与第一参考电压信号端VREF1相连，第十开关晶体管M10的第二极与第一节点PU相连。

以上仅是举例说明移位寄存器中节点降噪模块的具体结构，在具体实施时，节点降噪模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3所示，输入模块01包括第一开关晶体管M1；

第一开关晶体管,M1的栅极和第一开关晶体管M1的第一极均与输入信号端INPUT相连，第一开关晶体管M1的第二极与第一节点PU相连。

以上仅是举例说明移位寄存器中输入模块的具体结构，在具体实施时，输入模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3所示，输出模块02包括：第三开关晶体管M3、第十三开关晶体管M13、第十一开关晶体管M11、第十二开关晶体管M12和第一电容C1；

第三开关晶体管M3的栅极与第一节点PU相连，第三开关晶体管M3的第一极与时钟信号端CLK相连，第三开关晶体管M3的第二极与第一信号输出端OUTPUT1相连；

第十三开关晶体管M13的栅极与第一节点PU相连，第十三开关晶体管M13的第一极与时钟信号端CLK相连，第十三开关晶体管M13的第二极与第二信号输出端OUTPUT2相连；

第十一开关晶体管M11的栅极与第二节点PD相连，第十一开关晶体管M11的第一极与第二参考电压信号端VREF2相连，第十一开关晶体管M11的第二极与第一信号输出端OUTPUT1相连；

第十二开关晶体管M12的栅极与第二节点PD相连，第十二开关晶体管M12的第一极与第一参考电压信号端VREF1相连；第十二开关晶体管M12的第二极与第二信号输出端OUTPUT2相连；

第一电容C1的一端与第一节点PU相连，第一电容C1的另一端与第一信号输出端OUTPUT1相连。

在第一节点为高电位时，第三开关晶体管和第十三开关晶体管导通将时钟信号端的时钟信号分别提供给第一信号输出端和第二信号输出端，在第一节点为低电位时，第三开关晶体管和第十三开关晶体管截止，第一信号输出端和第二信号输出端不进行信号输出；在第二节点为高电位时，第十一开关晶体管和第十二开关晶体管导通，将第一参考电压信号分别提供给第一信号输出端和第二信号输出端，在第二节点为低电位时，第十一开关晶体管和第十二开关晶体管截止。

以上仅是举例说明移位寄存器中输出模块的具体结构，在具体实施时，输出模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3所示，复位模块03包括：第二开关晶体管M2；

第二开关晶体管M2的栅极与复位信号端RESET相连，第二开关晶体管M2的第一极与第一参考电压信号端VREF1相连，第二开关晶体管M2的第二极与第一节点PU相连。

以上仅是举例说明移位寄存器中复位模块的具体结构，在具体实施时，复位模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

在具体实施时，在本发明实施例提供的上述移位寄存器中，如图2所示，移位寄存器还包括：初始复位模块07；

初始复位模块07用于在帧起始信号端STV的控制下将第一参考电压信号提供给第一节点PU。

在具体实施时，在本发明实施例提供的上述移位寄存器中，如图3所示，初始复位模块07包括：第十四开关晶体管M14；

第十四开关晶体管M14的栅极与帧起始信号端STV相连，第十四开关晶体管M14的第一极与第一参考电压信号端VREF1相连，第十四开关晶体管M14的第二极与第一节点PU相连。

以上仅是举例说明移位寄存器中初始复位模块的具体结构，在具体实施时，初始复位模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不做限定。

上述所有实施例除第七开关晶体管为P型晶体管外，均是以所有开关晶体管为N型晶体管为例进行说明的，但是为了降低制备工艺，在具体实施时，在本发明实施例提供的移位寄存器中，除特别说明的开关晶体管外，所有开关晶体管均可以为N型开关晶体管，或者，所有开关晶体管也均可以为P型开关晶体管，在此不作限定。

进一步的，在具体实施时，在本发明实施例提供的上述移位寄存器中，N型的开关晶体管在高电位信号作用下导通，在低电位信号作用下截止；P型的开关晶体管在高电位信号作用下截止，在低电位信号作用下导通。

需要说明的是本发明上述实施例中提到的开关晶体管出特别说明的以外可以是薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal Oxide Semiconductor)，在此不做限定。在具体实施中，上述各开关晶体管的控制极作为其栅极，并且根据晶体管类型以及输入信号的不同，可以将第一极作为源极，第二极作为漏极；或者将第一极作为漏极，第二极作为源极，在此不做具体区分。

下面结合图3所示的移位寄存器，对第一节点PU分别为低电位或高电位时，对第一节点PU进行降噪的过程进行详细描述，其中，除第七开关晶体管M7为P型晶体管外，其他开关晶体管均为N型晶体管，第一参考电压信号端VREF1的信号为低电位信号，第二参考电压信号端VREF2的信号为高电位信号。

当第一节点PU为低电位时，第四开关晶体管M4截止，第七开关晶体管M7导通，导通的第七开关晶体管M7将第二参考电压信号端VREF2的第二参考电压信号提供给第三节点A，此时第三节点A为高电位，第九开关晶体管M9导通，将第三节点A的高电位提供给第五开关晶体管M5的栅极，使第五开关晶体管M5导通，将第三节点A的高电位提供给第二节点PD，使第二节点PD处于高电位，从而使第十开关晶体管M10导通将第一参考电压信号端VREF1的第一参考电压信号提供给第一节点PU，对第一节点PU进行放噪。

当第一节点PU为高电位时，第四开关晶体管M4导通，第七开关晶体管M7截止，第四开关晶体管M4将第一参考电压信号端VREF1的第一参考电压信号提供给第三节点A，此时第三节点A处为低电位，第九开关晶体管M9和第五开关晶体管M5截止，由于第一节点PU的电位为高电位，第六开关晶体管M6导通，将第一参考电压信号端VREF1的第一参考电压信号提供给第二节点PD，使第二节点PD处于低电位，第十开关晶体管M10截止，不能对第一节点PU进行放电，使第一节点PU仍然保持高电位。

基于同一发明构思，本发明实施例还提供了一种栅极驱动电路，包括上述任一实施例提供的移位寄存器。

基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的任一种栅极驱动电路。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品的显示面板。该显示装置的实施可以参见上述栅极驱动电路的实施例，重复之处不再赘述。

本发明实施例提供的一种移位寄存器及栅极驱动电路，包括：输入模块、输出模块、复位模块、反相控制模块、节点控制模块和节点降噪模块；反相控制模块用于在第一节点的电位为第一电位时将第一参考电压信号提供给第三节点，在第一节点的电位为第二电位时将第二参考电压信号端的第二参考电压信号提供给第三节点，其中，第一参考电压信号的电位为第二电位，第二参考电压信号的电位为第一电位，第一电位与第二电位为反相电位。通过反向控制模块的设置，在第一节点为第一电位时，该反向控制模块向第三节点提供第二电位，在第一节点为第二电位时，该反向控制模块向第三节点提供第一电位，不仅保证了反向控制模块不在同一偏压下持续工作，对反向控制模块进行了保护，而且通过与其他模块的配合实现对第一节点的放噪，同时减少了模块的设置，节约了布线空间，降低了布线难度。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种移位寄存器，其特征在于，包括：输入模块、输出模块、复位模块、反相控制模块、节点控制模块和节点降噪模块；

所述输入模块用于在输入信号端的控制下将所述输入信号端的信号提供给第一节点；

所述输出模块用于在所述第一节点的控制下将时钟信号端的时钟信号分别提供给第一信号输出端和第二信号输出端，或，在所述第一节点的控制下将第一参考电压信号端的第一参考电压信号分别提供给所述第一信号输出端和所述第二信号输出端；

所述复位模块用于在复位信号端的控制下将所述第一参考电压信号端的所述第一参考电压信号提供给所述第一节点；

所述反相控制模块用于在所述第一节点的电位为第一电位时将所述第一参考电压信号提供给第三节点，在所述第一节点的电位为第二电位时将第二参考电压信号端的第二参考电压信号提供给所述第三节点，其中，所述第一参考电压信号的电位为所述第二电位，所述第二参考电压信号的电位为所述第一电位，所述第一电位与所述第二电位为反相电位；

所述节点控制模块用于在所述第一节点的控制下将所述第一参考电压信号或所述第二参考电压信号提供给第二节点；

所述节点降噪模块用于在所述第二节点的电位的控制下将所述第一参考电压信号提供给所述第一节点。

2.如权利要求1所述的移位寄存器，其特征在于，所述反相控制模块包括：第四开关晶体管和第七开关晶体管；

所述第四开关晶体管的栅极与所述第一节点相连，所述第四开关晶体管的第一极与所述第三节点相连，所述第四开关晶体管的第二极与所述第一参考电压信号端相连，且所述第四开关晶体管为N型晶体管；

所述第七开关晶体管的栅极与所述第一节点相连，所述第七开关晶体管的第一极与所述第二参考电压信号端相连，所述第七开关晶体管的第二极与所述第三节点相连，且所述第七开关晶体管为P型晶体管。

3.如权利要求1所述的移位寄存器，其特征在于，所述节点控制模块包括：第五开关晶体管、第六开关晶体管、第八开关晶体管和第九开关晶体管；

所述第九开关晶体管的栅极和所述第九开关晶体管的第一极均与所述第三节点相连，所述第九开关晶体管的第二极与所述第五开关晶体管的栅极相连；

所述第五开关晶体管的第一极与所述第三节点相连；所述第五开关晶体管的第二极与所述第二节点相连；

所述第八开关晶体管的栅极与所述第一节点的栅极相连，所述第八开关晶体管的第一极与所述第五开关晶体管的栅极相连；所述第八开关晶体管的第二极与所述第一参考电压信号端相连；

所述第六开关晶体管的栅极与所述第一节点的栅极相连，所述第六开关晶体管的第一极与所述第二节点相连；所述第六开关晶体管的第二极与所述第一参考电压信号端相连。

4.如权利要求1所述的移位寄存器，其特征在于，所述节点降噪模块包括：第十开关晶体管；

所述第十开关晶体管的栅极与所述第二节点相连，所述第十开关晶体管的第一极与所述第一参考电压信号端相连，所述第十开关晶体管的第二极与所述第一节点相连。

5.如权利要求1所述的移位寄存器，其特征在于，所述输入模块包括第一开关晶体管；

所述第一开关晶体管的栅极和所述第一开关晶体管的第一极均与所述输入信号端相连，所述第一开关晶体管的第二极与所述第一节点相连。

6.如权利要求1所述的移位寄存器，其特征在于，所述输出模块包括：第三开关晶体管、第十三开关晶体管、第十一开关晶体管、第十二开关晶体管和第一电容；

所述第三开关晶体管的栅极与所述第一节点相连，所述第三开关晶体管的第一极与所述时钟信号端相连，所述第三开关晶体管的第二极与所述第一信号输出端相连；

所述第十三开关晶体管的栅极与所述第一节点相连，所述第十三开关晶体管的第一极与所述时钟信号端相连，所述第十三开关晶体管的第二极与所述第二信号输出端相连；

所述第十一开关晶体管的栅极与所述第二节点相连，所述第十一开关晶体管的第一极与所述第二参考电压信号端相连，所述第十一开关晶体管的第二极与所述第一信号输出端相连；

所述第十二开关晶体管的栅极与所述第二节点相连，所述第十二开关晶体管的第一极与所述第一参考电压信号端相连；所述第十二开关晶体管的第二极与所述第二信号输出端相连；

所述第一电容的一端与所述第一节点相连，所述第一电容的另一端与所述第一信号输出端相连。

7.如权利要求1所述的移位寄存器，其特征在于，所述复位模块包括：第二开关晶体管；

所述第二开关晶体管的栅极与所述复位信号端相连，所述第二开关晶体管的第一极与所述第一参考电压信号端相连，所述第二开关晶体管的第二极与所述第一节点相连。

8.如权利要求1所述的移位寄存器，其特征在于，所述移位寄存器还包括：初始复位模块；

所述初始复位模块用于在帧起始信号端的控制下将所述第一参考电压信号提供给所述第一节点。

9.如权利要求8所述的移位寄存器，其特征在于，所述初始复位模块包括：第十四开关晶体管；

所述第十四开关晶体管的栅极与所述帧起始信号端相连，所述第十四开关晶体管的第一极与所述第一参考电压信号端相连，所述第十四开关晶体管的第二极与所述第一节点相连。

10.一种栅极驱动电路，其特征在于，包括如权利要求1-9任一项所述的移位寄存器。