CN108281396A - 具有从封装突出的引线的引线框 - Google Patents

具有从封装突出的引线的引线框 Download PDF

Info

Publication number
CN108281396A
CN108281396A CN201710756892.1A CN201710756892A CN108281396A CN 108281396 A CN108281396 A CN 108281396A CN 201710756892 A CN201710756892 A CN 201710756892A CN 108281396 A CN108281396 A CN 108281396A
Authority
CN
China
Prior art keywords
protrusion
lead
sealant
lead frame
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710756892.1A
Other languages
English (en)
Inventor
R·罗德里奎兹
R·A·纳瓦德兹
E·小安蒂拉诺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Inc Philippines
Original Assignee
STMicroelectronics Inc Philippines
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Inc Philippines filed Critical STMicroelectronics Inc Philippines
Publication of CN108281396A publication Critical patent/CN108281396A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开涉及一种引线框封装，其具有带有在引线框的下侧上的突起的引线。该突起有各种形状和大小。该突起从引线框周围的密封剂的主体延伸，以耦接到衬底上的表面触点。该突起具有填充有密封剂的凹部。另外，该突起可以是引线的一部分或者可以是引线上的导电层。在一些实施例中，支撑半导体裸片的引线框的裸片焊盘还具有在引线框的底侧上的突起。裸片焊盘上的突起具有容纳粘合剂和至少部分半导体裸片的凹部。具有突起的裸片焊盘可以包括在裸片焊盘端部处的锚固件锁定器，用以耦接到密封剂。

Description

具有从封装突出的引线的引线框
技术领域
本公开涉及一种非平面引线框设计，并且特别地涉及一种包括具有突起的引线的引线框，该突起延伸到封装的外部，用于将引线耦合到衬底。
背景技术
半导体和引线框封装通常包括半导体裸片和提供外部触点与半导体裸片之间的接口的引线框。半导体可以包括密封剂，以将封装的元件固定到单个离散单元中。半导体裸片通常被放置在引线框上，并且该组合在涂覆室中被密封剂覆盖。密封剂通常在高压或高温下施加，然后允许其在封装元件周围冷却和固化。
诸如四方扁平无引线的多行(QFN-MR)引线框的无引线的引线框，具有被嵌入密封剂中的集成引线，其中该引线的侧与密封剂的侧共面。这些引线框中的引线可能由于嵌入式引线和外部触点(例如在印刷电路板(PCB)上的那些)之间的不良连接而存在性能下降的问题。引线框的引线可以由铜形成，针对在引线和PCB之间建立低电阻电连接，其可能具有不足的润湿性。
此外，引线框封装的底部的平面可以促进任何焊料排空引线框封装和PCB之间的空间。因此，需要一种能够促进引线框的引线和衬底之间的更高质量的焊料接合的装置，该衬底与引线附接到的引线框连接。
发明内容
本公开涉及带有具有突起的引线的引线框封装。引线框封装包括半导体裸片、引线框和密封剂。引线框包括引线和裸片焊盘，其中裸片焊盘支撑半导体裸片和包括突起的引线。使用电连接器将引线电耦合到半导体裸片上的触点。引线框和半导体裸片由密封剂包裹，并且突起的一部分具有填充有密封剂的凹部。
在一些实施例中，引线框被耦合到PCB。PCB包括接触焊盘，其中引线框的突起在PCB的接触焊盘上。此外，突起被诸如焊料的接合化合物围绕，焊料在PCB的表面触点和引线框的突起之间形成电接合和机械接合。
在其他实施例中，引线具有任何数目的形状和构造。例如，引线的突起可以具有圆形、椭圆形、矩形、三角形或自由形状的横截面形状。此外，引线可以被嵌入密封剂中，使得只有突起通过密封剂被暴露。引线可以包括导电层，并且导电层可以包括一些或全部突起。
在一些实施例中，引线框的裸片焊盘还包括突起。裸片焊盘的突起包括凹部，其中半导体裸片的一部分在裸片焊盘的突起的凹部中。密封剂也在裸片焊盘的突起的凹部中。在其他实施例中，裸片焊盘的突起通过围绕裸片焊盘的突起的第二接合化合物耦接到裸片焊盘的第二表面触点。
在一些实施例中，裸片焊盘上具有突起，裸片焊盘包括在裸片焊盘的第一端上的锚固件。锚固件可以是裸片焊盘的扩口端，使得扩口端通过被密封剂围绕而被固定，防止裸片焊盘的端在应力下从密封剂中滑出。备选地，锚固件可以包括密封剂中的裸片焊盘的具有凹面的侧。
附图说明
图1是具有突起的示例性引线框的截面图。
图2至图6是制造具有突起的引线框的方法的截面图。
图7A至图7F是不同类型突起的截面图。
图8是具有在衬底上的突起的引线框的截面图。
图9是衬底上的突起的截面图。
图10和图11是具有突起的引线框的备选实施例的截面图。
具体实施方式
在下面的描述中，阐述了某些具体细节以便提供对本公开的各种实施例的透彻理解。然而，本领域技术人员将理解，可以在没有这些具体细节的情况下实践本公开。在其他情况下，未详细描述与电子部件和制造技术相关联的公知结构，以避免不必要地模糊本公开的实施例的描述。
除非上下文另有要求，否则贯穿整个说明书和随后的权利要求书，单词“包括”及其变体，例如“包括”和“包含”应以开放的、包容的意义来解释，也即，“包括但不限于”。
贯穿本说明书对“一个实施例”或“实施例”的引用意味着结合实施例描述的特定特征、结构或特点被包括在至少一个实施例中。因此，贯穿本说明书的各个地方出现的短语“在一个实施例中”或“在一个实施方式中”不一定都指代相同的实施例。此外，特定特征、结构或特征可以以任何适当的方式被组合在一个或多个实施例中。
如在本说明书和所附权利要求中所使用的，除非该内容另外明确指定，否则单数形式“一”，“一个”和“该”包括复数指示物。还应该指出的是，除非该内容另外明确指定，否则所使用的术语“或”的含义通常包括“和/或”。
如在说明书和所附权利要求中所使用的，“对应”、“对应于”和“对应的”的使用旨在描述被引用对象之间的比率或相似性。使用“对应”或其形态之一不应被解释为意味着确切的形状或大小。
贯穿说明书，术语“层”以其最广泛的含义而被使用，包括薄膜、盖等，并且一层可以由多个子层组成。
本文描述了引线框封装的具体实施例；然而，本公开和对某些材料、尺寸以及处理步骤的细节和顺序的引用是示例性的，并且不应该限于所示的那些。
本公开一般地涉及引线框封装，例如图1所示的示例性引线框封装100。引线框封装100包括具有裸片焊盘102和引线110的引线框101。使用粘合剂104将半导体裸片106固定到裸片焊盘102。使用诸如接合线的电连接器108将半导体裸片106电耦合到引线110。引线110具有突起112，其包括远离引线110的第一部分114和第二部分116延伸的引线110的部分。突起112包括引线110的突出部分118和密封剂120的突出部分124，该密封剂120的突出部分124在引线110的突出部分118的内部。密封剂120的突出部分124和引线110的突出部分118远离密封剂120的底侧122延伸。裸片焊盘102的一侧通过密封剂120的底侧122被暴露。突起112可以在引线框架封装100和PCB(未示出)之间提供改进的接口。
图2至图6是形成封装的工艺的各个阶段的引线框封装200的视图。
如图2的横截面图所示，从模具202开始示出了用于引线框封装200的制造方法。制造引线框封装200的其他方法是可能的，并且图2所示的初始步骤不一定是在所有实施例中制造的第一步骤。示出了具有顶侧204的模具202。通过模具202的顶侧204蚀刻凹部206。蚀刻可以是化学蚀刻工艺、机械蚀刻工艺或一些其他已知的蚀刻工艺。凹部206的横截面可以是任何数目的形状，包括圆形、椭圆形、矩形、三角形或包括自由形状的任何其他形状。此外，三维形状也可以是任何数目的形状，例如立方体、棱柱、球体、圆柱体、圆锥体、角锥体或包括自由形式的任何其他形状。另外，二维或三维形状可以具有相对于引线框的取向。图2示出了具有大致半圆形形状的凹部206。在一些实施例中，针对模具202中的单个引线框存在多于一个的位置，其中一些实施例具有同时制造的针对数百个引线框的位置，这些位置具有适当数目的凹部以用于与模具202相关的每个引线框的每个引线。
图3是具有被形成在模具202上的引线框302的引线框封装200的截面图。引线框302具有在模具202的顶侧204上的底侧304。引线框302包括裸片焊盘306和通过空间310与裸片焊盘306分离的引线308。在一些实施例中，引线框302中存在多于一个的引线，其中一些实施例不仅具有多个引线，而且还具有诸如QFN-MR封装的多行引线。这些引线中的一些或全部可以是图3所示的类型。引线框302的一些实施例包括由铜、铜合金或一些其他引线框材料形成的引线框302。在其他实施例中，引线框302由任何电导体和/或热导体形成。
在一个实施例中，引线框302具有被冲压以形成引线框302的平面形状因子。在该实施例中，引线框302可以被预先形成为具有空间310，或者空间310可以被形成为冲压工艺的一部分。冲压可以使用对于冲压有用的心轴或其他工具进行。在冲压期间，印模上的突起被压入引线308中，以迫使引线308进入模具202的凹部206中。为了有助于冲压工艺，冲压可以在各种温度下进行。
在另一个实施例中，引线框302通过在模具202的顶侧上覆盖沉积层而形成，并蚀刻该层以使引线框302成形。可以使用任何已知的掩模和蚀刻化学试剂(例如选择性蚀刻剂或非选择性蚀刻剂)，以及湿蚀刻或干蚀刻来蚀刻引线框。此外，蚀刻可以是各向同性的、各向异性的或完全各向异性的。
在又一个实施例中，引线架302作为非平面层被形成在模具202上。例如，引线框可以通过电镀、金属化或任何其他沉积工艺来施加。使用这些工艺，引线框可以被施加在模具202的顶侧204上和模具202的凹部206中。空间310可以在沉积工艺中通过使用抑制剂形成，或者可以在后面的制造阶段通过去除工艺形成。
引线308包括第一部分312、第二部分314和耦接在第一部分312和第二部分314之间的突出部分316。突出部分316可以全部或部分地包括从第一部分312或从第二部分314延伸的凸面。第一部分312、第二部分314和突出部分316可以具有彼此相同的、以及与裸片焊盘306相同的厚度。在其他实施例中，不存在引线308的第二部分314。引线308的突出部分316可以将第一部分312电耦接并且机械地耦接到第二部分314。另外，在一些实施例中，引线308的突出部分316形成凹部或一个凹部318，使得突出部分316具有面向凹部318的凹面。凹部318可以从引线308的顶侧延伸到超过在裸片焊盘306处的引线框302的底侧304处的第一平面，或者备选地，延伸到超过在引线308的第一部分312处的引线框302的底侧304处的第二平面。在一些实施例中，引线框302的突出部分316具有的厚度小于引线308的第一部分312或第二部分314的厚度。此外，引线308的突出部分316可以在引线308的第一部分312和第二部分314之间具有均匀的厚度。在一些实施例中，凹部318的体积的大约一半在引线框302的底侧304上的第一平面或第二平面与突出部分316之间。在一些实施例中，引线308的突出部分316覆盖被蚀刻在模具202中的整个凹部206。引线308还可以包括被定位在与底侧304相对侧上的接触焊盘。
图4是具有被耦接到引线框302的半导体裸片404的引线框封装200的截面图。半导体裸片404可以是向复杂的集成电路和微控制器提供信号处理的任何数目的不同类型的半导体裸片(dice)，例如非常基本的电气元件。示出了具有矩形截面的半导体裸片404；然而其他形状的半导体裸片也是兼容的。半导体裸片404通过粘合剂402耦接到引线框302的裸片焊盘306。在一些实施例中，粘合剂402是裸片粘结膜(DAF)。在其他实施例中，粘合剂402是环氧胶。并且在其他实施例中，粘合剂402是适于将半导体裸片附接到引线框的任何粘合剂。在一些实施例中，粘合剂402是导电的和/或导热的，并且将半导体裸片404电耦接到和/或热耦接到引线框302。在制造中，可以在引线框302的半导体裸片404和裸片焊盘306被彼此相邻地定位之前或之后施加粘合剂402。此外，粘合剂402可以被施加到裸片焊盘306或被施加到半导体裸片404。使用电连接器406将半导体裸片404进一步电耦接到引线308。在电连接器406的第一端处，将电连接器406电耦接到引线308上的接触焊盘。在电连接器406的第二端处，将电连接器406电耦接到半导体裸片404的顶部接触焊盘。在一些实施例中，电连接器406是接合线。
图5是被密封剂包围之后的引线框封装200的截面图。密封剂502被形成在模具202的顶侧204上方。密封剂502可以是具有许多不同的已知类型的密封剂(例如各种聚合物密封剂)的任何可接受的半导体模制化合物。在一些实施例中，密封剂是电绝缘体或热绝缘体，并且在一个实施例中，密封剂提供对引线框封装200的结构支撑。在一些实施例中，密封剂包围半导体裸片404和引线框302的所有暴露的表面。在其他实施例中，引线308可以不被密封剂502完全包围。在一些实施例中，使用注入模制工艺形成密封剂502，其中在高压和/或温度下施加密封剂502。在将密封剂502施加到引线框302和半导体裸片404期间，密封剂502流入突出部分316的凹部318中，以形成密封剂502的突出部分504。凹部的内部是凹形部分，在模制工艺期间，密封剂在该凹形部分中流动。因此，凹形区域填充有模制化合物。这提供了对引线308的结构和机械的加强和强度。
图6是去除模具202之后的引线框封装200的截面图。在施加密封剂502之后，可以去除模具202而不影响引线架302的元件相对于彼此的位置。模具202的去除使引线308和裸片焊盘306通过在引线框302的底侧304处的密封剂502的底侧暴露。引线306的暴露的突出部分316和密封剂502的突出部分504形成突起602。突起602被配置为通过被定位在例如PCB、另一芯片封装或任何其他衬底的触点上而与PCB进行接口。然后引线308可以电耦接到以及机械耦接到触点，然后使得半导体裸片404可以通过引线308的突出部分316发送和/或接收信号到PCB。
图7A至图7F是用于突起的不同形状的横截面图。具体地，图7A示出了在密封剂702的层上的突起700。突起700包括与半导体裸片电耦接的引线的凸形的突出部分704。引线的突出部分704具有带有凹形的内部区域的凹部，在模制期间，密封剂的部分706流入该凹形的内部区域中。当沿着二维截面观察时，突起700具有圆形形状或部分圆形形状。在一些实施例中，突起700具有大于半圆的形状。例如，突出部分704的凹面可以形成为在圆的55％至99％之间的圆形形状，例如圆的75％的圆形形状。备选地，或另外地，突出部分704的凸面可以形成为在圆的55％至99％之间的圆形形状，例如圆的75％的圆形形状。在这些实施例中，突出部分704可以与密封剂702的底面在它们接合之处形成小于90度的角度。在其他实施例中，突起700具有类似于大约半圆的形状。例如，突出部分704的凹面可以形成为在圆的45％至55％之间的圆。备选地，或另外地，突出部分704的凸面可以形成为在圆的45％至55％之间的圆。在这些实施例中，突出部分704可以与密封剂702的底面在它们接合之处形成约90度的角度。突起700的其他部分可以具有与图7A所示的相同、相似或完全不同的截面。
图7B示出了在密封剂层712上的突起710。突起710包括被电耦接到半导体裸片的引线的突出部分714。引线的突出部分714具有凹部，该凹部具有在引线的突出部分714的凹部中的密封剂的突出部分716。当沿着二维截面观察时，突起710具有部分圆形的形状。在一些实施例中，突起710具有类似于小于半圆的形状。例如，突出部分714的凹面可以形成为在圆的1％至45％之间的圆，例如40％的圆。备选地，或另外地，突出部分714的凸面可以形成为在圆的1％和45％之间的圆，例如40％的圆。在这些实施例中，突出部分714可以与密封剂712的底面在它们接合之处形成大于90度的角度。突出部710的其他部分可以具有与图7B所示的相同、相似或完全不同的截面。
图7C示出了在密封剂层722上的突起720。突起720包括被电耦接到半导体裸片的引线的突出部分724。引线的突出部分724具有凹部，该凹部具有在引线的突出部分724的凹部中的密封剂的突出部分726。当沿着二维截面观察时，突起720具有椭圆形或长方形的形状。突起720的其他部分可以具有与图7C的所示相同、相似或完全不同的截面。
图7D示出了在密封剂层732上的突起730。突起730包括被电耦接到半导体裸片的引线的突出部分734。引线的突出部分734具有凹部，该凹部具有在引线的突出部分734的凹部中的密封剂的突出部分736。当沿着二维截面观察时，突起730具有带有圆形尖端形状的矩形。在该实施例中，突起730具有从引线彼此平行延伸的第一平坦侧壁和第二平坦侧壁，以及类似于关于图7A至图7C和图7F描述的任何形状的底壁。突起730的其他部分可以具有与图7D所示的相同、相似或完全不同的截面。
图7E示出了在密封剂层742上的突起740。突起740包括被电耦接到半导体裸片的引线的突出部分744。引线的突出部分744具有凹部，该凹部具有在引线的突出部分744的凹部中的密封剂的突出部分746。当沿着二维截面观察时，突起740具有矩形的形状。在该实施例中，突起740具有从引线彼此平行延伸的第一平坦侧壁和第二平坦侧壁，以及垂直于平坦侧壁的底部平坦壁。突起740的其他部分可以具有与图7E所示的相同、相似或完全不同的截面。
图7F示出了在密封剂层752上的突起750。突起750包括被电耦接到半导体裸片的引线的突出部分754。引线的突出部分754具有凹部，该凹部具有在引线的突出部分754的凹部中的密封剂的突出部分756。当沿着二维截面观察时，突起750具有三角形的形状。突起750的其他部分可以具有与图7F所示的相同、相似或完全不同的截面。
图7A至图7F中所示的突起可以由任何类型的材料形成，并且可以使用关于其他附图讨论的任何工艺来形成，尽管某些工艺可能更适合于某些形状因子。例如，图7B至图7D所示的实施例可能比图7A、图7E和图7F所示的实施例更容易印模。密封剂的各种突起可以为引线的相应突起提供结构支撑。此外，图7A至图7F中所示的截面形状可以相对于相应的密封剂旋转，并且根据设计需要指示，可以改变由密封剂引出的截面形状的百分比。
不需要引线308的内部的、凹形部分和外部的、凸形部分具有相同的形状。例如，如图7C所示，引线308的厚度可以变化，以提供在外部的凸形部分上的椭圆形，但是内部的、凹形部分可以是盒子的形状、正方形或另一种形状。类似地，凸起734的凸形外部的形状可以延伸出为卵形，具有平坦侧，但凸形内部的形状可以是像图7A内部那样的圆形的凹形形状。此外，该部分的内部或外部的形状可以包括波纹形状，其具有许多小凹部、凹穴或其它内部结构，以附接到模制化合物或接合化合物上。
图8是引线框封装800的截面图，与图1类似，引线框封装800具有将引线框封装800连接到凸侧上的衬底822的突起820。引线框封装800包括具有裸片焊盘804的引线框802。在引线框802的裸片焊盘804上是将裸片焊盘804耦接到半导体裸片808的粘合剂806。半导体裸片808被密封剂810包围。引线框架802在密封剂810中，但是通过密封剂810的底侧被暴露。
引线框802还包括引线811，该引线811与裸片焊盘804分离、但是被电耦接到半导体裸片808。引线811和半导体裸片808之间的电耦接可以通过电连接器809，或者通过任何其他电连接器。引线811具有第一部分812、第二部分814和将第一部分812机械地电耦接到第二部分814的突出部分816。突出部分816具有内部的、凹形的凹部，该凹部的凹形部分填充有密封剂810，以形成密封剂810的突出部分818。引线811的突出部分816和密封剂810的突出部分818形成突起820。突起820可以是关于其他附图所讨论的任何类型。
突起820被耦接到在衬底822的顶侧824上的金属衬垫823。衬底822可以是关于其他附图所讨论的任何类型，并且在一个实施例中，衬底822是具有表面接触衬垫的PCB。引线811的突出部分816与在衬底822的顶侧824上的金属衬垫823接触，并且在一个实施例中，端部通过邻接表面接触的应力而被压在衬底822上。突起820被接合化合物包围。该接合化合物可以是用于将突起820固定到衬底822的任何物质。在一些实施例中，接合化合物826是电导体和/或热导体。在一个实施例中，接合化合物826是焊料。接合化合物826至少部分地包围凸起820的凸形部分。在一些实施例中，接合化合物826从引线811的第一部分812和第二部分814延伸到衬底822的顶侧824。
突起820的形状可以改进引线框封装800和衬底822之间的连接。在一个实施例中，突起820的形状允许接合化合物826与引线811的大的表面区域接合，但是引线框封装800和衬底822不在接合化合物826上施加压缩力。防止接合化合物上的压缩力的一个潜在好处在于压缩可能导致接合化合物826被移出在导线811和衬底822之间的位置。例如，在没有突起820的情况下，如果施加足够的应力以促使引线框封装800和衬底822在一起，则接合化合物将从两个元件之间被排出。通过所示的设计，凸起820的凸形部分可以被放置成与衬底822邻接接触。可以施加一些轻微的压力以提供与金属衬垫823的牢固的邻接接触。即使施加大的压力，接合组合物826仍不会被压缩。相反，接合化合物826可以沿着引线811的凸形的突起820的侧流动，以提供用于与衬底822的电接触的大的表面区域。凹形区域中的密封剂810提供机械支撑引线811的突出部分818。
此外，突起820的形状可以在引线框封装800和衬底822之间促进更好的电连接或机械连接。例如，引线811的突出部分816可能具有针对接合化合物826的不良的润湿性。通过具有突起820刺穿衬底822上的接合化合物826的气泡，否则可以改进接头化合物826与引线框802之间的不良连接。
参见图8，可以看出，接合化合物826向上流动直到密封剂810的突出部分818的一部分的上方。即，接合化合物826的水平比在突出部分816处的导线811的厚度更厚，并且延伸到高于引线811的厚度的高度，以与突出部分818重叠。因此，可以选择与顶侧824大致平行的单个公共平面，其横穿接合化合物826、在引线811的凹形部分中的突出部分818处的引线811和密封剂810。
图9是衬底920上的突起916的截面图。与贯穿本公开所描述的其他附图类似，密封剂902支撑作为引线框的一部分的引线904。引线904包括具有底侧908的第一部分906。引线还包括具有底侧912的突出部分910。引线904的突出部分910形成凹部，并且在凹部内是密封剂902的突出部分914。引线904的突出部分910和密封剂902的突出部分914形成突起916。突起916远离引线904的第一部分的底侧908延伸。突起916的底侧912在衬底920的顶侧918上。衬底920可以包括被定位在衬底920的顶侧918上的接触衬垫，接触衬垫通过接合化合物922耦接到突起916。
如图9所示，接合化合物922通常可以包围突起916。在一些实施例中，接合化合物922在衬底920的顶侧918处具有的宽度大于接合化合物922的最靠近第一部分906的底侧908的宽度。在一些实施例中，如图所示，接合化合物922从衬底920的顶侧918延伸到封装的底侧908。在该实施例中，底侧912的顶部用作接合化合物922的锚定区域。可以看出，接合化合物922是如此之高，以致它的一部分与引线904的凹形部分中的密封剂914在同一平面内。底侧912的顶部可以是底侧912的在圆的50％以上的部分，该部分限定底侧912的形状。对于这种形状和其他形状，底侧912顶部的其他限定是可能的。在其他实施例中，接合化合物922未延伸到底侧908。在又一些其他实施例中，接合化合物922仅覆盖突起916的一部分。在一些实施例中，引线904的突出部分910的底侧912与衬底920接触；然而，在其他实施例中，引线904的突出部分910的底侧912通过接合化合物922与衬底920间隔开。接合化合物922的侧面924可以是直线的、弯曲的、自由形状的或任何其他形状。具有曲率的侧面924可以是弯曲的凹形或凸形，并且任何曲率可以仅应用于侧面924的一部分。
图10是根据本公开的引线框封装的备选实施例的截面图。与关于其他附图所讨论的实施例类似，引线框封装1000包括具有裸片焊盘1004和引线1006的引线框1002。引线框1002的裸片焊盘1004通过粘合剂1010支撑半导体裸片1008。使用电连接器1012将半导体裸片1008电耦接到引线1006。
在图10所示的实施例中，引线1006包括导电层1014。导电层1014被形成在引线1006的顶侧1018上，并通过引线1006中的凹部以形成突出部分1016，该突出部分1016远离密封剂1022的底侧1020延伸。密封剂1022还延伸到由导电层1014的突出部分1016形成的凹部中，以形成密封剂1022的突出部分1024。导电层1014的突出部分1016与密封剂1022的突出部分1024形成突起1026。导电层1014可以由锡、锡合金或一些其他导电材料制成。特别地，与形成引线1006的材料相比，导电层1014可以由具有优良润湿性的材料形成。在一些实施例中，导电层1014由电镀或金属化工艺形成。
层1014可以是分开的、比引线框1002更薄的层，因为密封剂1022进入凹形区域，以具有提供支撑突起的刚性和机械强度的突起1024。在这种情况下，它不是引线本身的突起，而是在引线上的层中的插入件的突起。
另外，图10包括引线框1002中的密封剂锁定器。密封剂锁定器1028位于引线1006的最靠近引线框1002的裸片焊盘1004的侧。在图11所示的密封剂锁定器1028的一个实施例中，引线1006的最靠近引线框1002的裸片焊盘1004的侧具有凹形，使得密封剂1022突出到引线1006中的凹部中。在其他实施例中，密封剂锁定器1028由引线1006的最靠近引线框1002的裸片焊盘1004的侧中的矩形或其它形状的凹部形成。在一些实施例中，密封剂锁定器1028是从引线1006的最靠近引线框1002的裸片焊盘1004的侧延伸的突起或锚固件。在一些实施例中，裸片焊盘1004包括在裸片焊盘1004的最靠近引线1006的侧上的密封剂锁定器1030。在裸片焊盘1004的侧上的密封剂锁定器1030可以是密封剂锁定器1028的镜像，或者在其他实施例中，密封剂锁定器1030具有与密封剂锁定器1028不同的形式。
图11是根据本公开的引线框封装的备选实施例的截面图。与关于其他附图所讨论的实施例类似，引线框封装1100包括具有裸片焊盘1104和引线1106的引线框1102。引线框1102的裸片焊盘1104通过粘合剂1110支撑半导体裸片1108。使用电连接器1112将半导体裸片1108电耦接到引线1106。
在图11所示的实施例中，引线包括第一部分1113和突出部分1114，突出部分1114远离密封剂1118的底侧1116延伸。示出了具有与图10的导电层1014类似大小和形状的引线1106。在一些实施例中，引线1106是导电层。在一些实施例中，引线1106是用于形成裸片焊盘1104的材料的蚀刻部分。以及在一些实施例中，引线1106是与上述导电层和裸片焊盘材料不同的材料层。在图11所示的实施例中，引线1106的第一部分1113被密封剂1118包围，并且引线1106的突出部分1114从密封剂1118的底侧1116延伸出来。在一些实施例中，引线1106上的引线框材料被完全蚀刻掉。
另外，图11描绘了本公开的引线框封装的实施例，其中裸片焊盘1104还包括突出部分。在该实施例中，引线框1102的裸片焊盘1104具有突出部分1120。裸片焊盘1104的突出部分1120具有底侧1122和顶侧1124。裸片焊盘1104的突出部分1120延伸出密封剂1118的底侧1116。在一些实施例中，裸片焊盘1104是由电镀或金属化工艺形成的引线框层。在一些实施例中，裸片焊盘1104是用于形成引线框1102的材料的蚀刻部分。在一些实施例中，裸片焊盘1104是与引线框层和引线框1102不同的材料层。在一些实施例中，突出部分1120具有的宽度大于半导体裸片1108的宽度。该实施例允许半导体裸片1108的至少一部分被定位在裸片焊盘1104的突出部分1120的凹部中。另外，密封剂可以被定位在裸片焊盘1104的突出部分1120的凹部中。
引线1106可以是关于图1至图10所示和所描述的任何类型。在一些实施例中，裸片焊盘1104的突出部分1120远离密封剂1118的底侧1116延伸的距离与引线1106的突出部分1114远离密封剂1118的底侧1116延伸的距离等距离。在其他实施例中，裸片焊盘1104的突出部分1120未以与引线1106的突出部分1114远离密封剂1118的底侧1116延伸的距离等距离地、远离密封剂1118的底侧1116延伸。在一些实施例中，芯片焊盘的突出部分1120提供半导体裸片1108到衬底的热连接和/或电连接，其中半导体裸片1108通过突出部分1120的顶侧1124上的粘合剂1110耦接到裸片焊盘1104。在该实施例中，突出部分1120的底侧1122可以以类似于关于针对衬底上的引线的凸起所讨论的各种方式的方法被在衬底上的接合化合物包围。
在一些实施例中，裸片焊盘1104包括在裸片焊盘1104的侧上的密封剂锁定器1126。在图11所示的实施例中，密封剂锁定器1126是包括密封剂1118中的扩口端的锚固件。密封剂锁定器1126的扩口端将裸片焊盘1104固定到密封剂1118，防止裸片焊盘1104在温度或机械应力下从密封剂1118中滑出。
可以组合上述各种实施例以提供其他实施例。如果需要使用各种专利、应用和出版物的概念以提供另外的实施例，则可以修改实施例的各方面。
可以根据上述详细描述对这些实施例进行这些和其他改变。通常，在所附权利要求中，所使用的术语不应被解释为将权利要求限制于说明书和权利要求书中所公开的具体实施例，而应被解释为包括所有可能的实施例，连同这些权利要求所具有的的等同物的整个范围。因此，权利要求不受本公开的限制。

Claims (20)

1.一种封装，包括：
裸片焊盘，具有第一侧和第二侧；
半导体裸片，被耦接到所述裸片焊盘的所述第一侧；
被定位在所述半导体裸片的第一侧上的接触焊盘；
电引线，与所述裸片焊盘相间隔，所述电引线具有第一侧和第二侧；
被定位在所述电引线的第一侧上的接触焊盘；
电连接器，从所述半导体裸片上的所述接触焊盘延伸到所述电引线上的所述接触焊盘；
延伸为所述电引线的一部分的突起，所述突起具有从所述电引线的所述第二侧延伸的凸形区域，并且具有在所述引线的所述第一侧上的凹形区域；以及
密封剂，覆盖所述半导体裸片、所述裸片焊盘和所述电引线的所述第一侧，所述密封剂包围所述电连接器、与所述电引线的所述第一侧接触并且填充所述突起的所述凹形区域。
2.根据权利要求1所述的封装，其中所述突起的所述凹形区域的所述内表面具有圆形形状。
3.根据权利要求2所述的封装，其中所述凹形区域的所述内表面具有半圆形状，所述半圆形状近似等于圆的一半。
4.根据权利要求2所述的封装，其中所述凹形区域的所述内表面具有大于圆的55％并且小于圆的75％的圆形形状，其中大于所述圆的50％的部分向内延伸，以覆盖同一内表面的其他区域。
5.根据权利要求2所述的封装，其中所述凹形区域的所述内表面在小于圆的40％的圆形形状中延伸。
6.根据权利要求1所述的封装，其中凹形区域的所述内表面延伸为矩形，所述凹形区域具有彼此平行的两个平坦侧壁和垂直于所述平坦侧壁的底壁。
7.根据权利要求1所述的封装，其中所述凹形区域的所述内表面延伸为三角形。
8.根据权利要求1所述的封装，其中所述凹形区域的所述内表面延伸为椭圆形。
9.根据权利要求1所述的封装，其中所述突起的所述凹形区域的所述内表面具有以选定距离彼此平行延伸的两个平坦侧壁，并且具有带有圆形形状的底侧。
10.根据权利要求1所述的封装，其中所述凸形部分的所述外表面以大于圆的55％并且小于圆的75％的圆形形状延伸，其中大于所述圆的50％的部分向内延伸为处于同一外表面的其他区域之上，以产生用于被施加到所述电引线的所述凸形部分的焊料的锚定区域。
11.一种制造器件的方法，包括：
在模具上形成引线框，所述引线框具有带有突起的引线和裸片焊盘，所述引线的所述突起延伸到所述模具的凹部中，所述突起的壁形成所述突起中的凹部，所述突起被定位在所述凹部中；
利用密封剂来密封所述引线框，包括将密封剂定位在所述凹部中；以及
去除所述模具，以暴露所述引线框的包括所述突起的一侧。
12.根据权利要求11所述的方法，还包括：
将所述引线框耦接到衬底，所述耦接包括：将所述突起定位在所述衬底上的触点上，并且通过将所述突起的一部分包围在所述触点上的接合化合物中来将所述突起耦接到所述触点。
13.根据权利要求11所述的方法，其中形成所述引线框包括：印模所述引线框的第一侧，以形成从所述引线框的第二侧和所述凹部延伸的所述突起。
14.根据权利要求11所述的方法，其中形成所述引线框包括：在所述模具上形成导电层，所述导电层被形成在所述模具的所述凹部中。
15.根据权利要求11所述的方法，其中形成所述引线框包括：将所述引线框的材料的层沉积在所述模具上，并且对所述引线框的所述材料进行蚀刻，以将所述引线与所述裸片焊盘分离并形成所述凹部。
16.一种系统，包括：
引线框封装，包括引线框，所述引线框支撑半导体裸片，所述半导体裸片和所述引线框在密封剂中，所述引线框包括引线和裸片焊盘，所述半导体裸片在所述裸片焊盘上，并且被电耦接到所述引线，所述引线具有突起，所述密封剂具有底侧，所述突起的第一部分远离所述密封剂的所述底侧延伸，所述密封剂的一部分在所述突起中；以及
印刷电路板，具有表面触点，所述突起在所述表面触点上，并且通过接合化合物耦接到所述表面触点。
17.根据权利要求16所述的系统，其中所述引线包括在所述引线上的导电层，所述突起包括所述导电层。
18.根据权利要求16所述的系统，其中所述裸片焊盘包括第二突起，所述第二突起远离所述密封剂的所述底侧延伸。
19.根据权利要求18所述的系统，其中所述裸片焊盘的一侧具有锚固件，所述锚固件具有扩口端，所述扩口端在所述密封剂中。
20.根据权利要求16所述的系统，其中所述引线具有与所述密封剂的所述底侧正交的一侧，所述引线的所述侧具有侧面，所述侧面的一部分具有凹面曲率。
CN201710756892.1A 2017-01-05 2017-08-29 具有从封装突出的引线的引线框 Pending CN108281396A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/399,536 2017-01-05
US15/399,536 US20180190575A1 (en) 2017-01-05 2017-01-05 Leadframe with lead protruding from the package

Publications (1)

Publication Number Publication Date
CN108281396A true CN108281396A (zh) 2018-07-13

Family

ID=62711212

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710756892.1A Pending CN108281396A (zh) 2017-01-05 2017-08-29 具有从封装突出的引线的引线框
CN201721089892.2U Active CN207731918U (zh) 2017-01-05 2017-08-29 引线框封装和引线框封装系统

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201721089892.2U Active CN207731918U (zh) 2017-01-05 2017-08-29 引线框封装和引线框封装系统

Country Status (2)

Country Link
US (2) US20180190575A1 (zh)
CN (2) CN108281396A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312681A (zh) * 2018-12-12 2020-06-19 意法半导体公司 具有在镀覆导电层上的半导体裸片的半导体封装件
CN113410201A (zh) * 2020-03-17 2021-09-17 力成科技股份有限公司 半导体装置、引线架以及半导体装置的制造方法
CN113544838A (zh) * 2019-03-01 2021-10-22 安普林荷兰有限公司 封装的电子设备

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180190575A1 (en) * 2017-01-05 2018-07-05 Stmicroelectronics, Inc. Leadframe with lead protruding from the package
US10586716B2 (en) 2017-06-09 2020-03-10 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US10892212B2 (en) * 2017-11-09 2021-01-12 Stmicroelectronics, Inc. Flat no-lead package with surface mounted structure
JP7134137B2 (ja) * 2019-05-31 2022-09-09 三菱電機株式会社 半導体装置
US11830833B2 (en) * 2020-07-24 2023-11-28 Innolux Corporation Electronic substrate and electronic device
US11430720B2 (en) * 2020-07-27 2022-08-30 Texas Instruments Incorporated Recess lead for a surface mount package
CN115918270A (zh) * 2021-06-18 2023-04-04 庆鼎精密电子（淮安）有限公司 电路板组件及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1152797A (zh) * 1995-11-08 1997-06-25 富士通株式会社 具有树脂封壳的元件及其制作方法
US6329711B1 (en) * 1995-11-08 2001-12-11 Fujitsu Limited Semiconductor device and mounting structure
US6339261B1 (en) * 1999-04-06 2002-01-15 Shinko Electric Industries Co., Ltd. Semiconductor device and process of producing same
US7944043B1 (en) * 2008-07-08 2011-05-17 Amkor Technology, Inc. Semiconductor device having improved contact interface reliability and method therefor
CN207731918U (zh) * 2017-01-05 2018-08-14 意法半导体公司 引线框封装和引线框封装系统

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100960739B1 (ko) * 1999-02-26 2010-06-01 텍사스 인스트루먼츠 인코포레이티드 열적으로 향상된 반도체 볼 그리드 어레이 디바이스 및 그제조 방법
JP4464527B2 (ja) * 1999-12-24 2010-05-19 大日本印刷株式会社 半導体搭載用部材およびその製造方法
TWI229432B (en) * 2003-09-01 2005-03-11 Advanced Semiconductor Eng Leadless semiconductor package and bump chip carrier semiconductor package
US7405106B2 (en) * 2006-05-23 2008-07-29 International Business Machines Corporation Quad flat no-lead chip carrier with stand-off
TWI337387B (en) * 2007-04-20 2011-02-11 Chipmos Technologies Inc Leadframe for leadless package, package structure and manufacturing method using the same
US7872345B2 (en) * 2008-03-26 2011-01-18 Stats Chippac Ltd. Integrated circuit package system with rigid locking lead
US7964450B2 (en) * 2008-05-23 2011-06-21 Stats Chippac, Ltd. Wirebondless wafer level package with plated bumps and interconnects
US9177898B2 (en) * 2008-06-25 2015-11-03 Stats Chippac Ltd. Integrated circuit package system with locking terminal
US8455988B2 (en) * 2008-07-07 2013-06-04 Stats Chippac Ltd. Integrated circuit package system with bumped lead and nonbumped lead
US20100123230A1 (en) * 2008-11-20 2010-05-20 Frederick Rodriguez Dahilig Integrated circuit packaging system having bumped lead and method of manufacture thereof
US20110062569A1 (en) * 2009-09-14 2011-03-17 Freescale Semiconductor, Inc Semiconductor device package with down-set leads
US8502358B2 (en) * 2010-11-30 2013-08-06 Stats Chippac Ltd. Integrated circuit packaging system with multi-row leads and method of manufacture thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1152797A (zh) * 1995-11-08 1997-06-25 富士通株式会社 具有树脂封壳的元件及其制作方法
US6329711B1 (en) * 1995-11-08 2001-12-11 Fujitsu Limited Semiconductor device and mounting structure
US6339261B1 (en) * 1999-04-06 2002-01-15 Shinko Electric Industries Co., Ltd. Semiconductor device and process of producing same
US7944043B1 (en) * 2008-07-08 2011-05-17 Amkor Technology, Inc. Semiconductor device having improved contact interface reliability and method therefor
CN207731918U (zh) * 2017-01-05 2018-08-14 意法半导体公司 引线框封装和引线框封装系统

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312681A (zh) * 2018-12-12 2020-06-19 意法半导体公司 具有在镀覆导电层上的半导体裸片的半导体封装件
US11348863B2 (en) 2018-12-12 2022-05-31 Stmicroelectronics, Inc. Semiconductor package having a semiconductor die on a plated conductive layer
CN113544838A (zh) * 2019-03-01 2021-10-22 安普林荷兰有限公司 封装的电子设备
CN113544838B (zh) * 2019-03-01 2023-11-24 安普林荷兰有限公司 封装的电子设备
CN113410201A (zh) * 2020-03-17 2021-09-17 力成科技股份有限公司 半导体装置、引线架以及半导体装置的制造方法

Also Published As

Publication number Publication date
US20180190575A1 (en) 2018-07-05
US20190148271A1 (en) 2019-05-16
US10796984B2 (en) 2020-10-06
CN207731918U (zh) 2018-08-14

Similar Documents

Publication Publication Date Title
CN207731918U (zh) 引线框封装和引线框封装系统
US5986209A (en) Package stack via bottom leaded plastic (BLP) packaging
CN104517913B (zh) 半导体装置及其制造方法
US11552007B2 (en) Modified leadframe design with adhesive overflow recesses
KR100381837B1 (ko) 플라스틱 집적회로 장치 패키지와 마이크로 리드프레임 및
CN102714201B (zh) 半导体封装和方法
US7989947B2 (en) Semiconductor device and method of manufacturing the same
US20150076714A1 (en) Microelectronic element with bond elements to encapsulation surface
KR950021434A (ko) 반도체 장치와 그 제조방법
CN102272920A (zh) 包括低应力配置的半导体管芯封装
CN107017174A (zh) 半导体装置及其制造方法
TW200820403A (en) Semiconductor device and method of manufacturing semiconductor device
KR19980032479A (ko) 표면 설치 to-220 패키지 및 그의 제조 공정
US20150145109A1 (en) Semiconductor Package and Method for Producing the Same
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
TW200837906A (en) Semiconductor device and method of manufacturing the same
US9059151B2 (en) Integrated circuit packaging system with island terminals and embedded paddle and method of manufacture thereof
TW483134B (en) Micro BGA package
JP6313235B2 (ja) 電子部品収納用パッケージ、電子装置および電子部品収納用パッケージの製造方法
CN112713090B (zh) 一种qfn器件的制备方法及qfn器件
CN104882386B (zh) 半导体器件格栅阵列封装
KR100391124B1 (ko) 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법
JP4326385B2 (ja) 半導体装置
JP2006229160A (ja) リードフレームおよび半導体パッケージ並びに半導体装置
CN110610919A (zh) 一种引线框架、制作方法及封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180713