CN113544838A - 封装的电子设备 - Google Patents

封装的电子设备 Download PDF

Info

Publication number
CN113544838A
CN113544838A CN202080018048.9A CN202080018048A CN113544838A CN 113544838 A CN113544838 A CN 113544838A CN 202080018048 A CN202080018048 A CN 202080018048A CN 113544838 A CN113544838 A CN 113544838A
Authority
CN
China
Prior art keywords
electronic device
upper ring
packaged electronic
adhesive
lid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080018048.9A
Other languages
English (en)
Other versions
CN113544838B (zh
Inventor
弗兰斯·梅乌森
尤尔根·拉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samba Holdco Netherlands BV
Original Assignee
Samba Holdco Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samba Holdco Netherlands BV filed Critical Samba Holdco Netherlands BV
Publication of CN113544838A publication Critical patent/CN113544838A/zh
Application granted granted Critical
Publication of CN113544838B publication Critical patent/CN113544838B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及封装的电子设备,以及制造封装的电子设备的方法。本发明的目的是提供用于封装件的减少或消除胶流出或渗出的方案,在该封装件中,包括上环部分的成型复合物被用于将衬底相对于引线固定。更具体地,本发明提出,封装件的盖子的盖子边缘的内部部分和上环部分的内部部分基本上彼此邻接,在封装件的盖子的盖子边缘的内部部分和上环部分的内部部分之间没有布置粘合剂,而通道相对于封装的电子设备的中心在向外的方向上加宽,该通道由盖子边缘上环部分的外部部分形成。

Description

封装的电子设备
技术领域
本发明涉及封装的电子设备,以及制造封装的电子设备的方法。
背景技术
封装的电子设备在本领域是众所周知的。封装的电子设备100的示例在图1中示出。封装件包括衬底102,典型地,衬底102为铜或铜基并且用作散热器、凸缘和/或管芯盘。封装件进一步包括多个引线103,该多个引线以间隔开的方式相对于衬底102固定。例如使用如图所示的固化成型复合物104可以实现这种固定。
在成型之前,引线103是引线框架的一部分。更具体地说,引线框架包括引线框架主体,使用临时连接件例如连接凸片将引线连接到该引线框架主体。相似的连接凸片用于使引线相对于彼此固定。这些后面的连接凸片通常被称为阻挡条。此外,在成型之前,通过临时连接件将衬底102连接到引线框架主体,该临时连接件例如包括铆钉的系合条。
图1中的固化成型复合物104被固定地连接到多个引线103,并且包括上环部分106和下环部分105,该上环部分在远离衬底102的方向上延伸远离引线103,该下环部分将衬底连接到多个引线103。
电子元件120被安装在衬底102上。元件120例如通过一个或多个接合线121电连接到引线103。
已知的封装件进一步包括盖子107,盖子107包括盖子基座107A和朝上环部分106延伸的盖子边缘108。盖子边缘108通过粘合剂例如胶122来连接到上环部分106。
在封装的设备100内,形成空气腔室109,电子元件120被布置在空气腔室中。其它封装件是已知的,在其他封装件中,电子元件120完全被固化成型复合物104包围。在这些封装件中,固化成型复合物用作封装件的盖子。然而,对于射频应用,成型复合物104的介电常数可能引入不希望的损耗。因此,对于某些应用,空气腔室109是优选的。
为了制造设备100,通常按照以下步骤:作为第一步骤,提供引线框架,该引线框架包括衬底102和多个引线103。典型地,引线框架包括多个衬底102和用于这些衬底中的每一个的多个引线103,使得可以基本上同时制造多个设备。典型地,使用临时连接件将引线和衬底连接到引线框架主体。
作为下一个步骤,例如通过传递成型或注射成型来施加成型化合物104,并使得该成型化合物能够固化,从而形成上环部分106和下环部分105。下环部分进一步相对于多个引线103固定衬底102。
在成型复合物104已固化到足够的程度之后,电子元件120被安装在衬底102上,并且在电子元件120和引线103之间进行电连接。例如,接合线121是在电子元件120上的接合盘和引线103之间接合的线。
作为下一个步骤,给待制造的每个封装的设备提供盖子107。胶122或另一种粘合剂被施加到或者先前已经被施加到盖子边缘108和/或上环部分106。然后,盖子边缘108和上环部分106对齐并且使用粘合剂来联接在一起。典型地,在施加压力和/或热量和/或UV曝光时执行盖子边缘108和上环部分106的联接。
在封装的设备已形成之后,可以通过切割或者冲压穿过临时连接件来将设备从引线框架主体隔离或者移除。
进一步的封装的电子设备从US 7,004,325 B2获知。在该设备中,盖子边缘和上环部分中的每一个相对于封装的电子设备的中心包括内部部分和外部部分。使用所述粘合剂,将盖子边缘的外部部分和内部部分分别连接到上环部分的外部部分和内部部分。此外,这些部分共同限定了通道,粘合剂被布置在通道中。
盖子边缘和上环部分可以分别包括突出部和凹槽。这些结构使得盖子能够相对于封装件的其余部分方便地对齐。
如权利要求1的前序所述,从US 10,199,303 B1中获知又进一步的封装的电子装置。同样在该设备中,盖子边缘和上环部分中的每一个相对于封装的电子设备的中心包括内部部分和外部部分。盖子边缘的外部部分和上环部分的外部部分形成所谓的硬止部。这些硬止部接触或物理地邻接。
上述封装件的常见问题是胶流出或渗出。该问题涉及封装件的元件或胶流入封装件的内侧或流向封装件的外侧的情况。封装件的元件或胶的存在可能对封装的设备和/或封装尺寸的可靠性产生不利影响。
发明内容
本发明的目的是提供上述问题的解决方案。该目的通过如权利要求1所限定的封装的电子设备来实现,其特征在于,上环部分的内部部分和盖子边缘的内部部分基本上彼此邻接,在上环部分的内部部分和盖子边缘的内部部分之间没有布置粘合剂,并且,通道相对于封装的电子设备的中心在向外的方向上被加宽。
优选地,上环部分的内部部分和盖子边缘的内部部分具有对应的表面,使得这些表面完全相互彼此靠置。优选地,这些表面是平坦的。
当使根据本发明的设备的盖子和上环对齐,并且随后施加热量、压力以及UV曝光时,由于上环的内部部分和盖子边缘的内部部分彼此邻接从而防止了胶流出或渗出,因此形成了防止胶到达腔室的机械屏障。此外,由于通道在向外方向上加宽,存在于上环的外部部分和盖子边缘的外部部分之间的粘合剂被迫远离内部部分。因此,流动阻力在向外方向上减小,导致粘合剂在向外方向上而不是在向内方向上流动。向内方向可能导致胶流出或渗出。
进一步的优点是,上环部分的内部部分和盖子边缘的内部部分的邻接导致封装的设备的明确限定的高度,因为该参数不取决于在盖子边缘和上环部分之间的粘合剂的可变数量。
通道可以在封装的电子设备的外侧具有出口。具有在一个端部处打开的通道防止在粘合剂内形成空气囊袋,该空气囊袋会使封装的电子设备的可靠性劣化。
该通道可以以基本上连续的方式在向外方向上加宽。这意味着通道的横截面在向外的方向上至少不减小。
上环部分的外部部分或盖子边缘的外部部分可以包括凹部,并且上环部分的外部部分和盖子边缘的外部部分中的另一个包括突出部,该突出部在凹部中延伸。使用突出部和凹槽使得能够在封装件的横向平面上方便地对齐。更具体地,突出部和凹部可以被成形为使得在施加盖子期间盖子能够相对于上环部分对齐。从封装的电子设备的中心看,如果通道靠近上环部分的内部部分或盖子边缘的内部部分,并在突出部的前面直接开始,则这将是方便的。
盖子边缘的内部部分可以包括第一侧面,并且上环部分的内部部分可以包括第二侧面,第一侧面和第二侧面彼此邻接,并且各自基本上平行于衬底延伸,并且其中,凹部和突出部邻近该侧面形成。
凹部可以被布置在盖子边缘中。在这种情况下,突出部可以包括第三侧面,该第三侧面被连接到第二侧面,并且从第二侧面朝盖子边缘延伸。突出部可以进一步包括第四侧面,该第四侧面被连接到第三侧面并且在封装的设备的外表面处终止。优选地,通道的在第四侧面和凹部的相对的侧面之间形成的部分比通道的在第三侧面和凹部的相对的侧面之间形成的部分更宽。此外,通道在封装的设备的外表面处打开,并且由于第一侧面和第二侧面的邻接而在通道的相对的端部处闭合。
可选择地,凹部可以被布置在上环部分中。在这种情况下,突出部可以包括第五侧面,该第五侧面被连接到第一侧面,并且从第一侧面朝上环部分延伸。突出部可以进一步包括第六侧面,该第六侧面被连接到第五侧面并且在封装的电子设备的外表面处终止。优选地,通道的在第六侧面和凹部的相对的侧面之间形成的部分比通道的在第六侧面和凹部的相对的侧面之间形成的部分更宽。此外,通道在封装的设备的外表面处打开,并且由于第一侧面和第二侧面的邻接而在通道的相对的端部处闭合。凹部和突出部可以各自沿上环部分或盖子边缘的整个圆周延伸。此外,在垂直于衬底的方向上观察,突出部的高度可以大于在垂直于衬底的方向上所取的通道的最大内部尺寸。
通常,在将盖子附接到上环部分之前,粘合剂被施加或者已经存在于凹部中。典型地,所使用的粘合剂的体积使得:当盖子和上环部分被附接时,粘合剂基本上完全填充通道,并且不存在于上环部分的内部部分和盖子边缘的内部部分之间以及腔室内侧。
凹部可以包括向内弯曲的区域,并且突出部可以包括向外弯曲的区域。凹部可以形成凹槽,并且突出部可能形成为脊部。
凹部可以被布置在盖子边缘中,并且粘合剂可以包括b阶段的粘合剂,例如b阶段的环氧树脂。使用b阶段的粘合剂,粘合剂施加的步骤和通过最终固化过程连接盖子边缘和上环部分的步骤不需要在彼此之后直接执行。在例如,b阶段的粘合剂可以被布置在盖子的凹部中,并且可以部分固化,在此之后,在进一步使用之前将盖子储存。
可选择地,凹部可以被布置在上环部分中,并且粘合剂可以包括a阶段的粘合剂,例如a阶段的环氧树脂。由于电子设备已经被安装在部分装配的封装件中,在安装电子设备之后不是被储存而是直接被处理,因此使用a阶段的粘合剂更加方便。
设备可以进一步包括位于衬底和盖子之间的腔室,该腔室没有成型复合物,其中电子元件被布置在腔室中。上环的内部部分和盖子边缘的内部部分的邻接可以形成机械屏障,在使用通过施加热量和/或压力和/或UV曝光的粘合剂来将上环部分和盖子边缘彼此连接期间,该机械屏障防止胶到达所述腔室。此外,每个引线可以包括靠近引线的内端部的安装区域,该安装区域没有成型复合物。封装的电子设备可以进一步包括电连接件,例如一个或多个接合线,该电连接件在一个端部上被连接到相应引线的安装区域,并且在另一个端部上被连接到电子元件的端子。该端子可以包括在电子元件上的接合盘。
衬底可以包括凸缘、散热器、用于安装一个或多个半导体管芯的管芯盘、进一步的封装件、或印刷电路板,和/或,其中,封装的电子设备已经使用四方平坦无引线(QFN,quadflat no leads)引线框架、功率四方平坦无引线(PQFN,power quad flat no leads)引线框架、双侧平坦无引线(DFN,dual flat no leads)或功率双侧平坦无引线(PDFN,powerdual flat no leads)引线框架被制造。
成型复合物可以包括一种或多种来自由热塑性塑料或热固性塑料组成的群组的材料。
成型复合物可以包括下环部分,该下环部分将所述多个引线相对于衬底固定。例如,在传递成型的注射的步骤期间,在该步骤中引线和衬底是分开保持的,成型复合物将围绕引线和衬底流动。在固化后,由于固化成型复合物,特别地由于固化成型复合物的下环部分,引线和衬底被互相固定。可选择地,固化成型复合物、尤其是上环部分,以及多个引线被连接到衬底。
电子元件可以包括集成电路(IC)芯片、微机电系统(MEMS)芯片、光学传感器、和/或包括一个或多个晶体管的半导体芯片,例如功率放大器半导体管芯。
盖子可以由与所述固化成型复合物相同的成型复合物或其他材料(例如热塑性塑料)制成。
根据进一步的方面,本发明提供了用于制造封装的电子设备的方法,并且包括以下步骤:
a)提供引线框架,该引线框架包括引线框架主体和衬底以及多个引线;
b)通过例如传递成型或注射成型来向引线和衬底施加成型复合物;
c)使得施加的成型复合物能够固化,从而以间隔开的方式相对于衬底固定引线,其中,固化成型复合物包括上环部分,该上环部分在远离衬底的方向上延伸远离引线;
d)将电子元件安装在衬底上,并将电子元件电连接到引线;
e)提供盖子,该盖子具有盖子基座和盖子边缘,该盖子边缘延伸远离盖子基座,其中,上环部分和盖子边缘中的每个相对于待制造的封装的电子设备的中心包括内部部分和外部部分,其中,粘合剂仅被施加到盖子边缘和上环部分中的至少一个的外部部分;
f)将盖子和上环定位成使得上环部分的内部部分和盖子边缘的内部部分彼此邻接,上环部分的外部部分和盖子边缘的外部部分被成形为使得上环部分的外部部分和盖子边缘的外部部分在被定位后共同限定出通道,该通道相对于封装的电子设备的所述中心在向外的方向上加宽,所述定位导致在衬底和盖子之间形成腔室,电子元件被布置在该腔室中,其中,上环和盖子边缘的内部部分的邻接形成机械屏障;以及
g)使用施加的粘合剂通过施加热量和/或压力和/或UV曝光,使上环部分和盖子边缘彼此连接,其中,在所述使上环部分和盖子边缘彼此连接期间,机械屏障防止胶到达腔室。
在根据本发明的方法中,粘合剂仅被施加到上环部分和盖子边缘的外部部分。如上所述,加宽通道的形状以及由上环部分和盖子边缘的内部部分的邻接提供的机械屏障确保基本上没有胶流入或渗入到封装腔室中。
如结合封装的电子设备所述,上环部分的外部部分和盖子边缘的外部部分可以各自被构造成盖子边缘的外部部分和上环部分的外部部分,在上环部分的外部部分和盖子边缘的外部部分中,上环部分的外部部分或盖子边缘的外部部分包括凹部,并且上环部分的外部部分和盖子边缘的外部部分中的另一个包括突出部,该突出部在所述凹部中延伸。在这种情况中,粘合剂只被施加到凹部中。此外,凹部可以被布置在盖子边缘中,并且粘合剂可以包括b阶段的粘合剂。在这种情况中,步骤e)可以包括以下步骤:e1)将粘合剂施加到盖子边缘,e2)加热粘合剂以从粘合剂中移除大部分溶剂,以及e3)在进一步使用之前储存盖子。
引线框架可以包括引线框架主体和多个衬底,并且对于多个引线、衬底中的每个,其中,使用一个或多个临时连接件、例如连接凸片、阻挡条或系合条(包括铆钉),将衬底和引线连接到引线框架主体。在这种情况中,步骤b)至步骤g)可以在引线框架的所有衬底和引线上基本上同时地执行。然后,该方法可以进一步包括:在已执行步骤g)之后,通过锯切、冲压或切割穿过临时连接件来获得多个封装的电子设备。
附图说明
接下来,将参照附图对本发明进行更详细地说明,其中:
图1示出了已知的封装的电子设备的横截面;
图2A示出了根据本发明的封装的电子设备的第一实施例的横截面,并且图2B示出了在盖子边缘和上环部分之间的连接的对应的详细视图;
图3A示出了根据本发明的封装的电子设备的第二实施例的横截面,并且图3B示出了盖子边缘和上环部分之间的连接的对应的详细视图;以及
图4示出了引线框架,用于制造如权利要求2A或3A所限定的多个封装的电子设备。
具体实施方式
将图2A和图2B与图1中的已知的封装件进行对比,可以看出盖子边缘8包括内部部分8A和外部部分8B。上环部分6同样如此,上环部分包括内部部分6A和外部部分6B。下环部分5将引线3固定到衬底2。
图2B示出了上环部分6的内部部分6A如何与盖子边缘8的内部部分8A邻接。可以进一步看出,胶122仅存在于通道10中,该通道由外部部分6B、8B共同限定出。图2B示出了,至少从封装的设备1的中心来看,通道10直接形成于内部部分6A、8A之后、以及突出部12之前,该突出部形成于外部部分6B中。此外,通道10在向外的方向上被加宽。
突出部12和凹槽11增加了盖子7相对于封装的设备的其余部分的横向对齐,突出部12在该凹槽中延伸。另一方面,内部部分6A、8A的邻接使得封装的设备能够具有明确限定的高度。
为了制造图2A和图2B中的设备1,粘合剂122仅布置在凹部11中。因为在施加粘合剂时,电子元件120已经安装,所以优选地是尽快联接盖子6。为此,使用a阶段的粘合剂是方便的,a阶段的粘合剂需要单一的加热步骤来将盖子边缘8联接到上环部分6。
图3A和图3B中示出了不同的情况。在此,凹部11被布置在外部部分8B中,而突出部12形成在外部部分6B中。在此,有可能在制造封装的设备1的较早阶段,将粘合剂只布置在凹部11中。例如,胶122可以包括b阶段的粘合剂,该b阶段的粘合剂已经部分地固化,以移除大部分溶剂。在该阶段,盖子8可以被储存以备将来使用,而不会有粘合剂122降解的风险。在随后的阶段,可以使用进一步的加热步骤来将盖子8联接到上环部分6,粘合剂122在加热步骤中固化。
类似于图2B,从封装的设备1的中心看,通道10在向外的方向上被加宽,并且在内部部分6A、8A之后且在突出部12前面直接开始。
此外,在图2B和图3B中可以看出,盖子边缘8的内部部分8A和上环部分6的内部部分6A分别包括侧面8A’、6A’,每个侧面基本上平行于衬底2延伸。因此,当设备1被平坦地布置在水平表面上时,侧面8A’、6A’将构成基本上水平的表面。以这种方式,封装的设备1的高度在垂直于衬底2的方向上被很好地限定,因为在侧面6A’、8A’之间没有布置粘合剂。
凹部11和突出部12与侧面8A’、6A’相邻地形成。更具体地说,突出部12包括第一侧面12A,第一侧面在第一连接点或第一连接线C1处连接到侧面8A’(如图2B所示),或连接到侧面6A’(如图3B所示),并从第一连接点或第一连接线C1分别向上环部分6或盖子边缘8延伸。突出部12进一步包括第二侧面12B,第二侧面在第二连接点或第二连接线C2处连接到第一侧面12A,并在封装的电子设备1的外表面处的点或线E1处终止。
在图2B和图3B中可以看到,通道的在第二侧面12B和凹部11的相对的侧面11B之间形成的部分比在第一侧面12A和凹部11的相对的侧面11A之间形成的通道的部分更宽。侧面11A在第三连接点或第三连接线D1处连接到侧面6A’(如图2B所示),或连接到侧面8A’(如图3B所示)。在第四连接点或第四连接线D2处,侧面11B被连接到侧面11A,并且侧面11B在封装的电子设备1的外表面处的点或线E2处终止。
在此注意到,所述更宽的通道与当附接盖子时在这些通道中流动的粘合剂所遭遇的流动阻力有关。更具体地说,在更宽的通道中,液体粘合剂可能比在窄的通道中更容易流动。通道的宽度可以计算为垂直于穿过通道中间的线或平面所计算的平均横截面面积。
图2B和图3B是横截面图。类似的横截面图可以沿着封装的设备1的圆周来产生。为此,侧面在该处进行连接的点,例如图2B中的连接点C1,实际上对应于围绕封装的设备1的腔室9延伸的线。
第二侧面12B没有接触凹部11的相对的侧面11B。以这种方式,在凹部11和突出部12之间的通道在外端部处是打开的,而由于侧面8A’、6A’的邻接,内端部闭合。由于通道的打开终止的性质,在粘合剂中形成空气囊袋的风险很小或没有。当经受温度和湿度压力测试时,这种空气囊袋会使设备的可靠性劣化。图4示出了用于制造多个封装的电子设备的引线框架20。引线框架20包括多个衬底2、多个引线3以及引线框架主体23。使用系合条24将衬底2连接到引线框架主体23,系合条可包括铆钉24A。此外,使用阻挡条25将引线3彼此连接,并进一步使用连接凸片26将引线3连接到引线框架主体。在已执行上述与将盖子连接到给定封装件的上环部分有关的步骤之后,可以通过锯切、切割或冲压穿过系合条24、阻挡条25以及连接凸片26来获得不同的电子封装件。
典型地,衬底2由与引线3不同的材料和/或比引线更厚的材料制成。因此,可以在较早阶段例如通过铆钉24A将衬底2连接到引线框架主体23。
在上面的描述中,已经使用本发明的详细实施例描述了本发明。然而,本领域技术人员将容易理解,本发明不限于这些实施例,而是在不背离由所附权利要求限定的本发明的范围的情况下,可以进行各种修改。

Claims (27)

1.一种封装的电子设备(1),所述封装的电子设备包括:
衬底(2);
多个引线(3),所述引线以间隔开的方式相对于所述衬底固定;
固化成型复合物(4),所述固化成型复合物被固定地连接到所述多个引线,并且包括上环部分(6),所述上环部分在远离所述衬底的方向上延伸远离所述引线;
电子元件(120),所述电子元件安装在所述衬底上并且电连接到所述引线;
盖子(7),所述盖子具有盖子基座(7A)和朝上环部分延伸的盖子边缘(8),其中,所述盖子边缘通过粘合剂连接到所述上环部分,所述盖子边缘和上环部分中的每一个相对于所述封装的电子设备的中心包括内部部分(6A,8A)和外部部分(6B,8B),其中,使用所述粘合剂将上环部分的外部部分和所述盖子边缘的外部部分彼此连接,其中,上环部分的外部部分和所述盖子边缘的外部部分共同限定了通道(10),所述粘合剂被布置在所述通道中;
其特征在于,
上环部分的内部部分和所述盖子边缘的内部部分基本上彼此邻接,在上环部分的内部部分和所述盖子边缘的内部部分之间没有布置所述粘合剂,并且其中,所述通道在相对于所述封装的电子设备的所述中心在向外的方向上被加宽。
2.根据权利要求1所述的封装的电子设备,其中,所述通道在所述封装的电子设备的外侧具有出口。
3.根据前述权利要求中任一项所述的封装的电子设备,所述封装的电子设备进一步包括位于所述衬底和所述盖子之间的腔室(9),所述腔室没有所述成型复合物,其中,所述电子元件被布置在所述腔室中,其中,上环的内部部分和所述盖子边缘的内部部分的邻接形成机械屏障,在使用通过施加热量和/或压力和/或UV曝光的粘合剂来将所述上环部分和盖子边缘彼此连接期间,所述机械屏障防止胶到达所述腔室。
4.根据权利要求3所述的封装的电子设备,其中,每个引线在靠近所述引线的内端部处包括安装区域,所述安装区域没有成型复合物,所述封装的电子设备进一步包括电连接件,例如一个或多个接合线(121),所述电连接件将所述电子元件的电端子电连接到所述引线的安装区域。
5.根据前述权利要求中任一项所述的封装的电子设备,其中,所述通道以基本上连续的方式在向外方向上被加宽。
6.根据前述权利要求中任一项所述的封装的电子设备,其中,上环部分的外部部分或所述盖子边缘的外部部分包括凹部(11),并且上环部分的外部部分和所述盖子边缘的外部部分中的另一个包括突出部(12),所述突出部在所述凹部中延伸;
其中,当从所述封装的电子设备的中心看,所述通道邻近上环部分的内部部分或所述盖子边缘的内部部分、并且在所述突出部的前面直接开始。
7.根据权利要求6所述的封装的电子设备,其中,所述突出部和凹部被成形为使得在施加所述盖子期间所述盖子能够相对于所述上环部分对齐。
8.根据权利要求6和权利要求7中任一项所述的封装的电子设备,其中,所述凹部和突出部各自沿着所述盖子边缘或上环的整个圆周延伸。
9.根据权利要求6至权利要求8中任一项所述的封装的电子设备,其中,所述盖子边缘的内部部分包括第一侧面(8A’),并且其中,所述上环部分的内部部分包括第二侧面(6A’),所述第一侧面和所述第二侧面彼此邻接,并且各自基本上平行于所述衬底延伸,并且其中,所述凹部和突出部邻近所述侧面形成。
10.根据权利要求9所述的封装的电子设备,其中,所述凹部被布置在所述盖子边缘中,其中,所述突出部包括第三侧面(12A),所述第三侧面被连接到所述第二侧面并从所述第二侧面朝所述盖子边缘延伸,所述突出部进一步包括第四侧面(12B),所述第四侧面被连接到所述第三侧面并在所述封装的电子设备的外表面处终止;
其中,所述通道的在所述第四侧面和所述凹部的相对的侧面之间形成的部分比所述通道的在所述第三侧面和所述凹部的相对的侧面之间形成的部分更宽;并且
其中,所述通道在所述封装的设备的外表面处打开,并且由于所述第一侧面和第二侧面的邻接而在所述通道的相对的端部处闭合。
11.根据权利要求10所述的封装的电子设备,其中,所述粘合剂包括固化的b阶段的粘合剂。
12.根据权利要求9所述的封装的电子设备,其中,所述凹部被布置在所述上环部分中,其中,所述突出部包括第五侧面(12A),所述第五侧面被连接到所述第一侧面并从所述第一侧面朝所述上环部分延伸,所述突出部进一步包括第六侧面(12B),所述第六侧面被连接到所述第五侧面并在所述封装的电子设备的外表面处终止;
其中,所述通道的在所述第六侧面和所述凹部的相对的侧面之间形成的部分比所述通道的在所述第五侧面和所述凹部的相对的侧面之间形成的部分更宽;并且
其中,所述通道在所述封装的设备的外表面处打开,并且由于所述第一侧面和第二侧面的邻接而在所述通道的相对的端部处闭合。
13.根据权利要求12所述的封装的电子设备,其中,所述粘合剂包括固化的a阶段的粘合剂。
14.根据权利要求6至权利要求13中任一项所述的封装的电子设备,其中,在垂直于所述衬底的方向上观察,所述突出部的高度大于所述通道的最大内部尺寸。
15.根据权利要求6至权利要求14中任一项所述的封装的电子设备,其中,所述凹部包括向内弯曲的区域,并且其中,所述突出部包括向外弯曲的区域。
16.根据权利要求6至权利要求15中任一项所述的封装的电子设备,其中,所述凹部形成为凹槽,并且其中,所述突出部形成为脊部。
17.根据前述权利要求中任一项所述的封装的电子设备,其中,所述衬底包括凸缘、散热器、用于安装一个或多个半导体管芯的管芯盘、进一步的封装件、或印刷电路板,和/或,其中,所述封装的电子设备已经通过使用四方平坦无引线(QFN)引线框架、功率四方平坦无引线(PQFN)引线框架、双侧平坦无引线(DFN)或功率双侧平坦无引线(PDFN)引线框架被制造。
18.根据前述权利要求中任一项所述的封装的电子设备,其中,所述成型复合物包括下环部分,所述下环部分将所述多个引线相对于所述衬底固定。
19.根据前述权利要求中任一项所述的封装的电子设备,其中,所述电子元件包括集成电路(IC)芯片、微机电系统(MEMS)芯片、光学传感器、和/或包括一个或多个晶体管的半导体芯片。
20.根据前述权利要求中任一项所述的封装的电子设备,其中,所述盖子是由与所述固化成型复合物相同的成型复合物来制造的。
21.制造根据前述权利要求中任一项所述的封装的电子设备的方法,所述方法包括:
a)提供引线框架(20),所述引线框架包括引线框架主体(23)和衬底以及多个引线;
b)通过例如传递成型或注射成型来向所述引线和所述衬底施加成型复合物;
c)使得所述施加的成型复合物能够固化,从而以间隔开的方式相对于所述衬底固定所述引线,其中,所述固化成型复合物包括上环部分,所述上环部分在远离所述衬底的方向上延伸远离所述引线;
d)将电子元件安装在所述衬底上,并将所述电子元件电连接到所述引线;
e)提供盖子,所述盖子具有盖子基座和盖子边缘,所述盖子边缘延伸远离所述盖子基座,其中,所述盖子边缘和上环中的每个相对于待制造的所述封装的电子设备的中心包括内部部分和外部部分,其中,粘合剂仅被施加到所述盖子边缘和上环中的至少一个的外部部分;
f)将所述盖子和上环定位成使得上环的内部部分和所述盖子边缘的内部部分彼此邻接,所述定位导致在所述衬底和所述盖子之间形成腔室,所述电子元件被布置在所述腔室中,其中,上环的内部部分和所述盖子边缘的内部部分的邻接形成机械屏障,并且其中,上环部分的外部部分和所述盖子边缘的外部部分被成形为使得上环部分的外部部分和所述盖子边缘的外部部分在被定位后共同限定出通道,所述通道相对于所述封装的电子设备的所述中心在向外的方向上加宽;以及
g)使用所述施加的粘合剂通过施加热量和/或压力和/或UV曝光,使所述上环部分和盖子边缘彼此连接,其中,在所述使所述上环部分和盖子边缘彼此连接期间,所述机械屏障防止胶到达所述腔室。
22.根据权利要求21所述的方法,其中,所述通道在所述封装的电子设备的外侧具有出口。
23.根据权利要求21或权利要求22所述的方法,其中,上环的外部部分和所述盖子边缘的外部部分被构造成如权利要求3至权利要求9中任一项限定的所述盖子边缘的外部部分和所述上环部分的外部部分,并且所述粘合剂仅被施加在所述凹部中。
24.根据权利要求23所述的方法,其中,所述凹部被布置在所述盖子边缘中,并且其中所述粘合剂包括b阶段的粘合剂,其中,步骤e)包括:
e1)将所述粘合剂施加到所述盖子边缘;
e2)加热所述粘合剂以从所述粘合剂中移除大部分溶剂;以及
e3)在进一步使用之前,储存所述盖子。
25.根据权利要求21至权利要求24中任一项所述的方法,其中,所述引线框架包括多个所述衬底,并且对于多个所述引线、所述衬底中的每个,其中,使用一个或多个临时连接件、例如连接凸片(26)和/或系合条(24),将所述衬底和引线连接到所述引线框架主体,其中,所述步骤b)至所述步骤g)在所述引线框架的所有的所述衬底和引线上基本上同时地执行。
26.根据权利要求25所述的方法,其中,使用阻挡条(25)将所述引线相互连接。
27.根据权利要求25或权利要求26所述的方法,所述方法进一步包括:在已执行步骤g)之后,通过锯切、冲压或切割穿过所述临时连接件和/或阻挡条(25)来获得多个所述封装的电子设备。
CN202080018048.9A 2019-03-01 2020-02-28 封装的电子设备 Active CN113544838B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL2022669A NL2022669B1 (en) 2019-03-01 2019-03-01 Packaged electronic device
NL2022669 2019-03-01
PCT/NL2020/050136 WO2020180179A1 (en) 2019-03-01 2020-02-28 Packaged electronic device

Publications (2)

Publication Number Publication Date
CN113544838A true CN113544838A (zh) 2021-10-22
CN113544838B CN113544838B (zh) 2023-11-24

Family

ID=66286890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080018048.9A Active CN113544838B (zh) 2019-03-01 2020-02-28 封装的电子设备

Country Status (4)

Country Link
US (1) US20220139727A1 (zh)
CN (1) CN113544838B (zh)
NL (1) NL2022669B1 (zh)
WO (1) WO2020180179A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020230457A1 (ja) * 2019-05-16 2020-11-19 Ngkエレクトロデバイス株式会社 パワー半導体モジュールおよびその製造方法
US11721644B2 (en) 2021-05-03 2023-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package with riveting structure between two rings and method for forming the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261579A (ja) * 2001-02-28 2002-09-13 Kyocera Corp 弾性波装置
US20070090514A1 (en) * 2005-10-24 2007-04-26 Freescale Semiconductor, Inc. Semiconductor structure and method of manufacture
CN103515248A (zh) * 2012-06-29 2014-01-15 英特赛尔美国有限公司 引线框上的焊锡流阻碍特征件
CN108281396A (zh) * 2017-01-05 2018-07-13 意法半导体公司 具有从封装突出的引线的引线框
CN109390295A (zh) * 2017-08-07 2019-02-26 恩智浦美国有限公司 模制气腔封装和其产生方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801074A (en) * 1996-02-20 1998-09-01 Kim; Jong Tae Method of making an air tight cavity in an assembly package
US5943558A (en) * 1996-09-23 1999-08-24 Communications Technology, Inc. Method of making an assembly package having an air tight cavity and a product made by the method
WO2002009180A1 (en) * 2000-07-25 2002-01-31 Ssi Inc Plastic package base, air cavity type package and their manufacturing methods
JP2002334944A (ja) 2001-05-08 2002-11-22 Nec Corp 中空構造パッケージ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261579A (ja) * 2001-02-28 2002-09-13 Kyocera Corp 弾性波装置
US20070090514A1 (en) * 2005-10-24 2007-04-26 Freescale Semiconductor, Inc. Semiconductor structure and method of manufacture
CN103515248A (zh) * 2012-06-29 2014-01-15 英特赛尔美国有限公司 引线框上的焊锡流阻碍特征件
CN108281396A (zh) * 2017-01-05 2018-07-13 意法半导体公司 具有从封装突出的引线的引线框
CN109390295A (zh) * 2017-08-07 2019-02-26 恩智浦美国有限公司 模制气腔封装和其产生方法

Also Published As

Publication number Publication date
US20220139727A1 (en) 2022-05-05
WO2020180179A1 (en) 2020-09-10
CN113544838B (zh) 2023-11-24
NL2022669B1 (en) 2020-09-15

Similar Documents

Publication Publication Date Title
US6087718A (en) Stacking type semiconductor chip package
US5616957A (en) Plastic package type semiconductor device
US7473584B1 (en) Method for fabricating a fan-in leadframe semiconductor package
CN101355042B (zh) 具有暴露金属管芯座的薄塑料无引线封装
EP0895287A2 (en) Semiconductor device and lead frame for the same
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
US6242798B1 (en) Stacked bottom lead package in semiconductor devices
CN103165562A (zh) 无引线封装半导体器件
KR19990069643A (ko) 히트 스프레드를 갖는 리드 프레임 및 이를 이용한반도체 패키지
CN113544838B (zh) 封装的电子设备
US20090212404A1 (en) Leadframe having mold lock vent
US20130213704A1 (en) Package structure and the method to fabricate thereof
JP2012227445A (ja) 半導体装置及びその製造方法
US20050110127A1 (en) Semiconductor device
US7736951B2 (en) Circuit component and method of manufacture
US6838752B2 (en) Semiconductor package with recessed leadframe and a recessed leadframe
WO2005024933A1 (ja) 半導体装置の製造方法
US9728493B2 (en) Mold PackageD semiconductor chip mounted on a leadframe and method of manufacturing the same
JP3445591B2 (ja) 樹脂封止型半導体装置
US20010042912A1 (en) Dual-die integrated circuit package
EP3057124A1 (en) Rf package
CN113711346A (zh) 电子模塑封装
US7915719B2 (en) Semiconductor device
US11784112B2 (en) Integrated circuit package and method to manufacture the integrated circuit package to reduce bond wire defects in the integrated circuit package
KR100391124B1 (ko) 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant