CN108110042A - 半导体功率器件的超结结构及其制作方法 - Google Patents
半导体功率器件的超结结构及其制作方法 Download PDFInfo
- Publication number
- CN108110042A CN108110042A CN201711326878.4A CN201711326878A CN108110042A CN 108110042 A CN108110042 A CN 108110042A CN 201711326878 A CN201711326878 A CN 201711326878A CN 108110042 A CN108110042 A CN 108110042A
- Authority
- CN
- China
- Prior art keywords
- groove
- type
- pxing
- areas
- super
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000002360 preparation method Methods 0.000 title description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 104
- 238000002347 injection Methods 0.000 claims abstract description 55
- 239000007924 injection Substances 0.000 claims abstract description 55
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 11
- 229920005591 polysilicon Polymers 0.000 claims abstract description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 38
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 37
- 239000002184 metal Substances 0.000 claims description 30
- 229920002120 photoresistant polymer Polymers 0.000 claims description 26
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 150000002500 ions Chemical class 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 4
- 229910003978 SiClx Inorganic materials 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 230000000717 retained effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 49
- 230000015556 catabolic process Effects 0.000 description 14
- 230000007423 decrease Effects 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000002355 dual-layer Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 241001270131 Agaricus moelleri Species 0.000 description 1
- 230000002146 bilateral effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
Abstract
一种半导体功率器件的超结结构包括N型衬底、形成于N型衬底上的N型外延、形成于N型外延表面的第一、第二沟槽、位于N型外延中的第一沟槽下方的与第一沟槽连通的第三沟槽、位于N型外延中的第二沟槽下方的与第二沟槽连通的第四沟槽、位于第三沟槽与第四沟槽表面的P型掺杂区、位于第三、第四沟槽的P型掺杂区表面及第一及第二沟槽侧壁的氧化硅、形成于第一、第二沟槽的氧化硅表面的多晶硅、形成于N型外延表面第一及第二沟槽两侧的P型体区，形成于P型体区表面的N型注入区、形成于P型体区、N型注入区及第一、第二沟槽的氧化硅与多晶硅上方的介质层、及贯穿介质层且对应P型体区及N型注入区的部分的通孔。
Description
【技术领域】
本发明涉及半导体器件技术领域，特别地，涉及一种半导体功率器件的超结结构及其制作方法。
【背景技术】
超结/半超结器件，如沟槽型垂直双扩散场效应晶体管(VDMOS)的漏源两极分别在器件的两侧,使电流在器件内部垂直流通,增加了电流密度,改善了额定电流,单位面积的导通电阻也较小，是一种用途非常广泛的功率器件。
传统功率MOSFET通常采用VDMOS结构,为了承受高耐压,需降低漂移区掺杂浓度或者增加漂移区厚度,这带来的直接后果是导通电阻急剧增大。一般传统功率MOSFET的导通电阻与击穿电压呈2.5次方关系,这个关系被称为“硅极限”。“超结”VDMOS基于电荷补偿原理，使器件的导通电阻与击穿电压呈1.32次方关系,很好地解决了导通电阻和击穿电压之间的矛盾。和传统功率VDMOS结构相比,超结MOSFET采用交替的P-N-结构替代传统功率器件中低掺杂漂移层作为电压维持层。超结MOSFET的本质是利用在漂移区中插入的P区(对N沟器件而言)所产生的电场对N区进行电荷补偿,达到提高击穿电压并降低导通电阻的目的。
超结MOSFET的是利用复合缓冲层里面交替的N柱和P柱进行电荷补偿,使P区和N区相互耗尽，形成理想的平顶电场分布和均匀的电势分布，从而达到提高击穿电压并降低导通电阻的目的。要达到理想的效果，其前提条件就是电荷平衡。因此，超结技术从诞生开始，它的制造工艺就是围绕如何制造电荷平衡的N柱和P柱进行的。目前使用的制造技术主要有：多次外延和注入技术，深槽刻蚀和填槽技术。然而，如何提高半导体功率器件的超结结构的器件性能(如击穿电压等)、降低了器件制造难度和制造成本是业界的重要课题。
【发明内容】
本发明的其中一个目的在于为解决上述至少一个技术问题而提供一种半导体功率器件的超结结构及其制作方法。
一种半导体功率器件的超结结构，其包括N型衬底、形成于所述N型衬底上的N型外延、形成于所述N型外延表面的第一沟槽与第二沟槽、位于所述N型外延中的所述第一沟槽下方的与所述第一沟槽连通的第三沟槽、位于所述N型外延中的所述第二沟槽下方的与所述第二沟槽连通的第四沟槽、位于所述第三沟槽与第四沟槽表面的P型掺杂区、位于所述第三、第四沟槽的所述P型掺杂区表面及所述第一及第二沟槽侧壁的氧化硅、形成于所述第一及第二沟槽的氧化硅表面的多晶硅、形成于所述N型外延表面所述第一及第二沟槽两侧的P型体区，形成于所述P型体区表面的N型注入区、形成于所述P型体区、所述N型注入区及所述第一、第二沟槽的氧化硅与多晶硅上方的介质层、及贯穿所述介质层且对应所述P型体区及所述N型注入区的部分的通孔，其中所述P型体区的P型离子的掺杂浓度比所述P型扩散层的P型离子的掺杂浓度高。
在一种实施方式中，所述超结结构还包括第一金属层，所述第一金属层位于所述介质层远离所述P型体区一侧，所述第一金属层经由所述通孔连接所述P型体区及所述N型注入区。
在一种实施方式中，所述超结结构还包括第二金属层，所述第二金属层位于所述N型衬底远离所述N型外延的表面。
在一种实施方式中，所述第一沟槽与第二沟槽的深度大于所述P型体区的深度。
在一种实施方式中，所述第三沟槽的深度大于所述第一沟槽的深度，所述第四沟槽的深度大于所述第二沟槽的深度。
在一种实施方式中，所述第三沟槽邻近所述第一沟槽的部分的沟槽宽度大于所述第一沟槽的宽度，所述第三沟槽的沟槽宽度还沿着远离所述第一沟槽的方向逐渐减小；所述第四沟槽邻近所述第二沟槽的部分的沟槽宽度大于所述第二沟槽的宽度，所述第四沟槽的沟槽宽度还沿着远离所述第二沟槽的方向逐渐减小。
在一种实施方式中，所述P型体区包括第一、第二及第三P型体区，所述第一P型体区设置于所述第一沟槽远离所述第二沟槽一侧且包括邻近所述第一沟槽设置的一个N型注入区，所述第二P型体区设置于所述第一沟槽与第二沟槽之间且包括分别邻近所述第一沟槽与第二沟槽的两个N型注入区，所述第三P型体区设置于所述第二沟槽远离所述第一沟槽的一侧且包括邻近所述第二沟槽设置的一个N型注入区，所述通孔包括第一通孔、第二通孔及第三通孔，所述第一通孔对应所述第一P型体区及其表面的N型注入区的部分，所述第二通孔对应所述第二P型体区及其两个N型注入区的部分，所述第三通孔对应所述第三P型体区及其表面的N型注入区的部分。
一种半导体功率器件的超结结构的制作方法，其包括以下步骤：
提供具有N型衬底的N型外延，在所述N型外延表面依次形成第一氮化硅、第一氧化硅、第一光刻胶及第二光刻胶，其中所述第一光刻胶的感光率大于所述第二光刻胶的感光率；
使用光罩进行光刻曝光，通过调整光刻曝光条件使得所述第一光刻胶的曝光宽度大于所述第二光刻胶的曝光宽度；
使用所述第一、第二光刻胶作为掩膜刻蚀所述第一氧化硅及第一氮化硅从而形成贯穿所述第一第一氧化硅及第二氮化硅的两个开口；
去除所述第一、第二光刻胶，利用所述两个开口刻蚀所述N型外延从而形成对应所述两个开口的第一沟槽与第二沟槽；
在所述第一氧化硅及所述第一沟槽及第二沟槽的底部及侧壁形成第二氮化硅；
去除所述第一氧化硅表面及所述第一及第二沟槽底部的第二氮化硅，所述第一及第二沟槽侧壁的第二氮化硅被保留；
进行湿法刻蚀去除所述第一氧化硅层且在所述第一沟槽下方的N型外延中形成第三沟槽、在第二沟槽下方的N型外延中形成第四沟槽；
进行P型扩散，从而在所述第三沟槽及第四沟槽内壁形成P型掺杂区；
在所述第一、第二、第三及第四沟槽中及所述第一氮化硅上形成第二氧化硅；
进行湿法刻蚀去除所述第三、第四沟槽中的部分第二氧化硅、所述第一、第二沟槽中的第二氧化硅、及所述第一氮化硅上方的第二氧化硅；
在所述第三、第四沟槽的第二氧化硅上、所述第一、第二沟槽中、所述第一氮化硅上形成第三氧化硅；
进行湿法刻蚀去除所述第一氮化硅、所述第一氮化硅上的第三氧化硅、所述第一、第二沟槽中的第二氮化硅及第三氧化硅；
在所述第一及第二沟槽内壁形成第四氧化硅，在所述第一及第二沟槽中且所述第四氧化硅表面形成多晶硅，在所述第一沟槽与第二沟槽两侧形成P型体区，在所述P型体区表面形成N型注入区；在所述P型体区及N型注入区、所述第一沟槽及所述第二沟槽上方形成介质层，在所述介质层中形成贯穿所述介质层且对应所述P型体区及所述N型注入区的部分的通孔，
其中，所述P型体区的P型离子的掺杂浓度比所述P型扩散层的P型离子的掺杂浓度高。
在一种实施方式中，所述制作方法还包括以下步骤：形成第一金属层与第二金属层，所述第一金属层位于所述介质层远离所述P型体区一侧，所述第一金属层经由所述通孔连接所述P型体区及所述N型注入区，所述第二金属层位于所述N型衬底远离所述N型外延的表面。
在一种实施方式中，所述第一沟槽与第二沟槽的深度大于所述P型体区的深度，所述P型体区包括第一、第二及第三P型体区，所述第一P型体区设置于所述第一沟槽远离所述第二沟槽一侧且包括邻近所述第一沟槽设置的一个N型注入区，所述第二P型体区设置于所述第一沟槽与第二沟槽之间且包括分别邻近所述第一沟槽与第二沟槽的两个N型注入区，所述第三P型体区设置于所述第二沟槽远离所述第一沟槽的一侧且包括邻近所述第二沟槽设置的一个N型注入区，所述通孔包括第一通孔、第二通孔及第三通孔，所述第一通孔对应所述第一P型体区及其表面的N型注入区的部分，所述第二通孔对应所述第二P型体区及其两个N型注入区的部分，所述第三通孔对应所述第三P型体区及其表面的N型注入区的部分。
本发明提出了一种适用于IGBT和VDMOS的半导体功率器件的超结结构及其制作方法,所述半导体功率器件的超结结构采用了双层超结结构(如上层的P型体区与下层的P型掺杂区)，上下双层超结结构的宽度可以相等，深度可以根据不同需求进行调整。其中上层超结结构的掺杂浓度(如P型离子的掺杂浓度)较高；而下层超结结构的掺杂浓度(如P型离子的掺杂浓度)较低。在正向导通的情况下，双层超结结构导通工作原理与普通超结结构相同，N柱区有电流流过，P柱区不参与导电。在反向或阻断条件下，双层超结结构均形成耗尽，使整个漂移区电荷耗尽，保证器件的耐压。所述下层超结结构的掺杂浓度可以设置为较低，器件的导通电阻略大于普通超结结构。由于电荷失衡比例相同的情况下，对于掺杂浓度较高的超结结构的击穿电压变化幅度较大，随着电荷失衡比例的增大，器件的击穿电压迅速下降。而对于低掺杂浓度的超结结构的击穿电压对电荷失衡的敏感程度低于高浓度掺杂的超结结构，在出现电荷失衡情况时，低掺杂浓度超结结构击穿电压下降幅度较小。但是低浓度的超结结构的正向导通电阻极大，器件工作时的静态功耗变大。综合考虑以上两个原因，本发明将高低掺杂浓度的超结结构相结合，即保证了器件较低的导通电阻，又使超结结构对电荷失衡的敏感程度下降，降低了器件制造难度和制造成本。同时，由于下层低掺杂浓度超结结构的存在，使用本发明半导体功率器件的超结结构输出电容与传统超结结构相比有明显的下降，反向恢复特性也有明显的提高。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1是本发明一较佳实施方式的半导体功率器件的超结结构的剖面结构示意图。
图2至图13是图1所示半导体功率器件的超结结构的制作方法的各步骤的结构示意图。
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1，图1是本发明一较佳实施方式的半导体功率器件的超结结构的剖面结构示意图。所述半导体功率器件可以为IGBT和VDMOS，所述超结结构包括N型衬底、形成于所述N型衬底上的N型外延、形成于所述N型外延表面的第一沟槽与第二沟槽、位于所述N型外延中的所述第一沟槽下方的与所述第一沟槽连通的第三沟槽、位于所述N型外延中的所述第二沟槽下方的与所述第二沟槽连通的第四沟槽、位于所述第三沟槽与第四沟槽表面的P型掺杂区、位于所述第三、第四沟槽的所述P型掺杂区表面及所述第一及第二沟槽侧壁的氧化硅、形成于所述第一及第二沟槽的氧化硅表面的多晶硅、形成于所述N型外延表面所述第一及第二沟槽两侧的P型体区，形成于所述P型体区表面的N型注入区、形成于所述P型体区、所述N型注入区及所述第一、第二沟槽的氧化硅与多晶硅上方的介质层、贯穿所述介质层且对应所述P型体区及所述N型注入区的部分的通孔、第一金属层及第二金属层。
所述第一金属层位于所述介质层远离所述P型体区一侧，所述第一金属层经由所述通孔连接所述P型体区及所述N型注入区。所述第二金属层位于所述N型衬底远离所述N型外延的表面。
本实施方式中，所述P型体区的P型离子的掺杂浓度比所述P型扩散层的P型离子的掺杂浓度高。
进一步地，所述第一沟槽与第二沟槽的深度大于所述P型体区的深度。所述第三沟槽的深度大于所述第一沟槽的深度，所述第四沟槽的深度大于所述第二沟槽的深度。所述第三沟槽邻近所述第一沟槽的部分的沟槽宽度大于所述第一沟槽的宽度，所述第三沟槽的沟槽宽度还沿着远离所述第一沟槽的方向逐渐减小；所述第四沟槽邻近所述第二沟槽的部分的沟槽宽度大于所述第二沟槽的宽度，所述第四沟槽的沟槽宽度还沿着远离所述第二沟槽的方向逐渐减小。
更进一步地，所述P型体区包括第一、第二及第三P型体区，所述第一P型体区设置于所述第一沟槽远离所述第二沟槽一侧且包括邻近所述第一沟槽设置的一个N型注入区，所述第二P型体区设置于所述第一沟槽与第二沟槽之间且包括分别邻近所述第一沟槽与第二沟槽的两个N型注入区，所述第三P型体区设置于所述第二沟槽远离所述第一沟槽的一侧且包括邻近所述第二沟槽设置的一个N型注入区，所述通孔包括第一通孔、第二通孔及第三通孔，所述第一通孔对应所述第一P型体区及其表面的N型注入区的部分，所述第二通孔对应所述第二P型体区及其两个N型注入区的部分，所述第三通孔对应所述第三P型体区及其表面的N型注入区的部分。
请参阅图2至图13，其是图1所示半导体功率器件的超结结构的制作方法的各步骤的结构示意图。所述半导体功率器件的超结结构的制作方法如下步骤S1至S14。
步骤S1，请参阅图2，提供具有N型衬底的N型外延，在所述N型外延表面依次形成第一氮化硅、第一氧化硅、第一光刻胶及第二光刻胶，其中所述第一光刻胶的感光率大于所述第二光刻胶的感光率。
步骤S2，请参阅图3，使用光罩进行光刻曝光，通过调整光刻曝光条件使得所述第一光刻胶的曝光宽度大于所述第二光刻胶的曝光宽度，从而在所述第一光刻胶与第二光刻胶形成不同宽度的开口，其中，所述两层光刻胶的开口为倒梯形。
步骤S3，请参阅图4，使用所述第一、第二光刻胶作为掩膜刻蚀所述第一氧化硅及第一氮化硅从而形成贯穿所述第一第一氧化硅及第二氮化硅的两个开口。
步骤S4，请参阅图5，去除所述第一、第二光刻胶，利用所述两个开口刻蚀所述N型外延从而形成对应所述两个开口的第一沟槽与第二沟槽。所述刻蚀可以为干法刻蚀。
步骤S5，请参阅图6，在所述第一氧化硅及所述第一沟槽及第二沟槽的底部及侧壁形成第二氮化硅。
步骤S6，请参阅图7，去除所述第一氧化硅表面及所述第一及第二沟槽底部的第二氮化硅，所述第一及第二沟槽侧壁、所述第一氧化硅及第一氮化硅侧壁的第二氮化硅被保留。具体地，可以采用用干法刻蚀方法去除所述第二氮化硅。
步骤S7，请参阅图8，进行湿法刻蚀去除所述第一氧化硅层且在所述第一沟槽下方的N型外延中形成第三沟槽、在第二沟槽下方的N型外延中形成第四沟槽。
步骤S8，请参阅图9，进行P型扩散，从而在所述第三沟槽及第四沟槽内壁形成P型掺杂区。
步骤S9，请参阅图10，在所述第一、第二、第三及第四沟槽中及所述第一氮化硅上形成第二氧化硅。其中所述第三及第四沟槽的第二氧化硅中可能形成空洞。
步骤S10，请参阅图11，进行湿法刻蚀去除所述第三、第四沟槽中的部分第二氧化硅、所述第一、第二沟槽中的第二氧化硅、及所述第一氮化硅上方的第二氧化硅。
步骤S11，请参阅图12，在所述第三、第四沟槽的第二氧化硅上、所述第一、第二沟槽中、所述第一氮化硅上形成第三氧化硅。
步骤S12，请参阅图13，进行湿法刻蚀去除所述第一氮化硅、所述第一氮化硅上的第三氧化硅、所述第一、第二沟槽中的第二氮化硅及第三氧化硅。
在所述第一及第二沟槽内壁形成第四氧化硅，在所述第一及第二沟槽中且所述第四氧化硅表面形成多晶硅，在所述第一沟槽与第二沟槽两侧形成P型体区，在所述P型体区表面形成N型注入区；在所述P型体区及N型注入区、所述第一沟槽及所述第二沟槽上方形成介质层，在所述介质层中形成贯穿所述介质层且对应所述P型体区及所述N型注入区的部分的通孔；
形成第一金属层与第二金属层，所述第一金属层位于所述介质层远离所述P型体区一侧，所述第一金属层经由所述通孔连接所述P型体区及所述N型注入区，所述第二金属层位于所述N型衬底远离所述N型外延的表面。
本发明半导体功率器件的超结结构及其制作方法中,所述半导体功率器件的超结结构采用了双层超结结构(如上层的P型体区与下层的P型掺杂区)，上下双层超结结构的宽度可以相等，深度可以根据不同需求进行调整。其中上层超结结构的掺杂浓度较高；而下层超结结构的掺杂浓度(如P型离子的掺杂浓度)较低。在正向导通的情况下，双层超结结构导通工作原理与普通超结结构相同，N柱区有电流流过，P柱区不参与导电。在反向或阻断条件下，双层超结结构均形成耗尽，使整个漂移区电荷耗尽，保证器件的耐压。所述下层超结结构的掺杂浓度可以设置为较低，器件的导通电阻略大于普通超结结构。由于电荷失衡比例相同的情况下，对于掺杂浓度较高的超结结构的击穿电压变化幅度较大，随着电荷失衡比例的增大，器件的击穿电压迅速下降。而对于低掺杂浓度的超结结构的击穿电压对电荷失衡的敏感程度低于高浓度掺杂的超结结构，在出现电荷失衡情况时，低掺杂浓度超结结构击穿电压下降幅度较小。但是低浓度的超结结构的正向导通电阻极大，器件工作时的静态功耗变大。综合考虑以上两个原因，本发明将高低掺杂浓度的超结结构相结合，即保证了器件较低的导通电阻，又使超结结构对电荷失衡的敏感程度下降，降低了器件制造难度和制造成本。同时，由于下层低掺杂浓度超结结构的存在，使用本发明半导体功率器件的超结结构输出电容与传统超结结构相比有明显的下降，反向恢复特性也有明显的提高。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。
Claims (10)
1.一种半导体功率器件的超结结构，其特征在于：所述超结结构包括N型衬底、形成于所述N型衬底上的N型外延、形成于所述N型外延表面的第一沟槽与第二沟槽、位于所述N型外延中的所述第一沟槽下方的与所述第一沟槽连通的第三沟槽、位于所述N型外延中的所述第二沟槽下方的与所述第二沟槽连通的第四沟槽、位于所述第三沟槽与第四沟槽表面的P型掺杂区、位于所述第三、第四沟槽的所述P型掺杂区表面及所述第一及第二沟槽侧壁的氧化硅、形成于所述第一及第二沟槽的氧化硅表面的多晶硅、形成于所述N型外延表面所述第一及第二沟槽两侧的P型体区，形成于所述P型体区表面的N型注入区、形成于所述P型体区、所述N型注入区及所述第一、第二沟槽的氧化硅与多晶硅上方的介质层、及贯穿所述介质层且对应所述P型体区及所述N型注入区的部分的通孔，其中所述P型体区的P型离子的掺杂浓度比所述P型扩散层的P型离子的掺杂浓度高。
2.如权利要求1所述的半导体功率器件的超结结构，其特征在于：所述超结结构还包括第一金属层，所述第一金属层位于所述介质层远离所述P型体区一侧，所述第一金属层经由所述通孔连接所述P型体区及所述N型注入区。
3.如权利要求2所述的半导体功率器件的超结结构，其特征在于：所述超结结构还包括第二金属层，所述第二金属层位于所述N型衬底远离所述N型外延的表面。
4.如权利要求1所述的半导体功率器件的超结结构，其特征在于：所述第一沟槽与第二沟槽的深度大于所述P型体区的深度。
5.如权利要求1所述的半导体功率器件的超结结构，其特征在于：所述第三沟槽的深度大于所述第一沟槽的深度，所述第四沟槽的深度大于所述第二沟槽的深度。
6.如权利要求1所述的半导体功率器件的超结结构，其特征在于：所述第三沟槽邻近所述第一沟槽的部分的沟槽宽度大于所述第一沟槽的宽度，所述第三沟槽的沟槽宽度还沿着远离所述第一沟槽的方向逐渐减小；所述第四沟槽邻近所述第二沟槽的部分的沟槽宽度大于所述第二沟槽的宽度，所述第四沟槽的沟槽宽度还沿着远离所述第二沟槽的方向逐渐减小。
7.如权利要求1所述的半导体功率器件的超结结构，其特征在于：所述P型体区包括第一、第二及第三P型体区，所述第一P型体区设置于所述第一沟槽远离所述第二沟槽一侧且包括邻近所述第一沟槽设置的一个N型注入区，所述第二P型体区设置于所述第一沟槽与第二沟槽之间且包括分别邻近所述第一沟槽与第二沟槽的两个N型注入区，所述第三P型体区设置于所述第二沟槽远离所述第一沟槽的一侧且包括邻近所述第二沟槽设置的一个N型注入区，所述通孔包括第一通孔、第二通孔及第三通孔，所述第一通孔对应所述第一P型体区及其表面的N型注入区的部分，所述第二通孔对应所述第二P型体区及其两个N型注入区的部分，所述第三通孔对应所述第三P型体区及其表面的N型注入区的部分。
8.一种半导体功率器件的超结结构的制作方法，其特征在于：所述制作方法包括以下步骤：
提供具有N型衬底的N型外延，在所述N型外延表面依次形成第一氮化硅、第一氧化硅、第一光刻胶及第二光刻胶，其中所述第一光刻胶的感光率大于所述第二光刻胶的感光率；
使用光罩进行光刻曝光，通过调整光刻曝光条件使得所述第一光刻胶的曝光宽度大于所述第二光刻胶的曝光宽度；
使用所述第一、第二光刻胶作为掩膜刻蚀所述第一氧化硅及第一氮化硅从而形成贯穿所述第一第一氧化硅及第二氮化硅的两个开口；
去除所述第一、第二光刻胶，利用所述两个开口刻蚀所述N型外延从而形成对应所述两个开口的第一沟槽与第二沟槽；
在所述第一氧化硅及所述第一沟槽及第二沟槽的底部及侧壁形成第二氮化硅；
去除所述第一氧化硅表面及所述第一及第二沟槽底部的第二氮化硅，所述第一及第二沟槽侧壁的第二氮化硅被保留；
进行湿法刻蚀去除所述第一氧化硅层且在所述第一沟槽下方的N型外延中形成第三沟槽、在第二沟槽下方的N型外延中形成第四沟槽；
进行P型扩散，从而在所述第三沟槽及第四沟槽内壁形成P型掺杂区；
在所述第一、第二、第三及第四沟槽中及所述第一氮化硅上形成第二氧化硅；
进行湿法刻蚀去除所述第三、第四沟槽中的部分第二氧化硅、所述第一、第二沟槽中的第二氧化硅、及所述第一氮化硅上方的第二氧化硅；
在所述第三、第四沟槽的第二氧化硅上、所述第一、第二沟槽中、所述第一氮化硅上形成第三氧化硅；
进行湿法刻蚀去除所述第一氮化硅、所述第一氮化硅上的第三氧化硅、所述第一、第二沟槽中的第二氮化硅及第三氧化硅；
在所述第一及第二沟槽内壁形成第四氧化硅，在所述第一及第二沟槽中且所述第四氧化硅表面形成多晶硅，在所述第一沟槽与第二沟槽两侧形成P型体区，在所述P型体区表面形成N型注入区；在所述P型体区及N型注入区、所述第一沟槽及所述第二沟槽上方形成介质层，在所述介质层中形成贯穿所述介质层且对应所述P型体区及所述N型注入区的部分的通孔，
其中所述P型体区的P型离子的掺杂浓度比所述P型扩散层的P型离子的掺杂浓度高。
9.如权利要求8所述的半导体功率器件的超结结构的制作方法，其特征在于：所述制作方法还包括以下步骤：形成第一金属层与第二金属层，所述第一金属层位于所述介质层远离所述P型体区一侧，所述第一金属层经由所述通孔连接所述P型体区及所述N型注入区，所述第二金属层位于所述N型衬底远离所述N型外延的表面。
10.如权利要求8所述的半导体功率器件的超结结构的制作方法，其特征在于：所述第一沟槽与第二沟槽的深度大于所述P型体区的深度，所述P型体区包括第一、第二及第三P型体区，所述第一P型体区设置于所述第一沟槽远离所述第二沟槽一侧且包括邻近所述第一沟槽设置的一个N型注入区，所述第二P型体区设置于所述第一沟槽与第二沟槽之间且包括分别邻近所述第一沟槽与第二沟槽的两个N型注入区，所述第三P型体区设置于所述第二沟槽远离所述第一沟槽的一侧且包括邻近所述第二沟槽设置的一个N型注入区，所述通孔包括第一通孔、第二通孔及第三通孔，所述第一通孔对应所述第一P型体区及其表面的N型注入区的部分，所述第二通孔对应所述第二P型体区及其两个N型注入区的部分，所述第三通孔对应所述第三P型体区及其表面的N型注入区的部分。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711326878.4A CN108110042A (zh) | 2017-12-13 | 2017-12-13 | 半导体功率器件的超结结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711326878.4A CN108110042A (zh) | 2017-12-13 | 2017-12-13 | 半导体功率器件的超结结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108110042A true CN108110042A (zh) | 2018-06-01 |
Family
ID=62215676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711326878.4A Withdrawn CN108110042A (zh) | 2017-12-13 | 2017-12-13 | 半导体功率器件的超结结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108110042A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020070418A1 (en) * | 2000-12-07 | 2002-06-13 | International Rectifier Corporation | High voltage vertical conduction superjunction semiconductor device |
| CN102163622A (zh) * | 2010-02-17 | 2011-08-24 | 仙童半导体公司 | 包含具有超级结的沟槽mosfet的半导体器件 |
| CN103117309A (zh) * | 2013-02-22 | 2013-05-22 | 南京邮电大学 | 一种横向功率器件结构及其制备方法 |
| US9536997B1 (en) * | 2015-09-10 | 2017-01-03 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN106298479A (zh) * | 2015-06-11 | 2017-01-04 | 北大方正集团有限公司 | 一种功率器件的结终端扩展结构及其制造方法 |
| CN107316899A (zh) * | 2017-07-14 | 2017-11-03 | 何春晖 | 半超结器件及其制造方法 |
-
2017
- 2017-12-13 CN CN201711326878.4A patent/CN108110042A/zh not_active Withdrawn
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020070418A1 (en) * | 2000-12-07 | 2002-06-13 | International Rectifier Corporation | High voltage vertical conduction superjunction semiconductor device |
| CN102163622A (zh) * | 2010-02-17 | 2011-08-24 | 仙童半导体公司 | 包含具有超级结的沟槽mosfet的半导体器件 |
| CN103117309A (zh) * | 2013-02-22 | 2013-05-22 | 南京邮电大学 | 一种横向功率器件结构及其制备方法 |
| CN106298479A (zh) * | 2015-06-11 | 2017-01-04 | 北大方正集团有限公司 | 一种功率器件的结终端扩展结构及其制造方法 |
| US9536997B1 (en) * | 2015-09-10 | 2017-01-03 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN107316899A (zh) * | 2017-07-14 | 2017-11-03 | 何春晖 | 半超结器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9748229B2 (en) | Semiconductor device | |
| US7906388B2 (en) | Semiconductor device and method for manufacture | |
| CN107316899B (zh) | 半超结器件及其制造方法 | |
| EP1089343A2 (en) | Semiconductor device with trench gate | |
| CN107910374A (zh) | 超结器件及其制造方法 | |
| JP2005085990A (ja) | 電力用半導体装置 | |
| CN102623504B (zh) | 具有终端结构的超结半导体器件及其制造方法 | |
| CN109216432A (zh) | 沟槽型功率器件及其制备方法 | |
| JP2019024133A (ja) | 半導体装置 | |
| CN107170688B (zh) | 一种沟槽型功率器件及其制作方法 | |
| CN108091683A (zh) | 半导体功率器件的超结结构及其制作方法 | |
| CN105826360B (zh) | 沟槽型半超结功率器件及其制作方法 | |
| CN101573800B (zh) | Pn结及mos电容器混合减低表面场晶体管 | |
| CN109216452A (zh) | 沟槽型功率器件及其制备方法 | |
| JP2014179595A (ja) | 半導体装置およびその製造方法 | |
| CN108063159B (zh) | 半导体功率器件的终端结构、半导体功率器件及其制作方法 | |
| CN107919398A (zh) | 半超结器件及其制造方法 | |
| CN108110042A (zh) | 半导体功率器件的超结结构及其制作方法 | |
| CN106449759B (zh) | 隔离型ldmos结构及其制造方法 | |
| CN107994067A (zh) | 半导体功率器件、半导体功率器件的终端结构及其制作方法 | |
| CN106684134B (zh) | 一种功率半导体器件及其制作方法 | |
| JP2017212462A (ja) | 半導体装置 | |
| CN108091695A (zh) | 垂直双扩散场效应晶体管及其制作方法 | |
| JP2014011369A (ja) | 半導体装置及びそれを用いた電力変換装置 | |
| CN107919399A (zh) | 半超结器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20180601 |
|
| WW01 | Invention patent application withdrawn after publication |