CN108109948A - 一种表面贴装集成电路真空共晶焊接芯片定位的方法 - Google Patents

一种表面贴装集成电路真空共晶焊接芯片定位的方法 Download PDF

Info

Publication number
CN108109948A
CN108109948A CN201711170461.3A CN201711170461A CN108109948A CN 108109948 A CN108109948 A CN 108109948A CN 201711170461 A CN201711170461 A CN 201711170461A CN 108109948 A CN108109948 A CN 108109948A
Authority
CN
China
Prior art keywords
chip
weld tabs
briquetting
eutectic
ensures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711170461.3A
Other languages
English (en)
Inventor
王钊
胡锐
王德成
刘健
尹国平
刘俊
米蛟
谢炜炜
谌帅业
田东
罗国敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guizhou Zhenhua Fengguang Semiconductor Co Ltd
Original Assignee
Guizhou Zhenhua Fengguang Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guizhou Zhenhua Fengguang Semiconductor Co Ltd filed Critical Guizhou Zhenhua Fengguang Semiconductor Co Ltd
Priority to CN201711170461.3A priority Critical patent/CN108109948A/zh
Publication of CN108109948A publication Critical patent/CN108109948A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

一种适用于金属表面贴装集成电路真空共晶焊芯片定位方法，该方法是根据产品外壳和芯片尺寸以及产品工艺，设计和制造专用定位夹具及压块；再根据表面贴装器件外壳内腔和芯片尺寸设计定位框，将焊片和芯片放入定位框中确保焊片和芯片位置固定和重合；接着将压块平稳放置在芯片表面，通过压块给芯片施压来确保芯片能够平稳放置于焊片上，确保焊片和芯片充分接触，同时通过压块施压避免在共晶焊过程中焊片融化时产生的表面张力导致芯片偏移，从而提高器件共晶焊的质量。本发明方法通过低成本夹具和压块的使用实现芯片位置一致，同时确保芯片真空共晶焊过程中芯片与焊片充分接触，不发生偏移。适用于不同金属外壳类封装产品真空共晶焊的组装过程。

Description

一种表面贴装集成电路真空共晶焊接芯片定位的方法
技术领域
本发明涉及制造半导体器件的方法，具体来说，涉及制造过程中贴装集成电路真空共晶焊芯片的定位方法。
背景技术
在某些金属外壳封装集成电路器件生产流程里，使用的装结工序为真空共晶焊，该工序包括设备开启、准备材料、组装、放入加热炉、合上炉盖、抽真空、充入惰性气体、加热、保温、升温、抽真空、快速退火的过程。其中组装方法为放置产品外壳置于石墨板上、将焊片按照装配图放入产品内腔中、将芯片按照装配图平稳放置于焊片上、用镊子调整芯片位置使芯片与焊片完全重合，完成组装。
使用该方法进行共晶焊存在的问题是：①在共晶焊的焊接过程中，由于焊片融化时表面张力作用导致芯片会发生偏移；②为避免在共晶焊过程中焊片以及芯片氧化，通常需要在共晶焊前抽真空和充氮气，但在这个过程中也会发生芯片偏移。因此，芯片的定位问题是组装过程的关键问题。
近年来涉及芯片定位的专利申请件大量增加，例如ZL2004100936624号《用于IC芯片封装的精密定位装置》、2010106102462号《研磨头的芯片定位器》、2011102429658号《一种SMDLED贴片分光机的芯片定位装置》、2012103781757号《一种霍尔芯片定位装置》、2014106100003号《一种芯片焊点的定位方法》、2014105415858号《全压接式IGBT芯片定位装置体》、2015103481474号《真空共晶焊的芯片定位夹具、制造方法及芯片转运方法》、2016203873682号《一种半导体激光器芯片的自对准烧结夹具》等，但涉及真空共晶焊的申请件仅有2015103481474号，该定位夹具包括衬底、支撑台阶及限位台阶，衬底上设置有吸附孔，支撑台阶用于支撑芯片，限位台阶用于对芯片进行限位。尚不能解决金属表面贴装集成电路真空共晶焊芯片的定位问题。
发明内容
本发明旨在提供一种适用于金属表面贴装集成电路真空共晶焊芯片定位方法，以克服现有技术的缺陷，解决金属表面贴装集成电路真空共晶焊芯片的定位问题。
发明人提供的适用于金属表面贴装集成电路真空共晶焊芯片定位方法，是根据产品外壳和芯片尺寸以及产品的工艺，设计和制造一种专用定位夹具及压块；再根据表面贴装器件外壳内腔和芯片尺寸设计定位框，将焊片和芯片依次放入定位夹具中确保焊片和芯片位置固定和保证焊片与芯片的重合；接着将压块平稳放置在芯片表面，通过压块给芯片表面施压来确保芯片能够平稳放置于焊片上，并确保焊片和芯片的充分接触，同时通过压块施加的压力避免在共晶焊过程中焊片融化时产生的表面张力导致芯片偏移，从而提高器件共晶焊的质量。
使用该方法后真空共晶焊组装的工艺流程如下：准备完毕、将产品外壳置于石墨板上，又将定位夹具平稳地放置于产品外壳的内腔中，之后将焊片平稳地放置于夹具内，接着将芯片按照装配图平稳放置于焊片上，再将压块平稳地放置于芯片上，即完成组装。
上述定位夹具形状整体呈“凸”型，在使用过程中可夹住较细的一头，便于定位夹具的取放，其大的一头中部开有定位框；定位夹具采用石墨材料制成，石墨材料耐高温、热膨胀系数小，在共晶焊过程中石墨材料表面温度均匀，可保证芯片与定位框接触面的温度均匀性。
上述压块形状为端面与芯片形状一致的柱形，端面尺寸与芯片尺寸一致，可保证在共晶焊中芯片表面受力均匀；压块材料采用铝制成，因为采用密度较小的铝已能够满足共晶焊时芯片需要施加的压力，且芯片表面键合焊盘通常为铝，使用铝压块不会影响焊盘特性。
本发明的方法主要优点是通过较低成本夹具和压块使用实现芯片位置的一致性，避免因人员技能和其他不确定因素带来的问题，同时可确保芯片真空共晶焊过程中芯片与焊片充分接触，不发生偏移。该方法可以根据不同外壳和芯片的尺寸制作定位夹具，适用于不同金属外壳类封装产品真空共晶焊的组装过程。
附图说明
图1为原来金属表面贴装产品生产流程框图，图2为原来金属表面贴装产品真空共晶焊流程框图，图3为原来金属表面贴装产品真空共晶焊组装流程框图，图4为使用本发明方法的金属表面贴装产品真空共晶焊组装流程框图，图5为原表面贴装器件型封装真空共晶焊组装示意图，图6为使用本发明定位夹具的组装示意图。图7为定位夹具，图8为压块。
图中：1是表面贴装器件型封装外壳，2是定位夹具，3是合金焊片，4是芯片，5是压块。
具体实施方式
下面结合附图对本发明内容作进一步说明，但不是对本发明的限定。
实施例：
以SMD-0.5 （SMD是Surface Mounted Devices的缩写，意为表面贴装器件）型外壳、2.0㎜×2.0㎜芯片为例，原来的工艺如图5所示，合金焊片3和芯片4依次放入产品内腔中，用镊子调整芯片位置使芯片与焊片完全重合，完成组装。
使用本发明方法的组装工艺如图6：根据SMD-0.5型产品外壳和芯片2.0㎜×2.0㎜的尺寸设计和制造一种形状整体呈“凸”型的、石墨制作的专用定位夹具，如图7；制造端面与芯片形状的压块，如图8；再根据表面贴装器件外壳内腔和芯片尺寸设计定位框，将焊片和芯片依次放入定位夹具中确保焊片和芯片位置固定和保证焊片与芯片的重合；接着将压块平稳放置在芯片表面，通过压块给芯片表面施压来确保芯片能够平稳放置于焊片上，并确保焊片和芯片的充分接触，同时通过压块施加的压力避免在共晶焊过程中焊片融化时产生的表面张力导致芯片偏移。
定位夹具外壳内腔尺寸为5.10㎜×4.20㎜，为消除外壳尺寸误差和在共晶焊过程中外壳热膨胀对定位框取放造成的影响，定位框整体长宽比外壳内腔小0.1㎜，定位框尺寸为5.00㎜×4.10㎜。夹具中部按照芯片尺寸2.0㎜×2.0㎜进行镂空，为便于芯片取放和保证芯片顺利放入定位框中，定位框中间镂空长宽比芯片尺寸大0.2㎜，即2.2㎜×2.2㎜。
压块尺寸为2㎜×2㎜×3㎜，端面尺寸2.0㎜×2.0㎜，与芯片尺寸一致。

Claims (3)

1.一种适用于金属表面贴装集成电路真空共晶焊芯片定位方法，其特征在于该方法是根据产品外壳和芯片尺寸以及产品的工艺，设计和制造一种专用定位夹具及压块；再根据表面贴装器件外壳内腔和芯片尺寸设计定位框，将焊片和芯片依次放入定位框中确保焊片和芯片位置固定和保证焊片与芯片的重合；接着将压块平稳放置在芯片表面，通过压块给芯片表面施压来确保芯片能够平稳放置于焊片上，并确保焊片和芯片的充分接触，同时通过压块施加的压力避免在共晶焊过程中焊片融化时产生的表面张力导致芯片偏移，从而提高器件共晶焊的质量。
2.按照权利要求1所述的定位方法，其特征在于所述定位夹具形状整体呈“凸”型，在使用过程中可夹住较细的一头，便于定位夹具的取放，其大的一头中部开有定位框；定位夹具采用石墨材料制成，石墨材料耐高温、热膨胀系数小，在共晶焊过程中石墨材料表面温度均匀，保证芯片与定位框接触面的温度均匀性。
3.按照权利要求1所述的定位方法，其特征在于所述压块形状为端面与芯片形状一致的柱形，端面尺寸与芯片尺寸一致，可保证在共晶焊中芯片表面受力均匀；压块材料采用铝制成。
CN201711170461.3A 2017-11-22 2017-11-22 一种表面贴装集成电路真空共晶焊接芯片定位的方法 Pending CN108109948A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711170461.3A CN108109948A (zh) 2017-11-22 2017-11-22 一种表面贴装集成电路真空共晶焊接芯片定位的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711170461.3A CN108109948A (zh) 2017-11-22 2017-11-22 一种表面贴装集成电路真空共晶焊接芯片定位的方法

Publications (1)

Publication Number Publication Date
CN108109948A true CN108109948A (zh) 2018-06-01

Family

ID=62207407

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711170461.3A Pending CN108109948A (zh) 2017-11-22 2017-11-22 一种表面贴装集成电路真空共晶焊接芯片定位的方法

Country Status (1)

Country Link
CN (1) CN108109948A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109514018A (zh) * 2018-12-10 2019-03-26 贵州振华风光半导体有限公司 一种半导体器件的金锡环封盖工艺方法
CN109671663A (zh) * 2018-11-29 2019-04-23 贵州振华风光半导体有限公司 一种大功率混合集成电路器件的烧结方法
CN112151399A (zh) * 2019-06-28 2020-12-29 深圳市华达微波科技有限公司 一种共晶有功率芯片的载体焊接方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259201A (ja) * 1992-03-11 1993-10-08 Nec Corp 半導体装置及びその製造方法
US20030186476A1 (en) * 2002-03-27 2003-10-02 Mikhail Naydenkov Packaging of multiple active optical devices
CN102528194A (zh) * 2010-12-15 2012-07-04 无锡华测电子系统有限公司 一种真空共晶焊接方法
CN103617957A (zh) * 2013-11-26 2014-03-05 中国电子科技集团公司第四十一研究所 一种实现对芯片共晶焊接的方法
CN105789071A (zh) * 2016-03-29 2016-07-20 中国电子科技集团公司第二十九研究所 一种用于微波芯片共晶加压的装置及加压方法
CN105977173A (zh) * 2016-05-20 2016-09-28 北京华航无线电测量研究所 一种高焊透率手工共晶焊接半导体裸芯片的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259201A (ja) * 1992-03-11 1993-10-08 Nec Corp 半導体装置及びその製造方法
US20030186476A1 (en) * 2002-03-27 2003-10-02 Mikhail Naydenkov Packaging of multiple active optical devices
CN102528194A (zh) * 2010-12-15 2012-07-04 无锡华测电子系统有限公司 一种真空共晶焊接方法
CN103617957A (zh) * 2013-11-26 2014-03-05 中国电子科技集团公司第四十一研究所 一种实现对芯片共晶焊接的方法
CN105789071A (zh) * 2016-03-29 2016-07-20 中国电子科技集团公司第二十九研究所 一种用于微波芯片共晶加压的装置及加压方法
CN105977173A (zh) * 2016-05-20 2016-09-28 北京华航无线电测量研究所 一种高焊透率手工共晶焊接半导体裸芯片的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671663A (zh) * 2018-11-29 2019-04-23 贵州振华风光半导体有限公司 一种大功率混合集成电路器件的烧结方法
CN109671663B (zh) * 2018-11-29 2023-09-15 贵州振华风光半导体股份有限公司 一种大功率混合集成电路器件的烧结方法
CN109514018A (zh) * 2018-12-10 2019-03-26 贵州振华风光半导体有限公司 一种半导体器件的金锡环封盖工艺方法
CN112151399A (zh) * 2019-06-28 2020-12-29 深圳市华达微波科技有限公司 一种共晶有功率芯片的载体焊接方法
CN112151399B (zh) * 2019-06-28 2022-06-24 深圳市华达微波科技有限公司 一种共晶有功率芯片的载体焊接方法

Similar Documents

Publication Publication Date Title
CN108109948A (zh) 一种表面贴装集成电路真空共晶焊接芯片定位的方法
US7854365B2 (en) Direct die attach utilizing heated bond head
CA1081411A (en) Method for hermetically sealing an electronic circuit package
TW200532815A (en) Apparatus and method for die attachment
JPH07142489A (ja) バンプの形成方法
US20120018864A1 (en) Bonding structure and method
JP5537522B2 (ja) リードフレーム、半導体製造装置、半導体装置
JPS61276237A (ja) 半導体パツケ−ジの気密封止方法およびその装置
JP2008112955A (ja) 半導体装置、金属接合材料、半田付け方法及び電子機器の製造方法
CN107946251A (zh) 一种半导体产品的封装方法
CN203562443U (zh) 固晶设备
JP2005303251A (ja) 集積回路のパッケージ方法
CN207587715U (zh) 一种适用于表面贴装集成电路芯片定位夹具组合
JP2006108589A (ja) 金属ケース付き電子部品の製造方法および製造装置
CN112687555A (zh) 一种用于镀镍管基的芯片低真空合金焊接方法
CN112151400A (zh) 一种解决smd管壳键合点金铝系统的方法
CN207624674U (zh) 一种适用于大功率器件的芯片定位夹具组合
US3911569A (en) Method and apparatus for bonding miniature semiconductor pill-type components to a circuit board
JP2809207B2 (ja) 半導体装置のリペア方法とリペア装置
CN106057687B (zh) 一种线圈元器件的制造方法及用于制造该线圈元器件的夹具
CN204632803U (zh) 一种csp led及基板
JPH01225140A (ja) 半導体装置の製造方法
CN108059125A (zh) 一种晶圆级键合方法
US20140335660A1 (en) Bonding structure and method
JPH08213864A (ja) 素子チップの実装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180601