CN108062932A - 一种有机薄膜晶体管构造的像素电路 - Google Patents

一种有机薄膜晶体管构造的像素电路 Download PDF

Info

Publication number
CN108062932A
CN108062932A CN201711385569.4A CN201711385569A CN108062932A CN 108062932 A CN108062932 A CN 108062932A CN 201711385569 A CN201711385569 A CN 201711385569A CN 108062932 A CN108062932 A CN 108062932A
Authority
CN
China
Prior art keywords
circuit
mrow
control
msub
sub
Prior art date
Application number
CN201711385569.4A
Other languages
English (en)
Other versions
CN108062932B (zh
Inventor
李洪革
李玉亮
卢江楠
Original Assignee
北京航空航天大学
京东方科技集团股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 北京航空航天大学, 京东方科技集团股份有限公司 filed Critical 北京航空航天大学
Priority to CN201711385569.4A priority Critical patent/CN108062932B/zh
Publication of CN108062932A publication Critical patent/CN108062932A/zh
Application granted granted Critical
Publication of CN108062932B publication Critical patent/CN108062932B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Abstract

本申请公开了一种配置为驱动发光元件的像素电路，所述像素电路还包括：第一开关子电路，配置成在所述第一控制信号线的控制下将所述数据信号线的数据信号输入到所述第一节点；第二开关子电路，配置成在所述第二控制信号线的控制下将所述第一信号线的第一信号输入到所述第二节点；驱动子电路，其第一端连接所述第一节点，第二端连接所述第二节点，第三端连接所述发光元件的输入端；所述驱动子电路配置成在所述第一节点的电位控制下驱动所述发光元件发光；存储子电路，其第一端连接所述第一节点，第二端连接所述第二节点，所述存储子电路配置成在每个周期内所述第二开关子电路导通之前，存储所述驱动子电路的阈值电压。

Description

_种有机薄膜晶体管构造的像素电路

技术领域

[0001] 本公开涉及显示技术领域，具体涉及一种像素电路以及用于驱动所述像素电路的 方法。

背景技术

[0002] 有机半导体器件具有柔性、透明、低成本、可大面积制造等优点，有广阔的应用前 景。经过近几年的发展，有机半导体器件的理论逐步趋于成熟，器件性能也不断提升。国外 已经开始出现柔性、透明、可印刷制造的射频电子标签等低端应用产品。基于有机半导体的 薄膜晶体管，是柔性、透明电子电路中最核心的元件，其器件性能不断提升，器件迀移率可 达到0.1〜10cm2/Vs，器件工作电压可降低到5V左右。

[0003] 然而，晶体管在工作过程中由于其阈值电压存在不稳定的情况，由此会导致晶体 管输出的电流不稳定，从而影响晶体管电路的工作效果。

发明内容

[0004] 针对以上问题，本公开提供一种确定晶体管在室温及工作温度下的电学特性的方 法，并提供了一种能够存储晶体管阈值电压的像素电路及其驱动方法。

[0005] 根据本公开的一方面，提出了一种配置为驱动发光元件的像素电路，包括:第一开 关子电路，其第一端连接数据信号线，第二端连接第一控制信号线，第三端连接第一节点， 所述第一开关子电路配置成在所述第一控制信号线的控制下将所述数据信号线的数据信 号输入到所述第一节点；第二开关子电路，其第一端连接第一信号线，第二端连接第二控制 信号线，第三端连接第二节点，所述第二开关子电路配置成在所述第二控制信号线的控制 下将所述第一信号线的第一信号输入到所述第二节点；驱动子电路，其第一端连接所述第 一节点，第二端连接所述第二节点，第三端连接所述发光元件的输入端;所述驱动子电路配 置成在所述第一节点的电位控制下驱动所述发光元件发光;存储子电路，其第一端连接所 述第一节点，第二端连接所述第二节点，所述存储子电路配置成在每个周期内所述第二开 关子电路导通之前，存储所述驱动子电路的阈值电压。

[0006] 在一个实施例中，所述存储子电路进一步包括:第一电容，其第一端连接所述第一 节点，第二端连接所述第二节点，配置成在每个周期内所述第二开关子电路导通之前，存储 所述驱动子电路的阈值电压。

[0007] 在一个实施例中，所述存储子电路进一步包括:第二电容，其第一端连接所述第二 节点，第二端连接所述第二信号线。

[0008] 在一个实施例中，所述驱动子电路包括驱动晶体管，其第一端连接所述第二节点， 第二端连接所述发光元件的输入端，控制端连接所述第一节点，所述驱动晶体管配置成在 所述第一节点的电位控制下使得所述驱动晶体管导通，并驱动所述发光元件发光。

[0009] 在一个实施例中，其中当所述驱动晶体管配置成在所述第一节点的电位控制下使 得所述驱动晶体管导通时，通过下式确定所述驱动晶体管输出的驱动电流：

Figure CN108062932AD00051

[0011]其中W是所述驱动晶体管沟道宽度，L是所述驱动晶体管沟道长度，μ⑺是所述驱 动晶体管载流子迀移率，kB是玻尔兹曼常数，q是单位电荷的电量，T是所述驱动晶体管工作 温度，Ce*是所述驱动晶体管绝缘层单位面积电容、Vfb是所述驱动晶体管的阈值电压，以及

Figure CN108062932AD00052

[0013] 其中，Vre3f是参考电压，C1是所述第一电容的电容值，C2是所述第二电容的电容值， Vdata是驱动晶体管工作所需的数据电压。

[0014] 在一个实施例中，所述第一开关子电路包括第一开关晶体管，其第一端连接数据 信号线，第二端连接第一节点，控制端连接第一控制信号线，所述第一开关晶体管配置成在 所述第一控制信号线的控制下使得所述第一开关晶体管导通，并将所述数据信号线的数据 信号输入到所述第一节点。

[0015] 在一个实施例中，所述第二开关子电路包括第二开关晶体管，其第一端连接第一 信号线，第二端连接第二节点，控制端连接第二控制信号线，所述第二开关晶体管配置成在 所述第二控制信号线的控制下使得所述第二开关晶体管导通，并将所述第一信号线的第一 信号输入到所述第二节点。

[0016] 在一个实施例中，所述驱动晶体管是有机薄膜晶体管。

[0017] 在一个实施例中，所述第一开关晶体管是有机薄膜晶体管。

[0018] 在一个实施例中，所述第二开关晶体管是有机薄膜晶体管。

[0019] 在一个实施例中，所述发光元件是有机发光二极管。

[0020] 根据本公开的另一方面，提出了一种显示基板，包括如前所述的像素电路。

[0021] 根据本公开的另一方面，提出了一种用于如前所述的像素电路的驱动方法，包括： 补偿阶段，其中所述第一开关电路在所述第一控制信号线的控制下导通，所述第二开关电 路在所述第二控制信号的控制下关断，所述存储子电路存储所述驱动子电路的阈值电压； 写入阶段，其中所述第一开关电路在所述第一控制信号线的控制下导通，所述第二开关电 路在所述第二控制信号的控制下关断，经由导通的所述第一开关电路将所述数据信号线输 入的数据信号输入到第一节点，并将数据电压存储至所述第一电容;发光阶段，其中所述第 一开关电路在所述第一控制信号线的控制下关断，所述第二开关电路在所述第二控制信号 的控制下导通，所述驱动子电路在所述第一电容的第一端的电位控制下，将驱动电流输出 至发光元件，使得发光元件正常工作。

[0022] 在一个实施例中，其中所述存储子电路进一步包括第一电容，其第一端连接所述 第一节点，第二端连接所述第二节点，配置成在每个周期内所述第二开关子电路导通之前， 存储所述驱动子电路的阈值电压，以及第二电容，其第一端连接所述第二节点，第二端连接 所述第二信号线，所述存储子电路存储所述驱动子电路的阈值电压进一步包括：当所述第 二开关电路在所述第二控制信号的控制下关断后，所述第一电容经所述驱动子电路进行放 电，当所述第一电容的第一端和第二端的电压差降至所述驱动子电路的阈值电压时，所述 驱动子电路关断。

[0023] 利用本公开提供的像素电路及其驱动方法，根据基于高斯无序跳跃理论的晶体管 输出电流与控制电压之间的关系，可以在制作集成电路之前使用计算机仿真的方法预测驱 动晶体管输出到发光元件的驱动电流。根据上述像素电路的驱动方法能够向发光元件提供 不受驱动晶体管阈值电压变化影响的驱动电流。

附图说明

[0024] 为了更清楚地说明本公开实施例的技术方案，下面将对实施例描述中所需要使用 的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本 领域普通技术人员而言，在没有做出创造性劳动的前提下，还可以根据这些附图获得其他 的附图。以下附图并未刻意按实际尺寸等比例缩放绘制，重点在于示出本公开的主旨。

[0025] 图1示出了晶体管中绝缘层与半导体材料接触面处的能带结构；

[0026] 图2A示出了本公开实施例提供的一种像素电路的示意性框图；

[0027] 图2B示出了本公开实施例提供的一种像素电路的电路结构图；

[0028] 图3示出了本公开实施例提供的一种像素电路的时序图；

[0029] 图4示出了本公开实施例提供的一种像素电路的电路结构图；

[0030] 图5A示出了本公开实施例提供的一种像素电路的示意性框图；

[0031] 图5B示出了本公开实施例提供的一种像素电路的电路结构图；

[0032] 图6示出了本公开实施例提供的一种像素电路的时序图；

[0033] 图7A-7C本公开实施例提供的一种像素电路的等效电路图；

[0034] 图8示出了本公开实施例提供的一种显示基板的示意性框图；以及

[0035] 图9示出了本公开实施例提供的一种像素电路的驱动方法的流程图。

具体实施方式

[0036] 下面将结合附图对本公开实施例中的技术方案进行清楚、完整地描述，显而易见 地，所描述的实施例仅仅是本公开的部分实施例，而不是全部的实施例。基于本公开实施 例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，也属于 本公开保护的范围。

[0037] 本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重 要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现该 词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他 元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是 可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对 位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

[0038] 本公开所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性 相同的器件。在本实施例中，每个晶体管的漏极和源极的连接方式可以互换，因此，本公开 实施例中各晶体管的漏极、源极实际是没有区别的。这里，仅仅是为了区分晶体管除栅极之 外的两极，而将其中一极称为漏极，另一极称为源极。本公开实施例中采用的薄膜晶体管可 以为N型晶体管，也可以为P型晶体管。在本公开实施例中，当采用N型薄膜晶体管时，其第一 极可以是源极，第二极可以是漏极。在以下实施例中，以薄膜晶体管为P型晶体管为例进行 的说明，即栅极的信号是高电平时，薄膜晶体管关断。可以想到，当采用N型晶体管时，需要 相应调整驱动信号的时序。具体细节不在此赘述，但也应该在本发明的保护范围内。

[0039] 下面介绍根据本公开的基于高斯无序跳跃理论的确定晶体管电学特性的方法。

[0040] 在晶体管工作温度为室温及室温以上的条件下，晶体管沟道内的载流子的场迀移 率满足式(1):

Figure CN108062932AD00071

[0042] 其中μ〇为静态载流子迀移率，Ea为激活能。

[0043] 在一些实施例中，激活能可以由式⑵确定：

Figure CN108062932AD00072

[0045] 其中η代表晶体管沟道内载流子浓度，N代表能隙内总的陷阱态密度，σ代表半导体 材料的能量无序程度，C是与晶体管有源层材料局域态半径相关的参数。

[0046] 图1示出了晶体管中绝缘层与半导体材料接触面处的能带结构。如图1所示，接触 面左侧是绝缘层，右侧是半导体材料层。在半导体材料层中，上方的Ec是导带能级，下方的Ev 是价带能级。在导带能级Ec和价带能级Ev之间的短横线是分离的陷阱态，其中靠近中间的为 深陷阱态，靠近导带或价带的为浅陷阱态。在低温条件下，随着温度的升高，深陷阱态被逐 渐占据。当温度上升至晶体管工作温度条件下时，载流子主要在浅陷阱态之间以跳跃的形 式进行电荷传输。晶体管工作温度范围内半导体材料中的陷阱态符合高斯分布。也就是说， 在晶体管工作温度条件下，半导体材料中的电荷传输符合高斯无序跳跃理论。基于高斯无 序跳跃理论，晶体管沟道内的载流子浓度满足式(3):

Figure CN108062932AD00073

[0048] 其中η代表晶体管沟道内载流子浓度，N代表能隙内总的陷阱态密度，f⑻代表载 流子在能量E处的占据几率，σ代表半导体材料的能量无序程度，如果半导体材料的结构无 序度越高，则σ的值越大。

[0049] 在一些实施例中，载流子在能量E处的占据几率可以由费米-狄拉克分布近似，则 晶体管沟道内的载流子浓度满足式⑷：

Figure CN108062932AD00074

[0051] 其中识是垂直于沟道方向（S卩X方向）上的电势分布，Vch是沟道方向（S卩y方向）上的 电势分布，kB是玻尔兹曼常数，T是温度。在一些示例中，在晶体管工作温度条件下T的取值 是300K。当晶体管工作温度发生变化时，式(4)中温度T的取值随之发生改变。

[0052] 根据泊松方程(式⑸）可以确定沟道内X方向上的电场Fx (式(6)):

Figure CN108062932AD00075

[0055] 其中kB是玻尔兹曼常数，T是温度，^是半导体层介电常数，q是单位电荷的电量，死 是垂直于沟道方向的电势分布，Vd1是沿沟道方向的电势分布。

[0056] 根据式⑹可以确定晶体管内半导体-绝缘层接触面的电场分布Fs，如式⑺所示：

Figure CN108062932AD00081

[0058]基于高斯定理及晶体管沟道内半导体-绝缘层接触面的电场分布，可以基于式(8) 确定晶体管沟道内的电荷分布：

Figure CN108062932AD00082

[0060] 根据晶体管逐渐沟道近似理论，当晶体管的栅极电压处于线性区和饱和区时，晶 体管沟道内电流Iab_可以由式⑼确定：

Figure CN108062932AD00083

[0062] 其中，W为沟道宽度，L为沟道长度，Vs为源极电压，Vd为漏极电压。

[0063] 基于式(1)-⑼，可以确定晶体管漏极电流Iab_随栅极电压Vg变化的关系：

Figure CN108062932AD00084

[0065] 其中W是沟道宽度，L是沟道长度，Vd是漏极电压，Vs是源极电压，以及其中Qss = -Ccix

Figure CN108062932AD00085

，CM是晶体管绝缘层单位面积电容、Vfb是晶体管的阈值电 压。

[0066] 在本申请中将参考式（10)中确定的晶体管输出电流与控制电压之间的关系解释 本申请提供的像素电路的原理。

[0067] 利用前述方法能够确定晶体管输出电流与控制电压之间的关系。通过晶体管输出 电流与控制电压之间的关系能够在使用晶体管的集成电路制造之前，利用计算机仿真的方 法验证设计电路的可行性。

[0068] 图2A示出了本公开实施例提供的一种像素电路的示意性框图。像素电路200包括 第一开关子电路210、驱动子电路220、存储子电路230以及发光元件240。

[0069] 如图2A所示，第一开关子电路210的第一端连接数据信号线Vdata，第二端连接第一 控制信号线Vscan，第三端连接第一节点al。第一开关子电路210配置成在第一控制信号线 1_的控制下将数据信号线Vdata的数据信号输入到第一节点al。驱动子电路220的第一端连 接第一信号线VDD、第二端连接第一节点al、第三端连接第二节点bl。驱动子电路220配置成 在第一节点al的控制下向发光元件输出驱动电流。存储子电路230的第一端连接第一节点 al、第二端连接第二节点bl。存储子电路230配置成存储数据信号线Vdata输入的数据信号。 发光元件240的第一端连接第二节点bl，第二端连接第二信号线VGL1。第二信号线VGLl可以 输入低电平信号。

[0070] 图2B示出了本公开实施例提供的一种像素电路的电路结构图。以下结合图2A和图 2B对该像素电路结构进行详细说明。

[0071] 如图2B所示，在一些实施例中，第一开关子电路210可以包括第一开关晶体管Tl， 其第一端连接数据信号线Vdata，第二端连接第一节点al，控制端连接第一控制信号线Vs_。 第一开关晶体管Tl配置成在第一控制信号线Vs_将数据信号线Vdata输入的数据信号输入到 第一节点al。其中第一开关晶体管Tl可以是有机薄膜晶体管。第一开关晶体管Tl在工作状 态下符合如前所述的高斯无序跳跃理论。有机薄膜晶体管的有源层为有机材料，具体可以 是并五苯、并四苯、并五噻吩、联四苯、联五苯、联六苯等或其它衍生物。

[0072] 驱动子电路220可以包括驱动晶体管T2,其第一端连接第一信号线VDD、第二端连 接第一节点al、第三端连接第二节点bl。驱动晶体管T2配置成在第一节点al的控制下向发 光元件输出驱动电流。其中驱动晶体管T2可以是有机薄膜晶体管。驱动晶体管T2在工作状 态下符合如前所述的高斯无序跳跃理论。

[0073] 存储子电路230可以包括第一电容Cl，其第一端连接第一节点al、第二端连接第二 节点bl。第一电容Cl配置成存储数据信号线Vdata输入的数据信号。

[0074] 发光元件240可以是有机发光二极管0LED。其第一端连接第二节点bl，第二端连接 第二信号线。第二信号线可以输入低电平信号。

[0075]图3不出了本公开实施例提供的一种像素电路的时序图。如图3所不的时序图可以 用于如图2A和图2B所示的像素电路。

[0076] 根据图3所示的时序图，在选通阶段A，第一控制信号线1_输入低电平，第一开关 晶体管Tl在第一控制信号的控制下导通。此时，数据信号线输入的信号Vdata经由第一开关 晶体管Tl输入到第一节点al，并对第一电容Cl进行充电。此时，驱动晶体管T2的控制端受到 数据信号线输入的信号Vdata的控制。根据如前所述的确定晶体管输出电流的方法，利用式 (10)，将驱动晶体管的栅极电压、源极电压以及漏极电压代入式（10)后，可以通过下式确定 驱动晶体管T2的输出电流：

Figure CN108062932AD00091

[0078] 其中，Iqled为驱动晶体管输出到发光元件(如0LED)的驱动电流，W是驱动晶体管沟 道宽度，L是驱动晶体管沟道长度，μ (T)是驱动晶体管载流子迀移率，kB是玻尔兹曼常数，q 是单位电荷的电量，T是驱动晶体管工作温度，Ccix为驱动晶体管T2绝缘层单位面积电容，Vfb 为驱动晶体管T2的阈值电压，Vdata是数据信号线输入的数据信号，Vds为驱动晶体管漏极和 源极的电压差，VDD为第一信号线输入的高电平信号。

[0079] 在保持阶段B，第一控制信号Vscan输入高电平，第一开关晶体管Tl在高电平的控制 下关断。由于第一电容Cl在选通阶段A期间充电至数据电压Vdata，因此驱动晶体管控制端的 电压在第一电容Cl的控制下保持为Vdata。在上述像素电路以及时序控制下，驱动晶体管T2 在选通阶段A与保持阶段B期间均向发光元件输出稳定的驱动电流Icod。

[0080] 利用上述像素电路及其控制时序，可以利用前述基于高斯无序跳跃理论的晶体管 输出电流与控制电压之间的关系，能够在制作集成电路之前，使用计算机仿真的方法预测 驱动晶体管输出到发光元件的驱动电流，并向发光元件输出稳定的驱动电流。

[0081] 图4示出了本公开实施例提供的另一种像素电路的电路结构图。在目前常用的用 于显示装置的像素电路中，一般使用电容存储用于驱动晶体管的数据信号。

[0082] 如图4所示，像素电路400包括驱动晶体管Ml、开关晶体管M2、存储电容Cst以及发 光元件0LED。开关晶体管M2在控制线SCAN的控制下导通或关断。经由开关晶体管M2将数据 线输入的信号传输到存储电容Cst以及驱动晶体管Ml。驱动晶体管Ml输出的驱动电流由数 据线输入的数据信号决定。驱动晶体管Ml可以是有机薄膜晶体管。驱动晶体管M2在工作状 态下符合如前所述的高斯无序跳跃理论。

[0083] 由于在工作过程中驱动晶体管的阈值电压Vfb会发生变化，因此OLED的发光亮度会 随Vfb发生变化。

[0084] 图5A示出了本公开实施例提供的又一种像素电路的示意性框图。像素电路500包 括第一开关子电路510、第二开关子电路520、存储子电路530、驱动子电路540以及发光元件 550〇

[0085] 如图5A所示，第一开关子电路510的第一端连接数据信号线Vdata，第二端连接第一 控制信号线VscanI，第三端连接第一节点cl。第一开关子电路510配置成在第一控制信号线 Vscanl的控制下将数据信号线Vdata的数据信号输入到第一节点cl。

[0086] 第二开关子电路520的第一端连接第一信号线VDD，第二端连接第二控制信号线 Vscan2，第三端连接第二节点dl。第二开关子电路520配置成在第二控制信号线Vscan2的控制 下将第一信号线VDD的第一信号输入到第二节点dl。

[0087] 驱动子电路530的第一端连接第一节点cl，第二端连接第二节点dl，第三端连接发 光元件550的输入端。驱动子电路530配置成在第一节点cl的电位控制下驱动发光元件550 发光。

[0088] 存储子电路540连接第一节点cl，第二端连接第二节点dl。存储子电路540配置成 在每个周期内第二开关子电路520导通之前，存储驱动子电路530的阈值电压。

[0089] 发光元件550可以包括发光二极管LED、有机发光二极管OLED等。其第一端连接第 二节点dl，第二端连接第二信号线。第二信号线可以输入低电平信号。

[0090] 图5B示出了本公开实施例提供的又一种像素电路的电路结构图。以下结合图5A和 图5B对该像素电路结构进行详细说明。

[0091] 如图5B所示，在一些实施例中，第一开关子电路510可以包括第一开关晶体管Tl， 其第一端连接数据信号线Vdata，第二端连接第一节点cl，控制端连接第一控制信号线Vscanl。 其中第一开关晶体管Tl可以是有机薄膜晶体管，也可以是非晶硅晶体管。第一开关晶体管 Tl在工作状态下符合如前所述的高斯无序跳跃理论。

[0092] 第二开关子电路520可以包括第二开关晶体管T2,其第一端连接第一信号线VDD， 第二端连接第二节点dl，控制端连接第二控制信号线Vscan2。其中第二开关晶体管T2可以是 有机薄膜晶体管，也可以是非晶硅晶体管。第二开关晶体管T2在工作状态下符合如前所述 的高斯无序跳跃理论。

[0093] 驱动子电路530可以包括驱动晶体管T3,其第一端连接发光元件550的输入端，第 二端连接第二节点dl，控制端连接第一节点cl。其中驱动晶体管T3可以是有机薄膜晶体管。 驱动晶体管T3在工作状态下符合如前所述的高斯无序跳跃理论。

[0094] 存储子电路540可以包括第一电容Cl，其第一端连接第一节点cl，第二端连接第二 节点dl，配置成在每个周期内第二开关子电路520导通之前，存储驱动子电路530的阈值电 压。存储子电路540还可以包括第二电容C2,其第一端连接第二节点dl，第二端连接第三信 号线VGL2。第三信号线VGL2可以输入低电平信号。其中第一电容Cl和第二电容C2的电容值 可以是相同的，也可以是不同的。

[0095] 发光元件550可以是有机发光二极管0LED。其第一端连接驱动晶体管T3,第二端连 接第二信号线VGL1。第二信号线VGLl可以输入低电平信号。

[0096] 图6示出了本公开实施例提供的一种像素电路的时序图。如图6所示的时序图可以 用于如图5A和图5B所示的像素电路。

[0097] 图7A示出了像素电路500在图6示出的补偿阶段A期间的等效电路图。第一控制信 号线VscanI输入低电平，第二控制信号线Vsc；an2输入高电平。第一开关晶体管Tl在低电平的第 一控制信号的控制下导通，第二开关晶体管T2在高电平的第二控制信号的控制下关断。此 时，数据信号线Vdata输入高电平的参考电压Vref。可以理解的是，在补偿阶段A之前，第二控 制信号线Vscan2输入的是低电平，此时第二开关晶体管T2在低电平信号的控制下导通。也就 是说，此时第二节点dl的电位与第一信号线VDD输入的高电平相同。当进入补偿阶段A之后， 由于第二开关晶体管T2关断，第二节点dl的电位不能再维持为VDD，而是通过驱动晶体管T3 进行放电，直至第一电容Cl两端的电压降至驱动晶体管的阈值电压。当第一电容Cl两端的 电压降至驱动晶体管的阈值电压时，驱动晶体管T3关断。也就是说，在补偿阶段A期间，将驱 动晶体管T3的阈值电压存储在第一电容Cl中。

[0098] 图7B示出了像素电路500在图6示出的写入阶段B期间的等效电路图。第一控制信 号线VscanI输入低电平，第二控制信号线Vsc；an2输入高电平。第一开关晶体管Tl在低电平的第 一控制信号的控制下导通，第二开关晶体管T2在高电平的第二控制信号的控制下关断。数 据信号线输入的信号从高电平的参考电压Vrrf降至用于驱动晶体管T3所需的低电平的数据 电压Vdata。此时，由于第一电容Cl和第二电容C2之间存在耦合作用，并且先前在补偿阶段存 储在第一电容Cl中的阈值电压不能立即释放，因此此时第二节点处的电位由下式表示：

Figure CN108062932AD00111

[0100] 由于在写入阶段B期间第二开关晶体管T2保持关断，因此发光元件在此期间不发 光。

[0101] 图7C示出了像素电路500在图6示出的发光阶段C期间的等效电路图。第一控制信 号线VscanI输入高电平，第二控制信号线Vsc；an2输入低电平。第一开关晶体管Tl高低电平的第 一控制信号的控制下关断，第二开关晶体管T2在低电平的第二控制信号的控制下导通。利 用式（10)，将驱动晶体管的栅极电压、源极电压以及漏极电压代入式（10)后，可以通过下式 确定驱动晶体管T3向发光元件提供的驱动电流：

Figure CN108062932AD00112

[0103]其中W是驱动晶体管沟道宽度，L是驱动晶体管沟道长度，μ (T)是驱动晶体管载流 子迀移率，kB是玻尔兹曼常数，q是单位电荷的电量，T是驱动晶体管Τ3的工作温度，Ccix是驱 动晶体管绝缘层单位面积电容、Vfb是驱动晶体管的阈值电压，以及利用式（12)，可以通过下 式确定驱动晶体管T3的栅源电压：

Figure CN108062932AD00113

[0105] 其中，Vrrf是参考电压，&是第一电容的电容值，(：2是第二电容的电容值，Vdata是驱 动晶体管工作所需的数据电压。

[0106] 结合式（12) - (14)可以看出，根据图5A、图5B、图6所示的像素电路及其时序控制方 法，可以通过驱动晶体管T3向发光元件提供去除了阈值电压变化所带来的影响的驱动电 流。

[0107] 利用上述像素电路及其控制时序，可以利用前述的基于高斯无序跳跃理论的确定 晶体管输出电流的方法，在制作集成电路之前使用计算机仿真的方法预测驱动晶体管输出 到发光元件的驱动电流。当仅将驱动晶体管设置为有机薄膜晶体管时，可以简化计算机仿 真的工作量。

[0108] 根据基于高斯无序跳跃理论的晶体管输出电流与控制电压之间的关系，上述像素 电路能够向发光元件提供不受驱动晶体管阈值电压变化影响的驱动电流。

[0109] 图8示出了本公开实施例提供的一种显示基板的示意性框图。如图8所示，显示基 板800可以包括多个像素电路，该多个像素电路可以是本公开任一实施例提供的像素电路。 该多个像素电路可以按阵列布置，但本公开的实施例不限于此。

[0110] 例如，显示基板800还可以包括相互交叉(例如，垂直)设置的多条控制信号线（例 如，栅线)和多条数据线，以及与控制信号线平行设置的多条电压控制线。例如，每个像素电 路与对应控制信号线和对应的数据线相连接，例如，每个像素电路的扫描控制端可以与对 应的扫描信号线相连接，每个像素电路的数据电源端可以与对应的数据线相连接，每个像 素电路的电压控制端可以与对应的电压控制线相连接。例如，在多个像素电路按阵列布置 的情况下，位于像素电路阵列的每一行的像素电路可以与同一控制信号线相连接位于像素 电路阵列的每一列的像素电路可以与同一数据线相连接，但本公开的实施例不限于此。

[0111] 利用上述显示装置能够向发光元件提供不受驱动晶体管阈值电压变化影响的驱 动电流。

[0112] 图9示出了本公开实施例提供的一种像素电路的驱动方法的流程图。

[0113] 根据如图9所示的驱动方法900,步骤902是补偿阶段，其中第一开关电路在第一控 制信号线的控制下导通，第二开关电路在第二控制信号的控制下关断，存储子电路存储驱 动子电路的阈值电压。

[01M]步骤904是写入阶段，其中第一开关电路在第一控制信号线的控制下导通，第二开 关电路在第二控制信号的控制下关断，经由导通的第一开关电路将数据信号线输入的数据 信号输入到第一节点，并将数据电压存储至第一电容。

[0115] 在步骤904中，将数据电压存储至第一电容进一步包括:当第二开关电路在第二控 制信号的控制下关断后，第一电容经驱动子电路进行放电，当第一电容的第一端和第二端 的电压差降至驱动子电路的阈值电压时，驱动子电路关断。

[0116] 步骤906是发光阶段，其中第一开关电路在第一控制信号线的控制下关断，第二开 关电路在第二控制信号的控制下导通，驱动子电路在第一电容的第一端的电位控制下，将 驱动电流输出至发光元件，使得发光元件正常工作。

[0117] 利用上述像素电路及其驱动方法，可以利用基于高斯无序跳跃理论的确定晶体管 输出电流的方法，在制作集成电路之前使用计算机仿真的方法预测驱动晶体管输出到发光 元件的驱动电流。根据基于高斯无序跳跃理论的晶体管输出电流与控制电压之间的关系， 根据上述像素电路的驱动方法能够向发光元件提供不受驱动晶体管阈值电压变化影响的 驱动电流。

[0118] 除非另有定义，这里使用的所有术语(包括技术和科学术语)具有与本发明所属领 域的普通技术人员共同理解的相同含义。还应当理解，诸如在通常字典里定义的那些术语 应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或 极度形式化的意义来解释，除非这里明确地这样定义。

[0119]上面是对本发明的说明，而不应被认为是对其的限制。尽管描述了本发明的若干 示例性实施例，但本领域技术人员将容易地理解，在不背离本发明的新颖教学和优点的前 提下可以对示例性实施例进行许多修改。因此，所有这些修改都意图包含在权利要求书所 限定的本发明范围内。应当理解，上面是对本发明的说明，而不应被认为是限于所公开的特 定实施例，并且对所公开的实施例以及其他实施例的修改意图包含在所附权利要求书的范 围内。本发明由权利要求书及其等效物限定。

Claims (14)

1. 一种配置为驱动发光元件的像素电路，包括： 第一开关子电路，其第一端连接数据信号线，第二端连接第一控制信号线，第三端连接 第一节点，所述第一开关子电路配置成在所述第一控制信号线的控制下将所述数据信号线 的数据信号输入到所述第一节点； 第二开关子电路，其第一端连接第一信号线，第二端连接第二控制信号线，第三端连接 第二节点，所述第二开关子电路配置成在所述第二控制信号线的控制下将所述第一信号线 的第一信号输入到所述第二节点； 驱动子电路，其第一端连接所述第一节点，第二端连接所述第二节点，第三端连接所述 发光元件的输入端，所述驱动子电路配置成在所述第一节点的电位控制下驱动所述发光元 件发光；以及 存储子电路，其第一端连接所述第一节点，第二端连接所述第二节点，所述存储子电路 配置成在每个周期内所述第二开关子电路导通之前，存储所述驱动子电路的阈值电压。
2. 如权利要求1所述的像素电路，其中所述存储子电路进一步包括： 第一电容，其第一端连接所述第一节点，第二端连接所述第二节点，配置成在每个周期 内所述第二开关子电路导通之前，存储所述驱动子电路的阈值电压。
3. 如权利要求2所述的像素电路，其中所述存储子电路进一步包括： 第二电容，其第一端连接所述第二节点，第二端连接所述第二信号线。
4. 如权利要求3所述的像素电路，其中， 所述驱动子电路包括驱动晶体管，其第一端连接所述第二节点，第二端连接所述发光 元件的输入端，控制端连接所述第一节点，所述驱动晶体管配置成在所述第一节点的电位 控制下使得所述驱动晶体管导通，并驱动所述发光元件发光。
5. 如权利要求4所述的像素电路，其中当所述驱动晶体管配置成在所述第一节点的电 位控制下使得所述驱动晶体管导通时，通过下式确定所述驱动晶体管输出的驱动电流：
Figure CN108062932AC00021
其中W是所述驱动晶体管沟道宽度，L是所述驱动晶体管沟道长度，μ (T)是所述驱动晶 体管载流子迀移率，kB是玻尔兹曼常数，q是单位电荷的电量，T是所述驱动晶体管工作温 度，Ce*是所述驱动晶体管绝缘层单位面积电容、Vfb是所述驱动晶体管的阈值电压，以及
Figure CN108062932AC00022
其中，Vre3f是参考电压，C1是所述第一电容的电容值，C2是所述第二电容的电容值，Vdata 是驱动晶体管工作所需的数据电压。
6. 如权利要求1所述的像素电路，其中， 所述第一开关子电路包括第一开关晶体管，其第一端连接数据信号线，第二端连接第 一节点，控制端连接第一控制信号线，所述第一开关晶体管配置成在所述第一控制信号线 的控制下使得所述第一开关晶体管导通，并将所述数据信号线的数据信号输入到所述第一 节点。
7. 如权利要求1所述的像素电路，其中， 所述第二开关子电路包括第二开关晶体管，其第一端连接第一信号线，第二端连接第 二节点，控制端连接第二控制信号线，所述第二开关晶体管配置成在所述第二控制信号线 的控制下使得所述第二开关晶体管导通，并将所述第一信号线的第一信号输入到所述第二 节点。
8. 如权利要求7所述的像素电路，其中所述驱动晶体管是有机薄膜晶体管。
9. 如权利要求7所述的像素电路，其中所述第一开关晶体管是有机薄膜晶体管。
10. 如权利要求7或8所述的像素电路，其中所述第二开关晶体管是有机薄膜晶体管。
11. 如权利要求1所述的像素电路，其中所述发光元件是有机发光二极管。
12. —种显示基板，包括:如权利要求1-11任一所述的像素电路。
13. —种用于如权利要求1-11所述的像素电路的驱动方法，包括： 补偿阶段，其中所述第一开关电路在所述第一控制信号线的控制下导通，所述第二开 关电路在所述第二控制信号的控制下关断，所述存储子电路存储所述驱动子电路的阈值电 压； 写入阶段，其中所述第一开关电路在所述第一控制信号线的控制下导通，所述第二开 关电路在所述第二控制信号的控制下关断，经由导通的所述第一开关电路将所述数据信号 线输入的数据信号输入到第一节点，并将数据电压存储至所述第一电容；以及 发光阶段，其中所述第一开关电路在所述第一控制信号线的控制下关断，所述第二开 关电路在所述第二控制信号的控制下导通，所述驱动子电路在所述第一电容的第一端的电 位控制下，将驱动电流输出至发光元件，使得发光元件正常工作。
14. 如权利要求13所述的驱动方法，其中所述存储子电路进一步包括第一电容，其第一 端连接所述第一节点，第二端连接所述第二节点，配置成在每个周期内所述第二开关子电 路导通之前，存储所述驱动子电路的阈值电压，以及第二电容，其第一端连接所述第二节 点，第二端连接所述第二信号线，所述存储子电路存储所述驱动子电路的阈值电压进一步 包括： 当所述第二开关电路在所述第二控制信号的控制下关断后，所述第一电容经所述驱动 子电路进行放电，当所述第一电容的第一端和第二端的电压差降至所述驱动子电路的阈值 电压时，所述驱动子电路关断。
CN201711385569.4A 2017-12-20 2017-12-20 一种有机薄膜晶体管构造的像素电路 CN108062932B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711385569.4A CN108062932B (zh) 2017-12-20 2017-12-20 一种有机薄膜晶体管构造的像素电路

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201711385569.4A CN108062932B (zh) 2017-12-20 2017-12-20 一种有机薄膜晶体管构造的像素电路
PCT/CN2018/118980 WO2019120069A1 (zh) 2017-12-20 2018-12-03 一种配置为驱动发光元件的像素电路及其驱动方法、显示基板
US16/619,224 US20200152124A1 (en) 2017-12-20 2018-12-03 Pixel circuit configured to drive light-emitting element and driving method therefor, and display substrate

Publications (2)

Publication Number Publication Date
CN108062932A true CN108062932A (zh) 2018-05-22
CN108062932B CN108062932B (zh) 2020-05-26

Family

ID=62139168

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711385569.4A CN108062932B (zh) 2017-12-20 2017-12-20 一种有机薄膜晶体管构造的像素电路

Country Status (3)

Country Link
US (1) US20200152124A1 (zh)
CN (1) CN108062932B (zh)
WO (1) WO2019120069A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109254238A (zh) * 2018-08-16 2019-01-22 华南师范大学 一种c8-btbt晶体管湿度检测方法
WO2019120069A1 (zh) * 2017-12-20 2019-06-27 京东方科技集团股份有限公司 一种配置为驱动发光元件的像素电路及其驱动方法、显示基板

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101714574A (zh) * 2008-10-03 2010-05-26 香港科技大学 AlGaN/GaN高电子迁移率晶体管
CN104658481A (zh) * 2015-03-11 2015-05-27 京东方科技集团股份有限公司 一种像素补偿电路、显示装置和驱动方法
CN104751799A (zh) * 2015-04-10 2015-07-01 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN104751777A (zh) * 2013-12-31 2015-07-01 昆山工研院新型平板显示技术中心有限公司 像素电路、像素及包括该像素的amoled显示装置及其驱动方法
CN104867441A (zh) * 2014-02-20 2015-08-26 北京大学深圳研究生院 一种像素电路、显示装置及显示驱动方法
CN104933993A (zh) * 2015-07-17 2015-09-23 合肥鑫晟光电科技有限公司 像素驱动电路及其驱动方法、显示装置
CN105096819A (zh) * 2015-04-21 2015-11-25 北京大学深圳研究生院 一种显示装置及其像素电路
CN105808854A (zh) * 2016-03-09 2016-07-27 西安电子科技大学 基于集电极控制开关的InP异质结双极晶体管电路
US20160260386A1 (en) * 2012-04-25 2016-09-08 Seiko Epson Corporation Electro-optical device and electronic apparatus
CN107170413A (zh) * 2017-07-26 2017-09-15 江苏集萃有机光电技术研究所有限公司 像素电路及像素电路的驱动方法
US20170301296A1 (en) * 2016-04-14 2017-10-19 Oculus Vr, Llc Display with cell voltage compensation

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI286654B (en) * 2003-11-13 2007-09-11 Hannstar Display Corp Pixel structure in a matrix display and driving method thereof
KR100936883B1 (ko) * 2008-06-17 2010-01-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
CN101986378A (zh) * 2010-11-09 2011-03-16 华南理工大学 有源有机发光二极管显示器像素驱动电路及其驱动方法
KR101411621B1 (ko) * 2012-12-24 2014-07-02 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치 및 그 구동 방법
CN103680406B (zh) * 2013-12-12 2015-09-09 京东方科技集团股份有限公司 一种像素电路及显示装置
CN103943067B (zh) * 2014-03-31 2017-04-12 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
CN105632404B (zh) * 2016-03-11 2019-07-12 上海天马有机发光显示技术有限公司 一种有机发光显示电路及其驱动方法
CN107393475A (zh) * 2017-08-10 2017-11-24 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法和显示装置
CN108062932B (zh) * 2017-12-20 2020-05-26 北京航空航天大学 一种有机薄膜晶体管构造的像素电路

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101714574A (zh) * 2008-10-03 2010-05-26 香港科技大学 AlGaN/GaN高电子迁移率晶体管
US20160260386A1 (en) * 2012-04-25 2016-09-08 Seiko Epson Corporation Electro-optical device and electronic apparatus
CN104751777A (zh) * 2013-12-31 2015-07-01 昆山工研院新型平板显示技术中心有限公司 像素电路、像素及包括该像素的amoled显示装置及其驱动方法
CN104867441A (zh) * 2014-02-20 2015-08-26 北京大学深圳研究生院 一种像素电路、显示装置及显示驱动方法
CN104658481A (zh) * 2015-03-11 2015-05-27 京东方科技集团股份有限公司 一种像素补偿电路、显示装置和驱动方法
CN104751799A (zh) * 2015-04-10 2015-07-01 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN105096819A (zh) * 2015-04-21 2015-11-25 北京大学深圳研究生院 一种显示装置及其像素电路
CN104933993A (zh) * 2015-07-17 2015-09-23 合肥鑫晟光电科技有限公司 像素驱动电路及其驱动方法、显示装置
CN105808854A (zh) * 2016-03-09 2016-07-27 西安电子科技大学 基于集电极控制开关的InP异质结双极晶体管电路
US20170301296A1 (en) * 2016-04-14 2017-10-19 Oculus Vr, Llc Display with cell voltage compensation
CN107170413A (zh) * 2017-07-26 2017-09-15 江苏集萃有机光电技术研究所有限公司 像素电路及像素电路的驱动方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张玲珑: "有机薄膜晶体管工艺及器件模型的研究", 《中国优秀硕士论文全文数据库信息科技辑》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019120069A1 (zh) * 2017-12-20 2019-06-27 京东方科技集团股份有限公司 一种配置为驱动发光元件的像素电路及其驱动方法、显示基板
CN109254238A (zh) * 2018-08-16 2019-01-22 华南师范大学 一种c8-btbt晶体管湿度检测方法

Also Published As

Publication number Publication date
WO2019120069A1 (zh) 2019-06-27
CN108062932B (zh) 2020-05-26
US20200152124A1 (en) 2020-05-14

Similar Documents

Publication Publication Date Title
JP2018117154A (ja) シリコン薄膜トランジスタ及び半導体酸化物薄膜トランジスタを有するディスプレイ
US20170229067A1 (en) Pixel circuit, display device, and method of driving pixel circuit
CN104733499B (zh) 有机发光二极管显示装置及其制造方法
EP2884484B1 (en) Organic light emitting display device having compensation pixel structure
US9911383B2 (en) Pixel circuit and display device
US9276050B2 (en) Organic light emitting display device
CN106710529B (zh) 一种像素驱动电路、驱动方法及有机发光显示面板
CN105321460B (zh) 像素电路及其驱动方法
US9214506B2 (en) Pixel unit driving circuit, method for driving pixel unit driving circuit and display device
CN104732927B (zh) 一种像素电路及其驱动方法和显示装置
CN104332485B (zh) 硅和半导体氧化物薄膜晶体管显示器
CN104752477B (zh) 有机发光显示设备及其制造方法
CN104464643B (zh) 显示装置、像素驱动电路及其驱动方法
CN104867442B (zh) 一种像素电路及显示装置
CN106504703B (zh) Amoled像素驱动电路及驱动方法
CN104112120B (zh) 指纹识别显示驱动电路和显示装置
US9129927B2 (en) Organic light-emitting diode displays with semiconducting-oxide and silicon thin-film transistors
CN104751799B (zh) 像素电路及其驱动方法、显示装置
CN103474024B (zh) 一种像素电路及显示器
CN104680982B (zh) Amoled像素驱动电路及像素驱动方法
US10056037B1 (en) AMOLED pixel driver circuit and pixel driving method
CN103440840B (zh) 一种显示装置及其像素电路
KR20200057785A (ko) 구동 회로 및 그 구동 방법, 및 디스플레이 장치
CN103971640B (zh) 一种像素驱动电路及其驱动方法和显示装置
CN104465715B (zh) 像素电路、驱动方法、显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant