CN108055032B - 一种抗双节点翻转的锁存器 - Google Patents

Abstract

本申请实施例提供的一种抗双节点翻转的锁存器，涉及集成电路技术领域，所述锁存器包括：所述锁存器具有存储节点A、存储节点B、存储节点C、存储节点D、存储节点E、存储节点F、存储节点G；所述锁存器还具有：第一交叉耦合结构；第二交叉耦合结构；第三交叉耦合结构；第四交叉耦合结构；第五交叉耦合结构；第六交叉耦合结构；第七交叉耦合结构；第八交叉耦合结构；第九交叉耦合结构。解决了现有技术中的锁存器无法在小面积电路结构中实现抗双节点翻转的技术问题，使得本申请提供的锁存器达到了提高数字集成电路在恶劣条件下抗单粒子翻转的能力、抗双节点翻转、可靠性高、低面积开销的技术效果。

Description

一种抗双节点翻转的锁存器

技术领域

本发明涉及集成电路技术领域，特别涉及一种抗双节点翻转的锁存器。

背景技术

锁存器(Latch)是一种对脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。锁存，就是把信号暂存以维持某种电平状态。锁存器的其中一个作用是解决一个I/O口既能输出也能输入的问题。

但本申请发明人在实现本申请实施例中发明技术方案的过程中，发现上述技术至少存在如下技术问题：

现有技术中的锁存器无法在小面积电路结构中实现抗双节点翻转。

发明内容

本申请实施例通过提供一种抗双节点翻转的锁存器，解决了现有技术中的锁存器无法在小面积电路结构中实现抗双节点翻转的技术问题，使得本申请提供的锁存器达到了提高数字集成电路在恶劣条件下抗单粒子翻转的能力、抗双节点翻转、可靠性高、低面积开销的技术效果。

鉴于上述问题，提出了本申请实施例以便提供一种抗双节点翻转的锁存器。

本申请实施例提供了一种抗双节点翻转的锁存器，所述锁存器包括：所述锁存器具有存储节点A、存储节点B、存储节点C、存储节点D、存储节点E、存储节点F、存储节点G；所述锁存器还具有：第一交叉耦合结构，所述第一交叉耦合结构的输入端接存储节点B，输出端接存储节点A；第二交叉耦合结构，所述第二交叉耦合结构的输入端接存储节点A，输出端接存储节点D；第三交叉耦合结构，所述第三交叉耦合结构的输入端接存储节点D，输出端接存储节点C；第四交叉耦合结构，所述第四交叉耦合结构的输入端接存储节点C，输出端接存储节点B；第五交叉耦合结构，所述第五交叉耦合结构的输入端接存储节点E，输出端接存储节点A；第六交叉耦合结构，所述第六交叉耦合结构的输入端接存储节点F，输出端接存储节点E；第七交叉耦合结构，所述第七交叉耦合结构的输入端接存储节点D，输出端接存储节点F；第八交叉耦合结构，所述第八交叉耦合结构的输入端接存储节点G，输出端接存储节点C；第九交叉耦合结构，所述第九交叉耦合结构的输入端接存储节点F，输出端接存储节点G。

优选的，所述锁存器还包括：第一DICE结构，所述第一DICE结构具有存储节点A、存储节点B、存储节点C、存储节点D。

优选的，所述锁存器还包括：第二DICE结构，所述第二DICE结构具有存储节点A、存储节点E、存储节点F、存储节点D。

优选的，所述锁存器还包括：第三DICE结构，所述第三DICE结构具有存储节点C、存储节点D、存储节点F、存储节点G。

优选的，所述锁存器还包括：第一DICE结构，所述第一DICE结构中的存储节点C和存储节点D之间的交叉耦合结构的输入到输出方向由存储节点D到存储节点C调整为由存储节点C到存储节点D。

本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：

1.本申请实施例提供的一种抗双节点翻转的锁存器，所述锁存器包括：所述锁存器具有存储节点A、存储节点B、存储节点C、存储节点D、存储节点E、存储节点F、存储节点G；所述锁存器还具有：第一交叉耦合结构，所述第一交叉耦合结构的输入端接存储节点B，输出端接存储节点A；第二交叉耦合结构，所述第二交叉耦合结构的输入端接存储节点A，输出端接存储节点D；第三交叉耦合结构，所述第三交叉耦合结构的输入端接存储节点D，输出端接存储节点C；第四交叉耦合结构，所述第四交叉耦合结构的输入端接存储节点C，输出端接存储节点B；第五交叉耦合结构，所述第五交叉耦合结构的输入端接存储节点E，输出端接存储节点A；第六交叉耦合结构，所述第六交叉耦合结构的输入端接存储节点F，输出端接存储节点E；第七交叉耦合结构，所述第七交叉耦合结构的输入端接存储节点D，输出端接存储节点F；第八交叉耦合结构，所述第八交叉耦合结构的输入端接存储节点G，输出端接存储节点C；第九交叉耦合结构，所述第九交叉耦合结构的输入端接存储节点F，输出端接存储节点G。解决了现有技术中的锁存器无法在小面积电路结构中实现抗双节点翻转的技术问题，使得本申请提供的锁存器达到了提高数字集成电路在恶劣条件下抗单粒子翻转的能力、抗双节点翻转、可靠性高、低面积开销的技术效果。

2.本申请实施例通过将第一DICE结构、第二DICE结构和第三DICE结构组合在一起，从而解决了现有技术中的锁存器无法在小面积电路结构中实现抗双节点翻转的技术问题，进一步达到了在导通状态下和保持状态下，抗双节点翻转，使得输出节点电平不受双节点翻转的影响的技术效果。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种抗双节点翻转的锁存器的结构示意图；

图2为本申请实施例提供的交叉偶和结构示意图；

图3为本申请实施例提供的双互锁存储单元的结构示意图；

图4为本申请实施例提供的一种抗双节点翻转的锁存器的输入/输出电路连接示意图；

图5为本申请实施例提供的一种抗双节点翻转的锁存器的仿真示意图。

附图标号说明：第一交叉耦合结构1，第二交叉耦合结构2，第三交叉耦合结构3，第四交叉耦合结构4，第五交叉耦合结构5，第六交叉耦合结构6，第七交叉耦合结构7，第八交叉耦合结构8，第九交叉耦合结构9，第一DICE结构10，第二DICE结构11，第三DICE结构12。

具体实施方式

本申请实施例提供的一种抗双节点翻转的锁存器，所述锁存器包括：

所述锁存器具有存储节点A、存储节点B、存储节点C、存储节点D、存储节点E、存储节点F、存储节点G；所述锁存器还具有：第一交叉耦合结构，所述第一交叉耦合结构的输入端接存储节点B，输出端接存储节点A；第二交叉耦合结构，所述第二交叉耦合结构的输入端接存储节点A，输出端接存储节点D；第三交叉耦合结构，所述第三交叉耦合结构的输入端接存储节点D，输出端接存储节点C；第四交叉耦合结构，所述第四交叉耦合结构的输入端接存储节点C，输出端接存储节点B；第五交叉耦合结构，所述第五交叉耦合结构的输入端接存储节点E，输出端接存储节点A；第六交叉耦合结构，所述第六交叉耦合结构的输入端接存储节点F，输出端接存储节点E；第七交叉耦合结构，所述第七交叉耦合结构的输入端接存储节点D，输出端接存储节点F；第八交叉耦合结构，所述第八交叉耦合结构的输入端接存储节点G，输出端接存储节点C；第九交叉耦合结构，所述第九交叉耦合结构的输入端接存储节点F，输出端接存储节点G。解决了现有技术中的锁存器无法在小面积电路结构中实现抗双节点翻转的技术问题，使得本申请提供的锁存器达到了提高数字集成电路在恶劣条件下抗单粒子翻转的能力、抗双节点翻转、可靠性高、低面积开销的技术效果。

下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

实施例一

图1为本申请实施例提供的一种抗双节点翻转的锁存器的结构示意图。如图1所示，所述锁存器包括：

所述锁存器具有存储节点A、存储节点B、存储节点C、存储节点D、存储节点E、存储节点F、存储节点G；

具体而言，锁存器(Latch)是一种对脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。锁存，就是把信号暂存以维持某种电平状态。锁存器的最主要作用是缓存，其次完成高速的控制器与慢速的外设的不同步问题，再其次是解决驱动的问题，最后是解决一个I/O口既能输出也能输入的问题。锁存器是利用电平控制数据的输入，它包括不带使能控制的锁存器和带使能控制的锁存器。所述存储节点是具有存储功能的节点，在网络拓扑学中，节点是网络任何支路的终端或网络中两个或更多支路的互连公共点。本申请实施例中所述的锁存器具有A、B、C、D、E、F、G七个存储节点，并且所述七个存储节点互不相同。

所述锁存器还具有：第一交叉耦合结构1，所述第一交叉耦合结构1的输入端接存储节点B，输出端接存储节点A；第二交叉耦合结构2，所述第二交叉耦合结构2的输入端接存储节点A，输出端接存储节点D；第三交叉耦合结构3，所述第三交叉耦合结构3的输入端接存储节点D，输出端接存储节点C；第四交叉耦合结构4，所述第四交叉耦合结构4的输入端接存储节点C，输出端接存储节点B；第五交叉耦合结构5，所述第五交叉耦合结构5的输入端接存储节点E，输出端接存储节点A；第六交叉耦合结构6，所述第六交叉耦合结构6的输入端接存储节点F，输出端接存储节点E；第七交叉耦合结构7，所述第七交叉耦合结构7的输入端接存储节点D，输出端接存储节点F；第八交叉耦合结构8，所述第八交叉耦合结构8的输入端接存储节点G，输出端接存储节点C；第九交叉耦合结构9，所述第九交叉耦合结构9的输入端接存储节点F，输出端接存储节点G。

具体而言，如图2所示，交叉偶和结构具体的内部构成是由一个PMOS晶体管M1和一个NMOS晶体管M2构成的交叉耦合晶体管结构，M1的栅极和M2的漏极相连接到n1节点，并作为输入方向；M1的漏极和M2的栅极相连接到n2节点，并作为输出方向。在图1中，所述第一交叉耦合结构1，直到所述第九交叉耦合结构9的内部结构相同，在此不做过多赘述。

进一步的，所述锁存器还包括：第一DICE结构10，所述第一DICE结构10具有存储节点A、存储节点B、存储节点C、存储节点D；第二DICE结构11，所述第二DICE结构11具有存储节点A、存储节点E、存储节点F、存储节点D；第三DICE结构12，所述第三DICE结构12具有存储节点C、存储节点D、存储节点F、存储节点G。

具体而言，如图3所示，DICE结构即为双互锁存储单元结构(Dual Interlockcell，DICE)，DICE结构是基于四对两晶体管交叉耦合结构，分别为P1和N1，P2和N2，P3和N3，P4和N4。该结构具有4个存储节点，分别为存储节点A，存储节点B，存储节点C，存储节点D。DICE对单节点翻转具有很好的稳定性。DICE结构本质是一个首尾相接的四个两晶体管交叉耦合结构。在保持状态下，当四个存储节点中任意一个发生电平翻转时，DICE结构都能保持稳定的输出。在本申请实施例中，所述第一DICE结构10由输入到输出的方向为顺时针，即从存储节点A到存储节点D再到存储节点C最后到存储节点B，所述第二DICE结构11由输入到输出的方向为逆时针，即从存储节点A到存储节点D再到存储节点F最后到存储节点E，所述第三DICE结构12由输入到输出的方向为顺时针，即从存储节点D到存储节点F再到存储节点G最后到存储节点C。其中，所述第一DICE结构10、第二DICE结构11、第三DICE结构1均为双互锁存储单元结构，内部结构均相同，本申请实施例在此不做过多赘述。

进一步的，第一DICE结构10，所述第一DICE结构10中的存储节点C和存储节点D之间的交叉耦合结构的输入到输出方向由存储节点D到存储节点C调整为由存储节点C到存储节点D。

具体而言，由于在所述第一DICE结构10中，C和D之间的交叉耦合结构的输入到输出方向为由存储节点D到存储节点C，而在所述第三DICE结构12中，存储节点C和存储节点D之间的交叉耦合结构的输入到输出方向为由存储节点C到存储节点D，从而造成存储节点C和存储节点D之间的交叉耦合结构的输入到输出方向产生冲突，因此统一为存储节点C到存储节点D。

本申请实施例通过上述锁存器主体的拓扑结构，解决了现有技术中的锁存器无法在小面积电路结构中实现抗双节点翻转的技术问题，使得本申请提供的锁存器达到了提高数字集成电路在恶劣条件下抗单粒子翻转的能力、抗双节点翻转、可靠性高、低面积开销的技术效果。

实施例二

为了更进一步对本申请提供的一种抗双节点翻转的锁存器进行解释，本申请实施例对一种抗双节点翻转的锁存器的工作原理进行阐述。

当所述锁存器在导通模式下，如图4所示，输入数据In通过CMOS传输门TG1，TG2和TG3分别传送到存储节点A，存储节点C和存储节点F，而存储节点B，存储节点D，存储节点E和存储节点G则与输入数据In逻辑相反。D通过时钟控制反相器输出到输出节点Q，因此输入In与输出Q逻辑相同。保持模式下，这些冗余节点具备恢复正确逻辑的能力。从而使得当双节点发生翻转后，能够即被其余存储节点恢复到正常的逻辑电平，达到了提高数字集成电路在恶劣条件下抗单粒子翻转的能力、抗双节点翻转、可靠性高、低面积开销的技术效果。

本申请实施例对保持模式下的双节点翻转进行了仿真，仿真结果如图5所示，时钟频率为500MHz，在t＝15ns时，存储节点A和存储节点C同时从0翻转到1，随机这两个翻转节点即被其余存储节点恢复到正常的逻辑电平。同理的，其它周期或者可以做类似分析。

本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：

1.本申请实施例提供的一种抗双节点翻转的锁存器，所述锁存器包括：所述锁存器具有存储节点A、存储节点B、存储节点C、存储节点D、存储节点E、存储节点F、存储节点G；所述锁存器还具有：第一交叉耦合结构，所述第一交叉耦合结构的输入端接存储节点B，输出端接存储节点A；第二交叉耦合结构，所述第二交叉耦合结构的输入端接存储节点A，输出端接存储节点D；第三交叉耦合结构，所述第三交叉耦合结构的输入端接存储节点D，输出端接存储节点C；第四交叉耦合结构，所述第四交叉耦合结构的输入端接存储节点C，输出端接存储节点B；第五交叉耦合结构，所述第五交叉耦合结构的输入端接存储节点E，输出端接存储节点A；第六交叉耦合结构，所述第六交叉耦合结构的输入端接存储节点F，输出端接存储节点E；第七交叉耦合结构，所述第七交叉耦合结构的输入端接存储节点D，输出端接存储节点F；第八交叉耦合结构，所述第八交叉耦合结构的输入端接存储节点G，输出端接存储节点C；第九交叉耦合结构，所述第九交叉耦合结构的输入端接存储节点F，输出端接存储节点G。解决了现有技术中的锁存器无法在小面积电路结构中实现抗双节点翻转的技术问题，使得本申请提供的锁存器达到了提高数字集成电路在恶劣条件下抗单粒子翻转的能力、抗双节点翻转、可靠性高、低面积开销的技术效果。

2.本申请实施例通过将第一DICE结构、第二DICE结构和第三DICE结构组合在一起，从而解决了现有技术中的锁存器无法在小面积电路结构中实现抗双节点翻转的技术问题，进一步达到了在导通状态下和保持状态下，抗双节点翻转，使得输出节点电平不受双节点翻转的影响的技术效果。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (2)

1.一种抗双节点翻转的锁存器，其特征在于，所述锁存器包括：

所述锁存器具有存储节点A、存储节点B、存储节点C、存储节点D、存储节点E、存储节点F、存储节点G；

所述锁存器还具有：

第一交叉耦合结构，所述第一交叉耦合结构的输入端接存储节点B，输出端接存储节点A；

第二交叉耦合结构，所述第二交叉耦合结构的输入端接存储节点A，输出端接存储节点D；

第三交叉耦合结构，所述第三交叉耦合结构的输入端接存储节点D，输出端接存储节点C；

第四交叉耦合结构，所述第四交叉耦合结构的输入端接存储节点C，输出端接存储节点B；

第五交叉耦合结构，所述第五交叉耦合结构的输入端接存储节点E，输出端接存储节点A；

第六交叉耦合结构，所述第六交叉耦合结构的输入端接存储节点F，输出端接存储节点E；

第七交叉耦合结构，所述第七交叉耦合结构的输入端接存储节点D，输出端接存储节点F；

第八交叉耦合结构，所述第八交叉耦合结构的输入端接存储节点G，输出端接存储节点C；

第九交叉耦合结构，所述第九交叉耦合结构的输入端接存储节点F，输出端接存储节点G；

第一DICE结构，所述第一DICE结构具有存储节点A、存储节点B、存储节点C、存储节点D，所述第一DICE结构由输入到输出的方向为：从所述存储节点A到所述存储节点D再到所述存储节点C最后到所述存储节点B；

第二DICE结构，所述第二DICE结构具有存储节点A、存储节点E、存储节点F、存储节点D，所述第二DICE结构由输入到输出的方向为：从所述存储节点A到所述存储节点D再到所述存储节点F最后到所述存储节点E；

第三DICE结构，所述第三DICE结构具有存储节点C、存储节点D、存储节点F、存储节点G，所述第三DICE结构由输入到输出的方向为：从所述存储节点D到所述存储节点F再到所述存储节点G最后到所述存储节点C；

其中，所述第一交叉耦合结构至所述第九交叉耦合结构的内部结构相同，均由一个PMOS晶体管M1和一个NMOS晶体管M2构成，M1的栅极和M2的漏极相连接到n1节点，作为输入方向；M1的漏极和M2的栅极相连接到n2节点，作为输出方向；

所述第一DICE结构、所述第二DICE结构、所述第三DICE结构的内部结构相同，均为基于四对两晶体管交叉耦合结构。

2.如权利要求1所述的锁存器，其特征在于，所述锁存器还包括：

第一DICE结构，所述第一DICE结构中的存储节点C和存储节点D之间的交叉耦合结构的输入到输出方向由存储节点D到存储节点C调整为由存储节点C到存储节点D。

Images