CN107980171A - 半导体芯片、半导体晶圆及半导体晶圆的制造方法 - Google Patents
半导体芯片、半导体晶圆及半导体晶圆的制造方法 Download PDFInfo
- Publication number
- CN107980171A CN107980171A CN201780001095.0A CN201780001095A CN107980171A CN 107980171 A CN107980171 A CN 107980171A CN 201780001095 A CN201780001095 A CN 201780001095A CN 107980171 A CN107980171 A CN 107980171A
- Authority
- CN
- China
- Prior art keywords
- metal layer
- substrate
- hole
- conductive material
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 84
- 239000013078 crystal Substances 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 133
- 239000002184 metal Substances 0.000 claims abstract description 133
- 239000000758 substrate Substances 0.000 claims abstract description 96
- 239000004020 conductor Substances 0.000 claims abstract description 83
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 32
- 229910052737 gold Inorganic materials 0.000 claims description 32
- 239000010931 gold Substances 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 20
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 14
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 14
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- 238000010276 construction Methods 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 229910052697 platinum Inorganic materials 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 238000011068 loading method Methods 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 claims 1
- 230000017525 heat dissipation Effects 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 110
- 235000012431 wafers Nutrition 0.000 description 26
- 238000005530 etching Methods 0.000 description 10
- 229910002601 GaN Inorganic materials 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 230000007797 corrosion Effects 0.000 description 5
- 238000005260 corrosion Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000012856 packing Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000002305 electric material Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001260 Pt alloy Inorganic materials 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000004568 cement Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical class [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
提供一种半导体芯片(10)、半导体晶圆(1)及半导体晶圆的制造方法。半导体芯片包括：基底(11)、设置于基底一侧的器件(12)、贯穿基底的通孔(13)、填充于通孔并与器件接触的导电材料(14)以及设置于基底远离器件的另一侧的背面金属层(15)，背面金属层与导电材料接触以通过导电材料与器件电性连接。提供的半导体芯片、半导体晶圆及半导体晶圆的制造方法减少了器件的接地电阻，并改善了有通孔结构的器件在工作状态下的散热问题。
Description
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种半导体芯片、半导体晶圆及半导体晶圆的制造方法。
背景技术
氮化镓半导体材料具有禁带宽度大、电子饱和漂移速率高、击穿场强高、耐高温等显著优点，与第一代半导体硅和第二代半导体砷化镓相比，更适合于制作高温、高压、高频和大功率的电子器件，具有广阔的应用前景，已成为目前半导体行业研究的热点。
氮化镓高电子迁移率晶体管(HEMT)是利用AlGaN/GaN异质结处的二维电子气形成的一种氮化镓器件，可以应用于需要高频、高压和大功率的场合。在封装氮化镓器件时，为了提高器件增益，减小接地电阻，通常采用通孔结构。这种结构的通孔通常通过从基底背面刻蚀的方式引入，并通过使基底背面接地而实现半导体器件接地。具体而言，通孔贯穿基底和氮化物半导体层，直至源极，从而通过该通孔将源极和接地的基底背面相连。
目前氮化镓器件的通孔位置分布主要有两种形式。一种是将通孔开设在金属PAD区域。这种方式使通孔位于有源区的同侧，虽然降低了通孔对器件散热的影响，但是导致有源区电流整体流向相同、不分散，从而使有源区金属插指之间产生了互感。并且这种方式也增大了有源区内的源极到地的距离，即增大了源极的接地电阻，从而影响了器件的增益等性能。另一种是将通孔开设在位于有源区的源极的下方。这种方式使每个有源区内的源极可以通过通孔直接接地，减小了有源区内的源极到地的距离，从而减小了接地电阻。但是，这种将通孔全部设置在有源区的方式会严重影响器件散热性能，从而限制器件功率设计。这是因为有源区为器件热量集中产生的区域，而通孔结构通常为中空结构，因此中空的通孔结构会破坏基底的散热性能。
发明内容
有鉴于此，本发明的目的在于提供一种半导体芯片、半导体晶圆及半导体晶圆的制造方法，以减少接地电阻，并改善了有通孔结构的器件在工作状态下的散热问题。
本发明一个方面提供了一种半导体芯片，包括：基底；设置于基底一侧的器件；贯穿基底的通孔；填充于通孔并与器件接触的导电材料；设置于基底远离器件的另一侧的背面金属层，背面金属层与导电材料接触以通过导电材料与器件电连接。
优选地，通孔中导电材料的填充量为通孔容积的50％～98％。
优选地，导电材料为铜、钛、镍、钨、铂和金的一种或几种。
优选地，导电材料包括多部分结构，且每一部分选用一种或者一种以上金属。
优选地，多部分结构的中间部分的金属热膨胀系数小于两侧位置的金属膨胀系数。
优选地，所述多部分结构为沿所述通孔内侧壁向该通孔孔轴方向的多层结构。
优选地，所述器件包括源极，所述多部分结构中与源极接触的部分与所述源极为同种金属。
优选地，所述多部分结构为沿所述通孔孔轴方向的多层结构。
优选地，背面金属层包括背金金属层和种子金属层，种子金属层位于基底远离器件的一侧并覆盖通孔，背金金属层位于种子金属层远离基底的一侧并覆盖种子金属层。
优选地，种子金属层包含钛、镍、钨、铂和金的至少之一。
优选地，背金金属层包含金、铜和金锡合金的至少之一。
优选地，背金金属层的厚度在2μm到10μm之间。
优选地，器件包括源极、栅极和漏极，导电材料与源极接触。
本发明的另一个方面提供了一种半导体晶圆，包括：基底；设置于基底一侧的多个器件；贯穿基底并与多个器件对应的多个通孔；分别填充于多个通孔并与多个器件接触的导电材料；设置于基底远离器件的另一侧的背面金属层，背面金属层与导电材料接触以通过导电材料分别与器件电性连接。
优选地，多个通孔中导电材料的填充量为多个通孔容积的50％～98％。
优选地，背面金属层包括背金金属层和种子金属层，种子金属层位于基底远离器件的一侧并覆盖通孔，背金金属层位于种子金属层远离基底的一侧并覆盖种子金属层。
本发明的再一个方面提供了一种半导体晶圆的制造方法，方法包括：提供基片；在基底的一侧形成多个器件；从基底远离器件一侧对应多个器件开设贯穿基底的多个通孔；分别在多个通孔内填充导电材料，使导电材料分别与多个器件接触；在基底远离器件的一侧形成背面金属层，使所述背面金属层与所述导电材料接触以通过所述导电材料分别与所述器件电连接。
优选地，多个通孔内填充的导电材料为多个通孔的容积的50％～98％。
优选地，在基底远离器件的一侧形成背面金属层包括：在基底远离器件的一侧形成种子金属层，种子金属层覆盖通孔；在种子金属层远离基底的一侧形成背金金属层，背金金属层覆盖种子金属层。
本发明提供的半导体芯片通过通孔中的导电材料与背面金属层和器件接触，从而减小了器件的接地电阻，并改善了具有通孔结构的半导体器件在工作状态下的散热问题。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍。应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的半导体晶圆的平面结构示意图。
图2为本发明实施例提供的半导体晶圆沿图1中的A-A切线的剖面示意图。
图3为本发明实施例提供的半导体晶圆的制造方法的流程图。
图4-图13为本发明实施例半导体晶圆的制造方法各工艺流程步骤中分别制造所述半导体晶圆各组成部分的结构示意图。
图14-图15为本发明实施例中两种具有多部分结构的导电材料的半导体晶圆的示意图。
图16为本发明实施例提供的单个半导体芯片封装示意图。
图17为图3中步骤S103的子步骤的流程图。
图18为图3中步骤S105的子步骤的流程图。
图17为图3中步骤S106的子步骤的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。本领域技术人员应当了解，本发明的附图中示意和根据附图描述的实施例的组件可以以不同的方式来配置。
因此，以下对在附图中示意的本发明的实施例的详细描述并非旨在限制本发明的保护范围，而仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项。因此，一旦某一项在一个附图中被定义，则在其后的附图中不需要再次定义和解释。
图1为本发明实施例提供的一种半导体晶圆1。参照图1，该半导体晶圆1包括多个半导体芯片10以及间隔设置于相邻两个半导体芯片10之间的划片道20。优选地，本实施例中，多个半导体芯片10可在半导体晶圆1所在的平面上呈矩阵排列。在本发明一实施例中，任意相邻两个半导体芯片10之间设置一个或一段划片道20。图1所示的实施例中，在相同的延伸方向的相邻两个划片道20相互连接，并且在不同延伸方向的相邻两个划片道20相互之间交叉设置。
图2是本发明实施例的半导体晶圆1沿A-A切线的剖面示意图。图2中示出了半导体晶圆1中的3个半导体芯片10的剖面结构。该半导体芯片10包括基底11、设置于基底11一侧的器件12。例如，该器件12可以与基底11为一体结构。半导体芯片10还包括贯穿基底11的通孔13、填充于通孔13并与器件12接触的导电材料14以及制作于基底11与器件12相对一侧的背面金属层15。其中，背面金属层15与导电材料14接触以通过导电材料14与所述器件12电性连接。通过在通孔13内设置导电材料14，可以使半导体芯片10具有较低的接地电阻及较好的散热性能。
优选地，基底11可以包括基底片111和生长在基底片111上的外延层112。基底片111可由硅、蓝宝石、碳化硅、砷化镓中的其中一种材料形成，外延层112可由氮化镓和铝镓氮中的一种或者两种形成。器件12位于外延层112远离基底片111的一侧，背面金属层15位于基底片111远离外延层112的一侧，通孔13贯穿外延层112和基底片111。其它实施例中，外延层112也可以省略，直接由基底片111形成基底11。
优选地，器件12可以包括源极121、栅极122和漏极123(参见图14)。通孔13位于有源区源极121的下方，填充于通孔13的导电材料14与源极121接触。优选地，器件12还可以包括源极PAD，通孔13位于源极PAD的下方，填充于通孔13的导电材料14可以与源极PAD接触。通孔13的横截面的形状可以是圆形、椭圆形等任意形状。通孔13的剖面的形状可以是梯形等任意形状。
导电材料14是导电、导热性能好的材料。优选地，导电材料14可以是，但不限于，铜、钛、镍、钨、铂和金等金属材料。在导电材料14包含两种或两种以上金属时，例如可以将其设置为多部分结构，并且多部分中的每一部分选用一种或者一种以上金属。如导电材料14可以为三部分(每一部分选用一种或者一种以上金属层)夹心结构。对于具有三部分夹心结构的导电材料14，例如可以在导电材料14与源极121接触的部分采用导电性能好的材料，导电材料中和源极接触的部分是指夹心结构中的一部分，该部分可以是单层或者多层金属层，例如接触部分包括钛和金两层金属层。导电材料14中位于中间部分的金属可以选择热膨胀系数小并且与两侧的金属层膨胀系数差较小的金属(例如，金属铂)，从而避免产生结构应力，并防止导电材料14在受热时损坏半导体器件。另外，位于中间的金属层厚度例如可以是两侧金属层的2-10倍，从而进一步降低导电材料14在受热时的热膨胀量，同时避免降低导电材料14的导电性能。在导电材料14与背面金属层15接触的金属层可以选择导电性能较好的金属，例如与背面金属层15采用同样的导电材料。
在其它实施例中，导电材料也可以使用氧化铟锡、氧化铟锌等导电氧化物来替代。在导电材料14为氧化物的情况下，可以进一步在这些导电的氧化物中掺杂碳纳米管，以同时提高导电材料14的导电性和导热性，进而使半导体器件具有更好的耐热性能和增益性能。
在本发明的一实施例中，通孔13中导电材料14为通孔13容积的50％～98％之间，以避免通孔13在全填充的情况下，无法缓解不同材料热膨胀系数不同引起的应力。
同样，在上述实施例中，进一步地，导电材料14可以为多部分结构。例如，导电材料为多层结构，进一步地，多层结构可以是沿着通孔13轴向方向一层一层堆叠设置，参照图14；多层结构还可以是沿着通孔侧壁到轴向方向一层一层堆叠设置，参照图15。当导电部分为沿通孔轴向方向堆叠的层状结构时，与源极121接触的导电部分141在通孔13轴向方向的尺寸为另一层(当导电材料14具有两部分时)尺寸的1/2-1/10或另外两层142，143(当导电材料14具有三部分结构时)在通孔13轴向方向尺寸之和的1/2-1/10。参照图14，与源极121接触的部分141可以具有较好的导电性能，导电材料14的其它部分可以具有较小的膨胀系数。另外，在图14所示的结构中，与源极121接触的部分141可以与源极121为同种金属，进一步地，可以为同一种金属。通过将导电材料设置为多部分，并且调整多部分之间的尺寸关系，同时仅使导电材料部分填充通孔13，可以进一步降低材料的膨胀，从而避免半导体器件由于受热受损，同时使半导体器件保持较低的接地电阻。优选地，导电材料为沿通孔侧壁到孔轴向方向一层一层堆叠设置的多部分结构。这是因为电流是从源极121中沿着通孔侧壁金属流向背金金属15的，当与源极121接触的141部分导电性能良好时，电流就会沿着141部分直接导入到背面金属层15中。在图15实施例中，具有多部分结构的导电材料平行于孔底的面可以是平面，也可以是凹面。具体地，在图15中，通孔中填充的导电材料的远离孔底部的面为向孔底部方向凹陷的面。
在一种实施方式中，背面金属层15可以包括背金金属层152和种子金属层151。种子金属层151位于基底11远离器件12的一侧并覆盖通孔13。种子金属层151与导电材料14接触，以通过导电材料14与器件12电性连接。优选地，种子金属层151可以是，但不限于，钛、镍、钨、铂和金中的至少一种材料制成的。背金金属层152位于种子金属层151远离基底11的一侧并覆盖所述种子金属层151。优选地，背金金属层152可以是，但不限于，金、铜、金锡合金中的至少一种材料制成的。背金金属层152的厚度在2μm到10μm之间。优选地，种子金属层151的材料可以与导电材料14的材料相同，从而进一步降低半导体器件的接地电阻。另外，种子金属层151可以与导电材料14均采用铂合金材料，从而在保持较低接地电阻的同时，具有更小的热膨胀系数。
图3示出了本发明实施例中半导体晶圆1的制造方法的工艺流程图。请参阅图3，半导体晶圆1的制造方法包括步骤S101至步骤S107。下面结合图4至图13对该流程图进行详细的说明。所应说明的是，本发明的方法并不以图3以及以下所述的具体顺序为限制。应当理解，在其它实施例中，本发明所述的方法其中部分步骤的顺序可以根据实际需要相互交换，或者其中的部分步骤也可以省略或删除。
步骤S101，基于一基底11制作多个器件12，如图4所示。在一种实施方式中，可以首先在一基底片111上生长外延层112以形成基底11，并在外延层112远离基底片111的一侧制作多个器件12。具体地，可通过在基底11的一个表面(例如，外延层112的表面)通过光刻(photolithography)、沉积(Depositing)、刻蚀(etching)等工艺形成图案化的器件12。
步骤S102，将基底11设置有多个器件12的一侧贴附于基底支撑片200，对基底片111进行减薄、研磨及抛光等工艺，如图5所示。优选地，可使用粘合剂201(如光学胶、OCA、OCR或者Wax等)进行贴附。基底支撑片200可以由蓝宝石、玻璃、碳化硅以及硅片等材料制成。其中，将基底11的基底片111减薄至50到200微米之间。这是因为在此厚度下，若基底11单独进行后续的光刻、刻蚀、金属化等工艺，容易发生破碎。因此，本实施例中，首先把基底11贴附到基底支撑片200上，然后再进行减薄等工艺，以防止基底11在后续制程中发生破碎。可以理解的是，在其它实施例中，在能保证基底11不破碎的条件下，该步骤S102也可以省略。
步骤S103，从所述基底11远离所述器件12的一侧开设贯穿所述基底11的多个通孔13。例如，这些多个通孔13的位置对应多个器件12。在具体实施时，步骤S103可以包括以下子步骤S1031至S1034，参见图15。
子步骤S1031，在基底片111远离基底支撑片200的一侧形成掩膜层210，如图6所示。掩膜层210可通过溅射、电镀、沉积等方法形成。掩膜层210可以由镍、铝、二氧化硅、氮化硅中的其中一种或一种以上的组合物形成。
子步骤S1032，在掩膜层210上形成一层光刻胶，并使用一光刻板对光刻胶进行光照制程，形成图案化保护层220，如图7所示。其中，光刻板包括与通孔13对应的通光部。
子步骤S1033，去除掩膜层210未被保护层所遮挡的部分，形成图案化掩膜层230，暴露出基底片111的一部分，如图8所示。
子步骤S1034，对基底片111的所暴露部分进行刻蚀，形成贯穿基底11的多个通孔13，去除图案化掩膜层230，如图9所示。具体地，可采用RIE(Reactive Ion etching，反应离子刻蚀)、ICP(Inductively Coupled Plasma，电感耦合电浆刻蚀)、IBE(Ion BeamEtching，离子束刻蚀)、ERC等刻蚀设备对基底片111的所暴露部分进行刻蚀。
步骤S104，在通孔13内充填导电材料14，使导电材料14与器件12接触，如图10所示。例如，由于通孔13的位置与器件12的位置对应，因此在通孔13中填充导电材料14后，导电材料14靠近器件12的一端接触器件12。在器件12包括源极121、漏极122和栅极123的情况下，例如，导电材料14接触器件12的源极。优选地，所述导电材料14为金属。优选地，导电材料14与源极121金属可以为同种金属。通孔13中导电材料14的填充量为通孔13的容积的50％～98％之间，这里的填充量也即填充材料12在通孔13孔轴方向的尺寸。
步骤S105，在基底11远离器件12的一侧形成背面金属层15，使背面金属层15与导电材料14接触以通过导电材料14与器件12电性连接，如图11所示。优选地，背面金属层15可以包括背金金属层152和种子金属层151。在具体实施时，步骤S105包括子步骤S1051和子步骤S1052，参照图18。
子步骤S1051，在基底11远离所述器件12的一侧形成种子金属层151，使种子金属层151覆盖通孔13。例如，形成种子金属层151的方式是在基底11远离器件12一侧沉积一层或多层金属。例如，在沉积该金属层时，不对填充有导电材料14的通孔13进行覆盖。因此，该层金属不仅覆盖基底11远离器件12一侧，而且也覆盖在导电材料14的远离器件12一侧，从而种子金属层151可与导电材料14形成导体，以将器件12接地。
子步骤S1052，在种子金属层151远离基底11的一侧形成背金金属层152，背金金属层152覆盖种子金属层151。
步骤S106，腐蚀背面金属层15，以形成划片道20。在具体实施时，步骤S106包括子步骤S1061和子步骤S1062，参照图19。
子步骤S1061，在背面金属层15远离基底11的一侧形成图案化的腐蚀阻挡层240，如图12所示。具体地，可首先在背面金属层15的上方通过涂覆方式形成一层光刻胶，如正性光阻或负性光阻。然后，对光刻胶进行光刻，形成图案化的腐蚀阻挡层240。其中，可对光刻胶进行光照和显影形成图案化的腐蚀阻挡层240。
子步骤S1062，对背面金属层15未被图案化的腐蚀阻挡层240所遮挡的部分进行腐蚀，以形成划片道20，去除图案化的腐蚀阻挡层240，如图13所示。
步骤S107，将基底支撑片200移除，形成如图2所示的半导体晶圆1。在实际使用时，可以沿着该半导体晶圆1的划片道20对半导体晶圆1进行划片，即可形成多个独立的半导体芯片10。
最后，如图14所示，还可以采用焊接材料300及管壳400对单个半导体芯片10进行封装。图14中，示出了器件12包括的源极121、栅极122以及漏极123(相对于其他半导体晶圆的附图，图16中将半导体芯片翻转，从而器件12位于图中的上方)。所应说明的是，在图2、图4至图13中，为了方便描述，仅示出了器件12。因此该器件12的具体结构并不受具体的图示限制。
本发明实施例提供的半导体芯片10、半导体晶圆1及半导体晶圆1的制造方法，通过设置于通孔13的导电材料14与背面金属层15和器件接触而使器件12接地，从而有效减小了器件12的接地电阻，并改善了有通孔13结构的器件12在工作状态下的散热问题。同时，避免了通孔13在全填充的情况下，无法缓解不同材料热膨胀系数不同引起的应力。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解。例如，可以是固定连接，也可以是可拆卸连接，或一体地连接。可以是机械连接，也可以是电性连接。可以是直接相连，也可以通过中间媒介间接相连，亦可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
在本发明的描述中，还需要说明的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (19)
1.一种半导体芯片，包括:
基底；
设置于所述基底一侧的器件；
贯穿所述基底的通孔；
填充于所述通孔并与所述器件接触的导电材料；
设置于所述基底远离所述器件的另一侧的背面金属层，所述背面金属层与所述导电材料接触以通过所述导电材料与所述器件电连接。
2.根据权利要求1所述的半导体芯片，其特征在于，所述通孔中所述导电材料的填充量为所述通孔容积的50％～98％。
3.根据权利要求1所述的半导体芯片，其特征在于，所述导电材料为铜、钛、镍、钨、铂和金的一种或几种。
4.根据权利要求1所述的半导体芯片，其特征在于，所述导电材料包括多部分结构，且每一部分选用一种或者一种以上金属。
5.根据权利要求4所述的半导体芯片，其特征在于，所述多部分结构为沿所述通孔内侧壁向该通孔孔轴方向的多层结构。
6.根据权利要求4所述的半导体芯片，其特征在于，所述器件包括源极，所述多部分结构中与源极接触的部分与所述源极为同种金属。
7.根据权利要求4所述的半导体芯片，其特征在于，所述多部分结构为沿所述通孔孔轴方向的多层结构。
8.根据权利要求4所述的半导体芯片，其特征在于，所述多部分结构的中间部分的金属热膨胀系数小于两侧位置的金属膨胀系数。
9.根据权利要求1所述的半导体芯片，其特征在于，所述背面金属层包括背金金属层和种子金属层，所述种子金属层位于所述基底远离所述器件的一侧并覆盖所述通孔，所述背金金属层位于所述种子金属层远离所述基底的一侧并覆盖所述种子金属层。
10.根据权利要求9所述的半导体芯片，其特征在于，所述种子金属层包含钛、镍、钨、铂和金的至少之一。
11.根据权利要求9所述的半导体芯片，其特征在于，所述背金金属层包含金、铜和金锡合金的至少之一。
12.根据权利要求9所述的半导体芯片，其特征在于，所述背金金属层的厚度在2μm到10μm之间。
13.一种半导体晶圆，包括：
基底；
设置于所述基底一侧的多个器件；
贯穿所述基底并与所述多个器件对应的多个通孔；
分别填充于所述多个通孔并与所述多个器件接触的导电材料；
设置于所述基底远离所述器件另一侧的背面金属层，所述背面金属层与所述导电材料接触以通过所述导电材料分别与所述多个器件电连接。
14.根据权利要求13所述的半导体晶圆，其特征在于，所述多个通孔中所述导电材料的填充量为所述多个通孔容积的50％～98％。
15.根据权利要求13所述的半导体晶圆，其特征在于，所述背面金属层包括背金金属层和种子金属层，所述种子金属层位于所述基底远离所述器件的一侧并覆盖所述多个通孔，所述背金金属层位于所述种子金属层远离所述基底的一侧并覆盖所述种子金属层。
16.根据权利要求13所述的半导体晶圆，其特征在于，所述器件包括源极、栅极和漏极，所述导电材料与所述源极接触。
17.一种半导体晶圆的制造方法，其特征在于，所述方法包括：
提供基底；
在所述基底的一侧形成多个器件；
从所述基底远离所述多个器件一侧对应所述多个器件开设贯穿所述基底的多个通孔；
分别在所述多个通孔内填充导电材料，使所述导电材料分别与所述多个器件接触；
在所述基底远离所述多个器件的一侧形成背面金属层，使所述背面金属层与所述导电材料接触以通过所述导电材料与所述多个器件电连接。
18.根据权利要求17所述的半导体晶圆的制造方法，其特征在于，所述多个通孔内填充的导电材料为所述多个通孔的容积的50％～98％。
19.根据权利要求17所述的半导体晶圆的制造方法，其特征在于，在所述基底远离所述器件的一侧形成背面金属层包括：
在所述基底远离所述器件的一侧形成种子金属层，所述种子金属层覆盖所述多个通孔；
在所述种子金属层远离所述基底的一侧形成背金金属层，所述背金金属层覆盖所述种子金属层。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2016112094757 | 2016-12-23 | ||
| CN201611209475.7A CN107068611A (zh) | 2016-12-23 | 2016-12-23 | 半导体芯片、半导体晶圆及半导体晶圆的制造方法 |
| PCT/CN2017/084120 WO2018113171A1 (zh) | 2016-12-23 | 2017-05-12 | 半导体芯片、半导体晶圆及半导体晶圆的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107980171A true CN107980171A (zh) | 2018-05-01 |
| CN107980171B CN107980171B (zh) | 2022-06-24 |
Family
ID=62006175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201780001095.0A Active CN107980171B (zh) | 2016-12-23 | 2017-05-12 | 半导体芯片、半导体晶圆及半导体晶圆的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107980171B (zh) |
Citations (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2046514A (en) * | 1979-04-09 | 1980-11-12 | Raytheon Co | Semiconductor device |
| US20030232496A1 (en) * | 2000-12-20 | 2003-12-18 | Samsung Electronics, Co. Ltd | Method for forming an electrical interconnection providing improved surface morphology of tungsten |
| JP2004055869A (ja) * | 2002-07-22 | 2004-02-19 | Nec Corp | 半導体装置 |
| US20050253175A1 (en) * | 2002-10-31 | 2005-11-17 | Infineon Technologies Ag | MOS-transistor on SOI substrate with source via |
| US20060076660A1 (en) * | 2004-08-30 | 2006-04-13 | Jean-Philippe Boschlin | Power transistor |
| US20060170020A1 (en) * | 2005-01-28 | 2006-08-03 | Katsuyuki Ohta | Semiconductor memory device and method for fabricating the same |
| DE102005042074A1 (de) * | 2005-08-31 | 2007-03-08 | Forschungsverbund Berlin E.V. | Verfahren zur Erzeugung von Durchkontaktierungen in Halbleiterwafern |
| KR20070059989A (ko) * | 2005-12-06 | 2007-06-12 | 산요덴키가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| CN101030559A (zh) * | 2006-03-02 | 2007-09-05 | 海力士半导体有限公司 | 制造快闪存储器件的方法 |
| US20080067689A1 (en) * | 2006-09-19 | 2008-03-20 | Infineon Technologies Ag | Deep Via Construction for a Semiconductor Device and a Method of Manufacturing Same |
| US20080073752A1 (en) * | 2006-09-27 | 2008-03-27 | Nec Electronics Corporation | Semiconductor apparatus |
| US20090321796A1 (en) * | 2008-06-26 | 2009-12-31 | Kabushiki Kaisha Toshiba | Semiconductor device and method of fabricating the same |
| CN101887915A (zh) * | 2009-05-15 | 2010-11-17 | 精材科技股份有限公司 | 功率金属氧化物半导体场效应晶体管封装体 |
| US20110068475A1 (en) * | 2009-09-22 | 2011-03-24 | Freescale Semiconductor, Inc. | Semiconductor device with low resistance back-side coupling |
| US20110204517A1 (en) * | 2010-02-23 | 2011-08-25 | Qualcomm Incorporated | Semiconductor Device with Vias Having More Than One Material |
| US20110241074A1 (en) * | 2007-06-29 | 2011-10-06 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
| US20110266683A1 (en) * | 2010-04-30 | 2011-11-03 | Tao Feng | Stackable Power MOSFET, Power MOSFET Stack, and Process of Manufacture |
| WO2012013162A1 (zh) * | 2010-07-30 | 2012-02-02 | 昆山智拓达电子科技有限公司 | 一种硅通孔互连结构及其制造方法 |
| US20120187544A1 (en) * | 2011-01-20 | 2012-07-26 | Kabushiki Kaisha Toshiba | Semiconductor apparatus having penetration electrode and method for manufacturing the same |
| US20120193775A1 (en) * | 2011-02-01 | 2012-08-02 | Niko Semiconductor Co., Ltd. | Semiconductor structure with low resistance of substrate and low power consumption |
| CN103378028A (zh) * | 2012-04-13 | 2013-10-30 | 南亚科技股份有限公司 | 具有应力保护结构的半导体结构与其形成方法 |
| CN103377914A (zh) * | 2012-04-18 | 2013-10-30 | 稳懋半导体股份有限公司 | 半导体元件背面铜金属的改良结构及其加工方法 |
| US20130288401A1 (en) * | 2012-04-27 | 2013-10-31 | Sumitomo Electric Device Innovations, Inc. | Method for fabricating semiconductor device |
| CN103633046A (zh) * | 2013-12-13 | 2014-03-12 | 苏州能讯高能半导体有限公司 | 半导体器件及其制造方法 |
| JP2014093392A (ja) * | 2012-11-02 | 2014-05-19 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| US20140159049A1 (en) * | 2012-12-12 | 2014-06-12 | Electronics And Telecommunications Research Institute | Semiconductor device and method of manufacturing the same |
| EP2765598A2 (en) * | 2013-02-11 | 2014-08-13 | International Rectifier Corporation | Integrated half-bridge circuit with low side and high side composite switches |
| US20140264868A1 (en) * | 2013-03-15 | 2014-09-18 | Cree, Inc. | Wafer-level die attach metallization |
| US20140306350A1 (en) * | 2013-04-15 | 2014-10-16 | Schott Gemtron Corporation | Method of manufacturing through-glass vias |
| CN104183499A (zh) * | 2014-08-13 | 2014-12-03 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制备方法 |
| CN104299940A (zh) * | 2013-07-19 | 2015-01-21 | 上海华虹宏力半导体制造有限公司 | 金属阻挡层的成膜方法 |
| CN104347491A (zh) * | 2013-08-09 | 2015-02-11 | 上海华虹宏力半导体制造有限公司 | 钨沉积的方法 |
| US20150155224A1 (en) * | 2013-11-29 | 2015-06-04 | Mitsubishi Electric Corporation | Semiconductor device |
| US20150364591A1 (en) * | 2014-06-11 | 2015-12-17 | Huawei Technologies Co., Ltd. | Hemt device and fabrication method |
-
2017
- 2017-05-12 CN CN201780001095.0A patent/CN107980171B/zh active Active
Patent Citations (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2046514A (en) * | 1979-04-09 | 1980-11-12 | Raytheon Co | Semiconductor device |
| US20030232496A1 (en) * | 2000-12-20 | 2003-12-18 | Samsung Electronics, Co. Ltd | Method for forming an electrical interconnection providing improved surface morphology of tungsten |
| JP2004055869A (ja) * | 2002-07-22 | 2004-02-19 | Nec Corp | 半導体装置 |
| US20050253175A1 (en) * | 2002-10-31 | 2005-11-17 | Infineon Technologies Ag | MOS-transistor on SOI substrate with source via |
| US20060076660A1 (en) * | 2004-08-30 | 2006-04-13 | Jean-Philippe Boschlin | Power transistor |
| US20060170020A1 (en) * | 2005-01-28 | 2006-08-03 | Katsuyuki Ohta | Semiconductor memory device and method for fabricating the same |
| DE102005042074A1 (de) * | 2005-08-31 | 2007-03-08 | Forschungsverbund Berlin E.V. | Verfahren zur Erzeugung von Durchkontaktierungen in Halbleiterwafern |
| KR20070059989A (ko) * | 2005-12-06 | 2007-06-12 | 산요덴키가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| CN101030559A (zh) * | 2006-03-02 | 2007-09-05 | 海力士半导体有限公司 | 制造快闪存储器件的方法 |
| US20080067689A1 (en) * | 2006-09-19 | 2008-03-20 | Infineon Technologies Ag | Deep Via Construction for a Semiconductor Device and a Method of Manufacturing Same |
| US20080073752A1 (en) * | 2006-09-27 | 2008-03-27 | Nec Electronics Corporation | Semiconductor apparatus |
| US20110241074A1 (en) * | 2007-06-29 | 2011-10-06 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
| US20090321796A1 (en) * | 2008-06-26 | 2009-12-31 | Kabushiki Kaisha Toshiba | Semiconductor device and method of fabricating the same |
| CN101887915A (zh) * | 2009-05-15 | 2010-11-17 | 精材科技股份有限公司 | 功率金属氧化物半导体场效应晶体管封装体 |
| US20110068475A1 (en) * | 2009-09-22 | 2011-03-24 | Freescale Semiconductor, Inc. | Semiconductor device with low resistance back-side coupling |
| US20110204517A1 (en) * | 2010-02-23 | 2011-08-25 | Qualcomm Incorporated | Semiconductor Device with Vias Having More Than One Material |
| US20110266683A1 (en) * | 2010-04-30 | 2011-11-03 | Tao Feng | Stackable Power MOSFET, Power MOSFET Stack, and Process of Manufacture |
| WO2012013162A1 (zh) * | 2010-07-30 | 2012-02-02 | 昆山智拓达电子科技有限公司 | 一种硅通孔互连结构及其制造方法 |
| US20120187544A1 (en) * | 2011-01-20 | 2012-07-26 | Kabushiki Kaisha Toshiba | Semiconductor apparatus having penetration electrode and method for manufacturing the same |
| US20120193775A1 (en) * | 2011-02-01 | 2012-08-02 | Niko Semiconductor Co., Ltd. | Semiconductor structure with low resistance of substrate and low power consumption |
| CN103378028A (zh) * | 2012-04-13 | 2013-10-30 | 南亚科技股份有限公司 | 具有应力保护结构的半导体结构与其形成方法 |
| CN103377914A (zh) * | 2012-04-18 | 2013-10-30 | 稳懋半导体股份有限公司 | 半导体元件背面铜金属的改良结构及其加工方法 |
| US20130288401A1 (en) * | 2012-04-27 | 2013-10-31 | Sumitomo Electric Device Innovations, Inc. | Method for fabricating semiconductor device |
| JP2014093392A (ja) * | 2012-11-02 | 2014-05-19 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| US20140159049A1 (en) * | 2012-12-12 | 2014-06-12 | Electronics And Telecommunications Research Institute | Semiconductor device and method of manufacturing the same |
| EP2765598A2 (en) * | 2013-02-11 | 2014-08-13 | International Rectifier Corporation | Integrated half-bridge circuit with low side and high side composite switches |
| US20140264868A1 (en) * | 2013-03-15 | 2014-09-18 | Cree, Inc. | Wafer-level die attach metallization |
| US20140306350A1 (en) * | 2013-04-15 | 2014-10-16 | Schott Gemtron Corporation | Method of manufacturing through-glass vias |
| CN104299940A (zh) * | 2013-07-19 | 2015-01-21 | 上海华虹宏力半导体制造有限公司 | 金属阻挡层的成膜方法 |
| CN104347491A (zh) * | 2013-08-09 | 2015-02-11 | 上海华虹宏力半导体制造有限公司 | 钨沉积的方法 |
| US20150155224A1 (en) * | 2013-11-29 | 2015-06-04 | Mitsubishi Electric Corporation | Semiconductor device |
| CN103633046A (zh) * | 2013-12-13 | 2014-03-12 | 苏州能讯高能半导体有限公司 | 半导体器件及其制造方法 |
| US20150364591A1 (en) * | 2014-06-11 | 2015-12-17 | Huawei Technologies Co., Ltd. | Hemt device and fabrication method |
| CN104183499A (zh) * | 2014-08-13 | 2014-12-03 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107980171B (zh) | 2022-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI464900B (zh) | 光電半導體裝置 | |
| CN102044613B (zh) | 半导体发光器件及其制造方法 | |
| CN1870301B (zh) | 氮化镓半导体器件 | |
| CN102456654B (zh) | 无衬底的功率器件封装 | |
| CA2769940C (en) | Island matrixed gallium nitride microwave and power switching transistors | |
| CN102044609B (zh) | 半导体发光器件及其制造方法 | |
| CN104409431B (zh) | 一种半导体器件 | |
| CN105679908B (zh) | 发光器件 | |
| JP2016178307A (ja) | 発光ダイオードを備えた光電子デバイス | |
| JP6526205B2 (ja) | 半導体チップ、半導体ウエハー及び半導体ウエハーの製造方法 | |
| JP6941693B2 (ja) | 半導体デバイス及びその製造方法 | |
| CN101807638B (zh) | 半导体发光器件 | |
| CN106910725A (zh) | 一种半导体芯片的封装结构 | |
| CN101584054A (zh) | 发光器件及其制造方法 | |
| KR101138709B1 (ko) | 발광장치 및 그 제조방법 | |
| CN204179102U (zh) | 一种高可靠性的倒装led芯片及其led器件 | |
| CN110400776A (zh) | 一种功率芯片及其制备方法 | |
| CN102769077A (zh) | 一种倒装焊发光二极管的制造方法 | |
| CN106409997A (zh) | Led芯片及其形成方法 | |
| CN113555484B (zh) | 高光效倒装led芯片及其制备方法 | |
| EP3872872B1 (en) | Semiconductor light emitting element and semiconductor light emitting device | |
| CN107112329B (zh) | 具有背侧应变拓扑结构的绝缘体上覆半导体 | |
| CN107980171A (zh) | 半导体芯片、半导体晶圆及半导体晶圆的制造方法 | |
| CN208781883U (zh) | 一种防漏电led芯片 | |
| WO2022111357A1 (zh) | GaN器件结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |