CN107960132B - 带有印刷成形封装部件和导电路径再分布结构的引线载体 - Google Patents

带有印刷成形封装部件和导电路径再分布结构的引线载体 Download PDF

Info

Publication number
CN107960132B
CN107960132B CN201680025495.0A CN201680025495A CN107960132B CN 107960132 B CN107960132 B CN 107960132B CN 201680025495 A CN201680025495 A CN 201680025495A CN 107960132 B CN107960132 B CN 107960132B
Authority
CN
China
Prior art keywords
redistribution
structures
package
terminal
semiconductor die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201680025495.0A
Other languages
English (en)
Other versions
CN107960132A (zh
Inventor
菲利普·E·罗杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Praxair Inc
Original Assignee
Praxair Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Praxair Inc filed Critical Praxair Inc
Publication of CN107960132A publication Critical patent/CN107960132A/zh
Application granted granted Critical
Publication of CN107960132B publication Critical patent/CN107960132B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49872—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Abstract

引线载体的连续模制复合物片中的每个封装部位包括半导体裸片；一组端子结构，每个端子结构具有顶面和在连续的模制复合物片的背面露出的相对的背面；以及一组电流路径再分布结构，每个电流路径再分布结构形成为细长的布线结构，其具有第一端、不同于第一端的第二端、顶表面、相对的底表面、宽度和在其顶表面和底表面之间的厚度。所制造的每个再分布结构为(a)电预耦合到预定的端子结构的预链接再分布结构，或(b)与每个端子结构电隔离的初始未链接的再分布结构中的任一者。每个再分布结构的底表面从连续模制复合物片的背面朝着连续模制复合物片的顶面偏移。

Description

带有印刷成形封装部件和导电路径再分布结构的引线载体
技术领域
本公开的方面整体涉及可以在封装部位制造封装半导体裸片的引线载体。更具体地，本公开的方面涉及封装部位包括在其上面形成烧结的封装部件并且具有表面贴装焊结点界面的引线载体，所述表面贴装焊结点驻留在临时支撑层、构件、介质或载体上，所述临时支撑层、构件、介质或载体可在模制工艺之后从封装部位剥离。封装部位可以包括在其中的导电路径再分布结构，其垂直分离或偏离烧结封装部件的表面贴装界面。
背景技术
对更小型和更能便携的电子系统的需求，加上当今半导体器件集成度的提高，正在推动对具有更多数量的输入/输出端子的较小半导体封装的需求。同时，降低包括半导体封装在内的消费电子系统中的所有部件的成本都面临着不小的压力。四方扁平无引线(QFN)半导体封装系列为所有半导体封装类型中最小且最具成本效益的半导体封装产品，但是当采用常规技术和材料制造时，相对于I/O端子数量和技术可以支持的电性能有显著的局限性。
QFN封装通常装配在区域阵列引线框架上。引线框架提供了QFN封装的部件，这有助于将半导体裸片或集成电路芯片固定在封装内，使得QFN封装中的I/O端子或焊盘的顶表面可以通过接合线连接到半导体裸片。在成品的QFN封装中，这些I/O端子的后表面用作焊接点，这有助于以相关领域的普通技术人员容易理解的方式通过常规的表面贴装焊接技术在封装的半导体裸片和电子系统板之间建立电耦合。
图1示出了常规的蚀刻区域阵列引线框架10，其由薄铜片形成，所述薄铜片被光刻图案化和蚀刻以提供分布在引线框架10上的封装部位20的阵列。引线框架10可以包含几十到几千个封装部位20。图2为示出单个封装部位20的放大图。每个封装部位20包括裸片附接焊盘或裸片板40，以及设置在裸片板40周围的I/O端子或接合线焊盘30的阵列。更具体地，I/O端子30以允许在I/O端子30的顶表面和固定到半导体裸片板40的顶表面的半导体裸片之间形成接合线的方式设置在裸片板40周围。I/O端子30和裸片板40设置有与金热超声引线接合兼容的表面涂层。I/O端子30和裸片板40的背面设置有与表面贴装焊接技术兼容的表面涂层。裸片板40和I/O端子30各自通过一个或多个拉杆50保持在适当位置，拉杆50将裸片板40和I/O端子30电连接到包围封装部位20的短接结构(shorting structures)或杆55，并且所述短接结构或杆55物理地和电连接到引线框架10的其余部分。因为短接杆55将每个封装部位20中的每个I/O端子30和裸片板40电连接到引线框架10，所以它们必须被完全切断以形成每个成品的QFN封装。
更具体地，拉杆50必须被设计成使得它们可以在将各个封装的半导体裸片与引线框架10分离或隔离期间全部与短接杆55断开，使得每个封装半导体裸片的裸片附接片40和I/O端子30与引线框架10和每个其它封装的半导体裸片电隔离。通常，拉杆50被连接到恰好在最终QFN封装的占位面积之外的包围每个封装部位20的短接杆55。在分离工艺期间，短接杆55被锯切，使得拉杆50暴露在最终的QFN封装的边缘。
通过金属结构即拉杆50将所有封装部件连接到引线框架10的要求严格限制了可以在任何给定的封装轮廓中实现的引线的数量。对于引线接合焊盘30最外面一排内的任何引线接合焊盘30，拉杆50必须在引线接合焊盘30的最外面一排的引线接合焊盘30之间布线。这些拉杆50的最小刻度使得只有一个拉杆50可以在两个相邻的引线接合焊盘30之间布线，并因此只有两排引线接合焊盘30可以在标准QFN引线框架10中实现。由于裸片大小和引线计数之间存在当前的关系，标准QFN封装局限于约100个I/O端子或引线接合焊盘30，大多数封装具有不超过约60个I/O端子或引线接合焊盘30。这种限制排除了QFN封装对于许多类型的半导体器件的使用，否则其将以其它方式受益于更小尺寸和更低成本的QFN技术。
在将集成电路芯片安装到引线框架10并通过接合线附接和连接到接合线焊盘30之后，引线框架10在传递模制工艺中被环氧模制复合物完全封装。由于引线框架10在前后很大程度上是开放的，所以在引线接合和模制工艺之前，在引线框架10的背面施加一层高温带，从而限定引线框10的背面和在其上制造的QFN封装。因为此带材必须在不会产生不利影响的情况下经受高温引线接合和模制工艺，所以带材相对昂贵。施加、去除带材并去除粘合剂残留物的工艺可能对加工每个引线框架10造成1.00美元的成本上升。
用于将各个QFN封装与引线框架10分开的最常见的分离技术为锯切。由于锯切必须切割环氧模制复合物，并且还必须去除在每个封装轮廓外部的所有短接杆55，所以锯切工艺较慢，并且锯片的寿命比仅需要切割模制复合物短得多。
此外，在分离工艺期间将短接杆55去除的事实意味着每个QFN封装内的半导体裸片直到完成分离之后才能进行测试。处理数千个微小的QFN封装，并确保每个微小的QFN封装都以正确的方向呈现给测试系统要比测试每个封装都位于已知位置的整个引线框架上存在的封装昂贵得多。
称为冲压分离的工艺解决了与锯切分离相关联的封装测试问题，并允许QFN封装驻留在引线框架中进行测试，但与锯切分离引线框架的利用率相比，通过切割引线框架的利用率增加的成本基本上低于50％。冲压分离也针对每个基本的引线框架设计提出了专用模具的要求。设计用于锯切分离的标准引线框架10使用用于相同尺寸的所有引线框架的单个模具帽。
在锯切分离和冲压分离QFN封装中，连杆50保留在成品的封装中，并且表现为不能去除的电容和电感寄生元件。这些现在多余的金属片可能对封装半导体裸片的性能有明显不利的影响，从而妨碍了许多QFN封装的高性能裸片的用途。
已经提出了几种用于制造QFN型封装的概念，其消除了蚀刻引线框架10的限制。其中包括在美国专利8,525,305中描述的工艺，其提供了设置在临时载体上的预定位置处的封装部件的阵列，所述专利全部内容通过引用并入本文。这些封装部件作为由金属粉末形成的金属糊剂沉积在临时载体上的预定位置，所述金属粉末分布或分散在临时介质或载体中。将金属糊剂升高至烧结温度以去除临时载体并将其中的金属粉末以高密度烧结在临时载体上。作为这种烧结的结果，烧结金属以封装部件的形式驻留在临时载体上。
虽然这个工艺消除了蚀刻的引线框架10的连杆50，但是对于任何给定的封装部件，它可以仅产生(a)封装部件结构，所述封装部件结构具有在每一个与临时载体接触的封装部件表面上大体上相同的形状，即封装部件的背面或表面贴装界面背面，和(b)封装部件结构，所述封装部件结构具有在封装部件的每一个相反表面大体上相同的形状，即封装部件的顶部或引线接合表面。因此，引线接合到任何给定的封装部件的顶表面必须在与表面贴装焊接到封装部件的背面基本相同的(x，y)位置或坐标进行。
在许多半导体封装情况下，期望将接合线重新定位到与接合线的典型对应表面贴装界面的位置明显分开或远离的(x，y)位置，以允许例如更短的接合线或电连接到位于裸片所在区域下方的表面贴装界面的接合线或在单个封装中的两个结构或器件之间选择性地形成导电路径。因此，期望提供一种引线框架制造工艺，其能够使得在引线框架上制造的封装内的导电路径再分布，使得封装内的特定导电路径可以再分布或重新布线到定制的(x，y)位置。
提供这种导电路径再分布能力的一种方法是修改蚀刻引线框架的工艺，其中正面图案被蚀刻到引线框架的厚度的约一半，以及引线框架的背面保持不变直到引线接合和模制工艺完成。一旦完成模制，印刷对应于在引线接合工艺期间建立的接合线图案的背面图案，并且引线框架被进一步蚀刻以去除除了接合线焊盘背面部分和由此包围的裸片板之外的所有金属。该双蚀刻工艺通过允许在蚀刻工艺的分辨能力内具有设计自由度的金属化的第一图案化水平来提供再分布能力，并且消除了与封装内的连接金属结构相关的所有问题。然而，双蚀刻引线框架的成本大大高于标准蚀刻引线框架的成本，并且蚀刻和电镀工艺在环境方面是不受欢迎的。
发明内容
根据本公开的实施例的引线载体包括临时支撑层、构件、介质或载体，在其上分散了多个封装部位(例如，以预定图案如矩阵或阵列组织)，在所述封装部位，可以建造、装配或制造半导体裸片封装(出于简洁考虑，以下简称为封装)。每个封装部位包括：至少一个裸片固定结构、元件或界面，其用于将至少一个半导体裸片放置、定位和/或固定到其上；以及排列在裸片固定结构附近的至少一个端子结构、元件或焊盘。根据实施例细节，每个封装部位包括一个或多个端子结构，例如，某些实施例可以包括一个端子结构，而其它实施例可以包括与其裸片固定结构相关的多达数百个端子结构。每个端子结构包括与用于金、铜或银热声引线接合和表面贴装技术(SMT)焊接的常规工艺兼容的高导电金属。
对于每个封装部位，裸片固定结构可以由与其相关联的端子结构相同的材料形成，并且可以类似于、对应于或存在于一般形式或裸片附接焊盘的形式；或者另选地，裸片固定结构可以在与包围裸片固定结构的端子结构相关联的临时支撑层上构成预定区域或空间区域。裸片固定结构被设计成在封装制作、装配或制造工艺期间接纳半导体裸片。
在端子结构和裸片固定结构由相同材料形成或组成的实施例中，它们可以以悬浮体的形式以预定图案沉积(同时或连续地)在临时支撑层上，所述悬浮体包括至少一种金属粉末和悬浮介质，然后将所述临时支撑层加热到足够高的温度以分解和分散悬浮介质并使金属粉末烧结成高密度导电块。在烧结之后，保留在临时支撑层上并且形成与其相关联的裸片固定结构和端子结构的烧结金属结构保持或表现出与沉积在临时支撑层上的悬浮体所形成的形状具有可预测的对应关系或近似关系的形状。
仔细地控制烧结金属对临时支撑层的粘附力，以提供(a)足够或充分高的粘附力，以防止在封装装配工艺期间烧结金属从临时支撑层的损坏或脱离；另外(b)足够低的粘附力，以允许在封装部位装配有半导体裸片和接合线并且用环氧模制复合物密封之后，临时支撑层被剥离，使得所有裸片固定结构和端子结构未损坏并且被嵌入环氧模制复合物中。
除了前述之外，根据本公开的实施例提供了一种引线载体，其中，装配封装的每个封装部位包括驻留在临时支撑层上或暂时固定到临时支撑层上的封装部件阵列，其中，相对于在引线接合表面或最接近封装部位或封装的顶表面的封装部件的构造，所述封装部件的不同构造可任选地、选择性地或可定制地存在于表面贴装界面或任何给定封装部位或封装的背表面或底表面上。
此选项通过在封装部位或相应地在所述封装部位制造的封装内包含一组(即，一个或多个)电流路径再分布路径结构来提供。所述一组电流路径再分布路径结构可以包括一种或多种电流路径再分布结构的类型。更具体地，根据实施例细节，此类再分布结构可以包括预链接的再分布结构和/或初始未链接的再分布结构。每种类型的再分布结构包括或形成通常由与端子结构相同的材料形成的导电细长布线结构、元件或构件(例如，细长的互连结构)，并且沿着一个或多个端子结构、在其附近、在其之间和/或其周围布线。“预链接”或“初始未链接”的名称分别指示正在考虑的制造再分布结构是否(a)电预耦合或预链接到相应的预定端子结构，或(b)由于在引线载体制造工艺中形成再分布结构和端子结构的方式相对于端子结构初始电浮动或隔离。
每个预链接的再分布结构对应于并且具有第一或近端部分或端部，其由于在引线载体制造工艺期间预链接再分布结构及其相应的端子结构形成或接合在一起的方式被电预耦合或预连接到特定的端子结构。预链接的再分布结构远离其相应的端子结构延伸，使得预链接的再分布结构的第二或远端部分或端部被设置或驻留在封装部位或封装内的选定的、定制的或目标目的地或(x，y)位置，所述预链接的再分布结构相对于封装部位或封装的整体尺寸可以或通常明显偏离或远离再分布结构所对应的端子结构。因此，每个预链接再分布结构包括或形成细长的布线结构，其在预链接的再分布结构的第一端和第二端之间延伸或从所述第一端和第二端延伸，其中，所述第一端被电预耦合或预连接到对应于预链接的再分布结构的预定端子结构(例如，通过物理上连接到如此制造的端子结构)。以相关领域的普通技术人员容易理解的方式，通过引线接合将第二端选择性地耦合到半导体裸片的特定输入/输出结点或接合线焊盘。
每个初始未链接的再分布结构包括或形成具有第一末端部分或端部，以及限定初始未链接的再分布结构的极点的第二末端部分或端部的细长布线结构。初始未链接的再分布结构的第一端被定位或设置在封装部位或封装内的特定或预定的第一(x，y)位置；以及初始未链接的再分布结构的第二端被定位或设置在封装部位或封装内的特定的或预定的第二(x，y)位置，所述第二(x，y)位置与所述第一(x，y)位置不同并且可以相对于封装部位或封装的整体尺寸远离所述第一(x，y)位置。任何给定的初始未链接的再分布结构由于在引线载体制造工艺期间形成初始未链接的再分布结构和端子结构而未预链接、预耦合或预连接到封装部位或封装的对应端子结构。在形成初始未链接的再分布结构和端子结构之后，给定的初始未链接的再分布结构的一部分如其第一端或第二端或初始未链接的再分布结构的长度的特定段可以通过引线接合选择性地或可选地耦合到封装部位或封装内的特定端子结构；以及初始未链接的再分布结构的另一部分可以通过引线接合选择性地或可选地耦合到半导体裸片的特定接合线焊盘。
如上所述，对于封装部位或封装的任何给定的端子结构，端子结构的表面贴装界面分别暴露于封装部位或封装的后表面或底表面或限定所述背表面或底表面。给定的预链接或初始未链接的再分布结构包括与一个或多个端子结构(例如，在一些实施例中为每个端子结构)平行或共面的顶表面或上侧。例如，预链接再分布结构具有顶表面，所述顶表面在该端子结构的外围部分、在离临时支撑层的表面最远的端子结构的表面(即端子结构的顶表面)平行于并连接到其相应的端子结构。
给定的预链接或初始未链接的再分布结构还包括沿着一个或多个端子结构(例如，每个端子结构)的垂直范围、高度、深度或的厚度位于或高于预定高度或点(例如，近似中点)、高于(不直接接触)端子结构的表面贴装界面和高于(不直接接触)临时支撑层的平行底表面或下侧。因此，再分布结构的厚度小于端子结构的厚度，并且再分布结构的底表面或下侧垂直偏离或远离端子结构的表面贴装界面或背面(并相应地，封装部位或封装的背面)。
根据本公开的多个实施例，电绝缘支撑层或支撑材料(例如，跨一个或多个电信号频率和/或温度范围的具有预定介电常数或预定介电常数特性的电绝缘材料)可以可选地设置或分散在临时支撑层的表面上、至少部分或完全填充再分布结构的临时支撑层和底表面之间的厚度。在某些实施例中，电绝缘层的厚度大于再分布结构的底部和临时支撑层之间的空间的厚度，致使再分布结构的厚度的一部分嵌入电绝缘层中并由其支撑。
在一个实施例中，电绝缘层包括具有例如25％至90％空隙空间的粒子结构或材料或由其形成。粒子结构相对于其粒子的粒度和形态来选择或选定，以允许来自模制复合物的树脂在模制工艺或操作期间渗透粒子结构，从而加固电绝缘层。
根据本公开的一个或多个实施例的特定非限制性目标和/或优点包括以下中的至少一些：
(a)提供半导体封装的电互连部件，其允许实现简化的QFN封装装配工艺，以比现有技术更低的成本生产QFN封装的半导体裸片，并且理想地消除了标准QFN封装装配工艺的步骤；
(b)提供排列在牺牲或临时支撑层、构件、介质或载体上的半导体封装的电互连部件，所述牺牲或临时支撑层、构件、介质或载体可以在模制工艺之后被剥离，以产生在任何两个封装半导体裸片之间没有电连接的封装半导体裸片的连续带；
(c)提供半导体封装的电互连部件，其能够实现更高的电气性能，因为只有最小量的金属被并入封装中以有助于将封装半导体裸片电连接到电子系统的系统板；
(d)提供半导体封装的电互连部件，其允许包括多于两排的I/O端子以及多倍的基于常规引线框架的QFN封装可用的I/O端子数量；
(e)提供半导体封装的电互连部件，其比传统的基于引线框架的QFN封装允许更大的设计灵活性来结合如多电源和接地结构以及多个裸片附接焊盘的特征；
(f)提供具有更精细或精细几何特征的次互连层，其允许在半导体封装的相邻表面贴装焊盘之间布线一个或多个互连结构；以及
(g)提供未暴露于模制封装的底表面或背表面的次互连层。
根据本公开的某些实施例的附加和/或其它目的和优点将从以下描述中详细描述的代表性实施例和对应于其的附图的考虑变得显而易见。
根据本公开的一个方面，用于装配密封在模制复合物中的封装半导体裸片的引线载体包括具有顶面和相对的背面的连续模制复合物片，所述连续模制复合物片形成封装部位阵列，每个封装部位对应于半导体裸片封装，每个封装部位包括：具有顶面和相对的背面的半导体裸片，并且在其顶面包括至少一个接合线焊盘；一组端子结构，每个端子结构由烧结材料形成并具有顶面、在连续的模制复合物片的背面露出的相对的背面以及在其顶面和背面之间的高度；一组电流路径再分布结构，每个再分布结构包括由烧结材料形成的细长布线结构，其具有第一端、不同于第一端的第二端、顶表面、相对的底表面、宽度和在其顶表面和底表面之间的厚度，其中在所述组再分布结构内，所制造的任何给定再分布结构为(a)电预耦合到预定端子结构的预链接再分布结构，或(b)与每个端子结构电隔离的初始未链接再分布结构中的任一者；设置在每个再分布结构的底表面和连续模制复合物片的背面之间的电介质结构；多个接合线，其选择性地在所述半导体裸片、所述端子结构组与所述再分布结构组之间建立电耦合；以及密封所述半导体裸片、所述端子结构组、所述再分布结构组以及多个接合线的硬化模制复合物，其中，每个再分布结构的底表面朝向连续模制复合物片的顶面偏离背面。
每个再分布结构沿着一个或多个端子结构的周边部分、在其之间和/或其周围布线。每个封装部位可以包括多达数百个端子结构，并且每个封装部位可以包括在端子结构的周边部分之间布线的多个再分布结构。
至少一个再分布结构可以整体地包括宽度大于细长布线结构的宽度的远程端子结构，并且可以整体地包括多个远程端子结构。
在每个封装部位，每个再分布结构的顶表面与每个端子结构的顶面平行。每个再分布结构的底表面不会在连续模制材料片的背面露出。而且，每个端子结构的背面限定了用于对应于封装部位的半导体裸片封装的表面贴装结点。
多个接合线包括选择性地在半导体裸片和所述再分布组结构之间形成的第一接合线，以及选择性地在半导体裸片和所述端子结构组之间形成的第二接合线。所述再分布结构组可以包括至少一个初始未链接的再分布结构，以及多个接合线可以包括选择性地在所述端子结构组和至少一个初始未链接的再分布结构之间形成的第三接合线。所述再分布结构组可以包括至少一个预链接再分布结构和至少一个初始未链接的再分布结构。
电介质结构包括其空隙空间由模制复合物占据的粒子材料或由其形成。在模制复合物占据空隙空间之前，粒子材料可以包括其间的25％至90％的空隙空间。
在每个封装部位，电介质结构从封装部位的底部向上垂直延伸到在每个再分布结构的顶表面下方的每个再分布结构的厚度的一小部分。
在制造期间，引线载体包括临时支撑层，其具有支撑模制复合物的连续平面片的底面和每个端子结构的底面的顶面，并且所述临时支撑层可剥离地脱离。每个端子结构具有外围边界，以及在所述端子结构组中的至少一个端子结构的外围边界包括使端子结构的上部横向延伸超出端子结构的下部的外伸区域，并且其中，外伸区域与硬化模制复合物互锁以防止端子结构从硬化模制复合物向下垂直位移。在每个封装部位，每个端子结构与临时支撑层的顶表面的粘附程度小于端子结构的外围边界与硬化模制复合物的粘附程度。
每个封装部位包括裸片固定结构，其具有驻留半导体裸片背面的顶面，以及在连续模制复合物片的背面露出以限定对应于封装部位的封装的表面贴装结点的背面。
根据本公开的一个方面，具有顶面和相对背面的半导体裸片封装包括：半导体裸片，其具有顶面和相对的背面，并且在其顶面侧包括至少一个接合线焊盘；一组端子结构，每个端子结构由烧结材料形成，并具有顶面、在连续的模制复合物片的背面露出的相对背面以及其顶面和背面之间的高度；一组电流路径再分布结构，每个再分布结构包括由烧结材料形成的细长布线结构并具有第一端、不同于第一端的第二端、顶表面、相对的底表面以及其顶表面和底表面之间的厚度，其中，在所述再分布结构组内，所制造的任何给定的再分布结构为以下中的任一者：(a)电预耦合到预定的端子结构的预链接再分布结构，或(b)与每个端子结构电隔离的初始未链接的再分布结构；在占据所述至少一个再分布结构中的每个的底表面和所述连续模制复合物片的底部之间的所述封装的下部的电介质结构；多个接合线，其选择性地在所述半导体裸片、所述端子结构组与所述再分布结构组之间建立电气连接；以及密封所述半导体裸片、所述端子结构组、所述再分布结构组和多个接合线的硬化模制复合物，其中，每个再分布结构的底表面垂直偏离连续模制复合物片的背面。半导体裸片封装还包括如上所述的裸片固定结构。此外，所述端子焊盘组、所述再分布结构组、所述电介质结构、所述多个接合线和模制复合物的方面可以与上述类似或相同。所述半导体裸片封装可以为四方扁平无引线(QFN)封装。
根据本公开的一个方面，通过引线载体制造封装的半导体裸片的方法包括：提供临时支撑层，其具有在相应的封装部位上制造的半导体裸片封装的顶面，每个封装包括位于其顶面的临时支撑层的预定的部分区域；在临时支撑层的顶面上提供预成形结构，所述预成形结构具有：形成有开口的第一预成形层，临时支撑层的顶面通过所述开口露出，并且所述开口在每个封装部位限定第一预定图案；以及设置在所述第一预成形层上方的第二预成形层，其包括在其中形成的一组空腔，所述空腔在每个封装部位限定第二预定图案；将携带可烧结金属的浆料放置在第一预成形层的开口和第二预成形层的空腔中；在每个封装部位烧结浆料以制造以下中的每一个：对应于第一预定图案的一组端子结构，其中每个端子结构具有顶面、粘附到临时支撑层的相对背面、以及在其顶面和背面之间的高度，以及对应于第二预定图案的一组电流路径再分布结构，其中每个再分布结构包括细长布线结构，其具有宽度、第一端、不同的第二端、顶表面、底表面和在其顶表面和底表面之间的厚度，其中，每个再分布结构的底表面偏离临时支撑层的顶面，并且其中，在所述再分布结构组内，任何给定的再分布结构包括以下中的一个：(a)所制造的预链接再分布结构被电预耦合到预定的端子结构，或(b)所制造的初始未链接再分布结构，其与每个端子结构和临时支撑层电绝缘电气隔离。所述再分布结构组可以包括一个或多个预链接的再分布结构和/或一个或多个初始未链接的再分布结构。
所述工艺还包括：提供设置在临时支撑层的顶表面和每个再分布结构的底表面之间的电介质结构；在每个封装部位，将半导体裸片设置在封装部位的中心区域，使得封装部位的每个端子结构均在半导体裸片的周边；在每个封装部位形成多个接合线，其选择性地在所述半导体裸片、所述端子结构组与所述再分布结构组之间建立电耦合；通过在封装部位周围施加模制复合物，使得所述半导体裸片、所述端子焊盘组、所述再分布结构组和多个接合线被密封在模制复合物中，从而形成连续的模制封装部位片；将临时支撑层从连续的模制封装部位片剥离；以及将连续的模制封装部位片内的单个封装部位彼此分离，从而形成各自包含选定的半导体裸片、所述端子结构组、所述再分布结构组和多个接合线的单个封装，其中，每个封装包括顶面和相对的底面，所述封装的所述端子结构组的底面在所述封装的底面暴露，从而形成所述封装的表面贴装结点。
多个接合线包括选择性地在半导体裸片和所述再分布结构组之间形成的第一接合线，以及选择性地在半导体裸片和所述端子结构之间组形成的第二接合线。所述再分布结构组可以包括至少一个初始未链接的再分布结构，其中，所述多个接合线可以另外包括选择性地在所述端子结构组和至少一个初始未链接的再分布结构之间形成的第三接合线。
附图说明
图1为在制造QFN半导体封装时使用的常规蚀刻引线框架的示意图。
图2为图1的引线框架的一部分的放大图，该图示出了该引线框架的单个封装部位或封装装配部位。
图3为根据本公开的实施例的引线载体的示意图，所述引线载体用于制造、装配或生产根据本公开的一个实施例的多种QFN型半导体封装。
图4A为根据本公开的一个实施例的对应于引线载体的单个封装装配部位的放大图。
图4B为根据本公开的另一实施例的对应于引线载体的单个封装装配部位的放大图。
图5(a)-5(h)为示出根据本公开的一个实施例的用于制造引线载体的部分代表性工艺的剖视图。
图6示出了根据本公开的一个实施例的代表性预链接再分布结构的细节。
图7示出了根据本公开的引线载体的一个实施例，所述引线载体包括设置在封装部位或由其形成的封装的再分布结构的垂直延伸部分的下方并且可能包围所述垂直延伸部分的电介质结构。
图8示出了根据本公开的在烧结之后以及在向引线载体施加电介质结构之后并且在引线载体上形成接合线之前的引线载体的一个代表性实施例的横截面形式。
图9为示出根据本公开的一个实施例的引线载体制造工艺的另外的方面的横截面示意图，其中，提供了双层预成形结构以在引线载体上制造再分布结构。
具体实施例
下面参考附图详细描述本公开的方面，所述附图示出了根据本公开的特定代表性实施例。
图3示出了根据本公开的一个实施例的引线载体1000，其包括具有顶面或表面101的临时支撑层、构件、介质或载体100，多个半导体封装部位70被安排在临时支撑层、构件、介质或载体100上。图4A为示出根据本公开的一个实施例的代表性单个封装部位70的放大或近距离视图，单个封装部位70包括一组裸片固定结构80，每个裸片固定结构80被配置成用于接纳半导体裸片、集成电路芯片或其它类型的半导体或微电子器件(例如，微机电(MEMS)器件)110；与裸片固定结构80相关联的导电端子结构90的阵列；以及至少一个导电的第一再分布结构或预链接再分布结构95。此再分布结构95包括电预耦合或预连接到相应的端子结构90并且远离该端子结构90突出或延伸的第一或近端部分或端部；远离该端子结构90设置的第二或远端部分或端部，所制造的第二或远端部分或端部初始未被电耦合或连接到设置在半导体裸片110的上表面上的任何特定接合线焊盘130；以及在其近端和远端之间延伸的细长布线部分。因此，在如图4A所示的实施例中，至少一个预链接的再分布结构95对应于、电预链接、耦合或连接到特定端子结构90例如预定的端子结构90并从其突出或远离延伸，由于在引线载体制造工艺期间形成或整体连接该再分配结构95及其对应的端子结构90的方式，预链接的再分布结构95的近端电耦合或连接到所述端子结构90。相对于封装部位70的整体尺寸，预链接再分布结构95的远端可以远离预链接再分布结构对应的端子结构90设置。在一些实施例中，一个或多个预链接再分布结构95包括相应的远程端子结构96，例如在预链接再分布结构95的远端。
除了上述之外，预链接再分布结构95包括沿其长度延伸的顶表面和底表面。预链接再分布结构95的顶表面可以与其对应的端子结构90的顶面平行或共面。预链接再分布结构95的底表面设置在临时支撑层的顶面101上方，并因此位于其相应的端子结构90的底面上方(例如，并且在封装部位70的每个端子结构90的底侧上方)。因此，预链接的端子结构95可以相对于其对应的端子结构90被定义为升高的或部分厚度的导电结构或元件，其不直接接触与其对应的端子结构90相对的临时支撑层100的顶面101。
接合线120可以以本领域普通技术人员容易理解的方式系统地且有选择地在设置在半导体裸片110的上表面上的输入/输出结点或接合线焊盘130和(a)端子结构90和(b)封装部位70的远端端子结构96之间形成。
为了简单起见且为了帮助理解，图4A中所示的代表性实施例相对于典型实施例而言是显著简化的，因为封装部位70被示为仅包括包围每个裸片固定结构80的四个端子焊盘90；封装部位70包括对应于端子结构90中的一个的单个预链接再分布结构95；以及集成电路芯片110的上表面仅包括四个接合线焊盘130，接合线焊盘的其中三个直接引线接合到封装部位70的端子结构90，以及其中一个直接引线接合到预链接再分布结构95的远程端子结构96。
相关领域的普通技术人员应理解，在典型的实施例中，集成电路芯片110包括至少一个并且可能数百个接合线焊盘130。相应地，所述至少一个且可能数百个端子结构90包围裸片固定结构80；以及取决于实施例和情境细节，预链接的再分布结构95也可以为一个或多个。端子结构90通常以多排(例如，两排或更多排)存在，包括最靠近裸片固定结构80的最内行排、最远离裸片固定结构80的最外排以及在端子结构90的最内排和最外排之间的的一个或多个中间排。预链接的再分布结构95及其对应的远程端子结构96可以布线或设置在特定端子结构90内、之间和/或其周围。而且，一些或所有端子结构90、预链接的再分布结构95和/或远程端子结构96可以相对于彼此和/或在图4A的简化代表性实施例中描绘的裸片固定结构90更小或更大。
图4B为示出根据本公开的另一实施例的代表性的单个封装部位70的放大或近距离视图。在如图4B所示的实施例中，封装部位70包括被配置成接纳半导体裸片110的一个或多个裸片固定结构80；与裸片固定结构80相关联的导电端子结构90的阵列；以及与所述组裸片固定结构80相关联的至少一个导电的第二再分布结构或初始未链接的再分布结构97。为了简单起见且为了帮助理解，图4B所示的实施例以类似于图4A的方式相对于典型实施例明显简化。
初始未链接的再分布结构97包括设置在封装部位70的第一(x，y)位置的第一端；设置在封装部位70的不同的第二(x，y)位置的第二端，其可以相对于封装部位的尺寸远离第一(x，y)位置；以及在初始未链接的再分布结构97的第一端和第二端之间延伸的细长布线结构。初始未连接的端子结构97另外包括与端子结构90的顶面平行或共面的顶表面；以及设置在临时支撑层100的顶面101上方并且因此位于端子结构90的底面上方的底表面。
在制造初始未链接的再分布结构97和端子结构90之后执行的引线接合过程之前，初始未链接的再分布结构97的第一端、初始未链接的再分布结构97的第二端以及它们之间的细长布线结构均未被耦合或连接到任何端子结构90，以选择性地或可选择地在初始未链接的再分布结构97的特定部分与选定或可选择的端子结构90之间建立电耦合或连接。因此，初始未链接的再分布结构97可以被定义为升高的或局部厚度的导电结构或元件，其如所制造的未电耦合或连接到封装部位的端子结构90或临时支撑层100(例如，如所制造的，初始未链接的再分布结构97可以被定义为电浮动结构或元件)。
接合线120还可以在设置在半导体裸片110的上表面上的选定接合线焊盘130与初始未链接的再分布结构97的特定部分之间形成，从而以本领域普通技术人员容易理解的方式将该再分布结构97电耦合、链接或连接连接到半导体裸片110。类似地，接合线120还可以选择性地在所选的端子结构90与初始未链接的再分布结构97的另一部分之间形成，从而将该再分布结构97电耦合、链接或连接到所选的端子结构90。
如图4B所示，给定的初始未链接的再分布结构97可以以类似于上述预链接再分布结构95的方式在其上或沿其包括一个或多个远程端子结构96。例如，初始未链接的再分布结构97可以包括在其第一端及其第二端和/或沿着在其第一端和第二端之间沿细长布线结构的长度延伸的一个或多个位置的远程端子结构96。***请确认***。因此，可以在半导体裸片的特定接合线焊盘130与给定的初始未链接的再分布结构97的选定的(例如，第一)远程端子结构96之间形成第一接合线120，从而将该再分布结构97电耦合、链接或连接到半导体裸片110；并且可以在所选的端子结构90和该再分布结构97的另一个(例如，第二)远程端子结构96之间形成第二接合线120，从而将该再分布结构97电耦合、链接或连接到所选的端子结构90。
在下面的描述中，裸片固定结构80、端子结构90、预链接的和/或初始未链接的再分布结构95、97及其对应的远程端子结构96可以统称为互连结构。在各种实施例中，互连结构可以包括金属或金属合金(例如，单一金属或金属合金)如银，其与金热超声波引线接合和SMT焊接工艺兼容。
互连接结构可以与在第一受控或精确控制的空间构造中与临时支撑层100上混合或分布或分散在悬浮介质中的金属粉末的施加或沉积相关联地形成，并然后将携带悬浮介质中的金属粉末的临时支撑层100加热到以下的温度：足以使(a)悬浮介质分解和分散，和(b)待烧结的金属粉末在第二受控或高度控制的构造中成为具有高密度块的结构，所述第二受控或高度控制的构造与当被布置在临时支撑层100上时在悬浮介质中金属粉末呈现或占据的构造或轮廓相关或对应。
在烧结之后，执行环氧树脂模制复合物在整个引线载体1000上施加或分布的模制工艺，使得在其每个封装部位70，半导体裸片110、裸片固定结构80、端子结构90、再分布结构95、97、远程端子结构96和接合线120被装入、密封或嵌入环氧树脂模制复合物中。作为模制工艺的结果，模制封装部位70的连续片、带或阵列存在于临时支撑层100上并由临时支撑层100支撑。每个模制封装部位70包括至少一个半导体裸片110加上嵌入在模制复合物70中的关联互连结构和接合线110。在模制封装部位的片、带或阵列中，每个封装部位70通过硬化的模制复合物在结构上连接到相邻或毗邻的封装部位70。因此，在包括至少三个模制封装部位70的模制片中，每个模制封装部位70通过硬化模制复合物在结构上连接到多个最邻近的模制封装部位70。
在模制复合物硬化之后，临时支撑层100可以从模制封装部位70的片剥离，从而产生连续的独立或无支撑的模制封装部位的片、带或阵列70。作为上述烧结工艺的结果，裸片固定结构80和端子结构90被足够地粘附到临时支撑层100上，以防止它们在封装制造或装配期间被移除或损坏，但对临时支撑层100仍然具有足够低的粘附力，使得它们保持在无支撑的模制封装部位70的带中的预期位置的同时可以从临时支撑层100干净地剥离。
在临时支撑层100被剥离之后，与半导体裸片110的顶表面和固定有接合线120的端子结构90的顶表面相对的裸片固定结构80和端子结构90的表面固定并保持暴露在无支撑的模制封装部位70的片或带的一个表面上，所述裸片固定结构80和端子结构90的表面可以被定义为该无支撑的模制片或带的背表面或底表面。此外，在有支撑的以及无支撑的模制封装部位70的片或带中，所述互连结构，即任何给定封装部位70的裸片固定结构80、端子结构90、再分布结构95、97和远程端子结构96与任何其它封装部位70的部件完全电隔离。
根据本文的描述，可以以本领域普通技术人员容易理解的方式，将模制封装部位70的无支撑带分离(例如，通过切割或锯切工艺)以产生对应于每个封装部位70的单个封装。
在每个封装部位70，加入固定、装配或附连到裸片固定结构80的半导体裸片110，加上选择性地在半导体裸片100的接合线焊盘130与端子结构90和排列在裸片固定结构80周围的远端端子结构96之间的接合线120完成半导体裸片110至互连结构的电耦合或连接。在常规引线框架10上产生的封装和在根据本公开的实施例的引线载体1000上产生的封装之间的重要区别在于将接合线120定位在远离端子结构90的接纳远程端子结构96的能力，其中，远程端子结构96通过再分布结构95、97电耦合或连接到端子结构90，从而允许接合线120的最佳长度和对准。
图5(a)-(h)示出了根据本公开的实施例的用于引线载体1000的代表性制造工艺1100的部分。应注意，虽然图5(a)-(h)没有说明再分布结构95、97或相应的远程端子结构96的开发或制造，但是下面参考图6-9详细描述了此类结构95、96、97的制造。
根据本公开的实施例的引线框架制造工艺1100包括以下工艺部分或子工艺中的每一者：
图5(a)：提供临时支撑层100；
图5(b)：可能或通常修改临时支撑层100的表面以形成用于控制后续结构、元件或层与临时支撑层100的粘附力的界面层或界面150；
图5(c)：在临时支撑层100上提供或施加临时预成形结构160，其中临时预成形结构160具有每个封装部位70的临时支撑层100上的端子结构90的期望或预期图案的负预定图案。此图案包括开放区域或开口，所述开放区域或开口暴露出即将形成的裸片固定结构80和端子结构90的界面150；
图5(d)：填充临时预成形结构160的开口区域，其中裸片固定结构80和端子结构90将由在可流动介质中包括金属粉末(例如银粉)的烧结结构前驱体185形成；
图5(e)：将目前为止形成的整个结构加热或热处理到足够高的温度，以使临时预成形结构160被去除或分解，并将烧结结构前驱体烧结成具有轮廓、边界或边缘的高密度块，所述具有轮廓、边界或边缘的高密度块忠实地再现或匹配临时预成形结构160中的开口的轮廓、边界或边缘的形状，并且所述烧结结构前驱体形成每个封装部位70的裸片固定结构80和端子结构90；
图5(f)：在每个封装部位70，将半导体裸片110固定到裸片固定结构80，并且附接在半导体裸片110上的接合焊盘130和包围裸片固定结构80排列的特定端子结构90之间的接合线120；
图5(g)：用模制复合物或树脂190密封排列在临时支撑层100上的所有部件，以形成具有装入其中的半导体裸片110、端子结构90和接合线120的模制封装部位70的连续支撑片；
图5(h)：通过将临时支撑层100剥离该片材从而从连续支撑的模制封装部位70的片上移除临时支撑层100，由此产生具有半导体裸片110、端子结构90并且接合线120被装入在其中的模制封装部位70的连续无支撑或独立的片。
在图5(h)的剥离工艺之后，在沿着每个封装部位70之间的预定边界通过锯切片材进行分离之前，在对应于连续无支撑的模制封装部位70的片的封装部位70的半导体裸片110仍然在模制封装部位的独立片70中时，可以对所述半导体裸片110进行高速测试。
如上所述，根据本公开的一个实施例的引线框架制造工艺1100可以包括另外的工艺部分，其中，一种或多种类型的再分布结构95、97和相应的远程端子结构96可以在一个或多个封装部位70(例如，每个封装部位70)内的特定的、选定的或定制位置形成。
图6示出了根据本公开的一个实施例的代表性的预链接端子结构90的细节，其具有与其电连接并且从其远离延伸的对应再分布结构95。在每个封装部位70或封装内，端子结构90(其背表面或底表面包含或形成封装部位70、封装的表面贴装界面)以相关领域的普通技术人员容易理解的方式以预定图案组织以与印刷电路(即PC)板上的焊盘配合。由于在一些情况下希望将特定的接合线120重新定位在远离由某些端子结构90提供的常规的相应表面贴装界面的位置上，所以根据本公开的几个实施例提供了再分布结构95、97，其包括或形成与在特定目标封装部位(x，y)位置的端子结构90相关设置的细长布线结构，并且所述再分布结构95、97可以例如邻近特定端子结构90、在特定端子结构90之间和/或特定端子结构90周围布线(例如，以预定的、选定的或定制布线图案，其可以包括直的和/或弯曲的线段)，并且如果需要，沿着一个或多个方向例如以图6所示的方式重定向或布线。
在一些实施例中，期望放大再分布结构95、97的特定部分如其末端部分或端部，从而形成对应于再分布结构95、97的远端端子结构96，该远端端子结构96提供相对于再分布结构95的宽度放大的引线接合区域，例如以图6所示的方式。远程端子结构96的引入可以出于预期目优化再分布结构95、97，如稳定再分布结构95、97的末端部分或端部(例如，在预链接的再分布结构95的情况下为远端)以用于引线接合。再分布结构95、97可以比其电耦合或连接或其所延伸的端子结构90实质上更窄(例如，根据实施例的细节，窄25％至75％)，从而允许再分布结构95、97在封装部位70内的其它导电结构如其它端子结构90和/或其它再分布结构95、97之间布线。
再分布结构95、97还比端子结构90(例如，其电耦合或连接的端子结构90)的整体垂直范围、高度、深度或厚度更小或更短，其从端子结构90的距离临时支撑层100最远的表面向下延伸，即端子结构90的顶表面朝向临时支撑层100延伸但不接触临时支撑层100。因此，再分布结构95、97的底表面与临时支撑层100的顶面101垂直偏移或分离，并因此与再分布结构95、99电耦合或连接的端子结构90的表面贴装界面垂直偏移或分离。因此，在模制工艺期间，模制复合物将填充再分布结构95、97的底表面与临时支撑层100的顶面101之间的空间，使得在模制封装部位70的连续片和临时支撑层100通过剥离彼此分离之后，端子结构90的表面贴装界面保持从封装部位70的无支撑连续模制片的底部可见，但是再分布结构95、97不可见。
图7示出了根据本公开的实施例，其包括在临时支撑层100的表面上分布或分散的电介质结构99，所述电介质结构99分布或分散的方式为覆盖图3的封装部位70的除了端子结构90附接到临时支撑层100的那些位置之外的整个表面，，其中电介质材料或结构99填充(a)再分布结构95的底表面和临时支撑层100的顶面101与相应地(b)端子结构90的表面贴装界面之间的垂直间隙或间隔的深度，从而为再分布结构95提供支撑和稳定性。虽然图7示出了预链接的再分布结构95，但是本领域普通技术人员应理解图7中所示的概念同样适用于初始未链接的再分布结构97。
电介质结构99通常包括粒子材料如SiO2或Al2O3或由其形成，所述粒子材料包含配制成在与烧结结构前驱体的烧结温度相似的温度下与相邻粒子形成烧结连接的组成，使得粒子材料的各个粒子接触其相邻粒子总表面积的小百分比，其结果电介质结构99中具有例如25％至90％的开放空间体积。在模制操作期间，来自模制复合物的树脂可以流入电介质结构99的开放空间体积的一部分，从而在模制复合物和电介质结构99之间产生牢固的结合，并且产生更坚固的可以具有类似于模制复合物的特性的电介质层或材料。
图8示出了根据本公开的在烧结之后以及在向引线载体1000施加电介质结构99之后并且在引线载体1000上形成接合线120之前的横截面形式的引线载体1000的一个代表性实施例。在此实施例中，电介质结构99比再分布结构95、97的底部和临时支撑层100的顶面101之间的垂直间隙、间距或深度更厚或更深，并因此电介质结构99的部分包围再分布结构95、97的整体高度、深度或厚度的至少一小部分。虽然图8示出了从再分布结构95、97的垂直范围、高度、深度或厚度局部向上延伸的电介质结构99，但电介质结构99可以根据实施例的细节具有再分布结构95、97的底表面和端子结构90的顶表面以及相应地再分布结构95、97的顶表面之间的任何期望的、预期的或选定的厚度。
图9为根据本公开的一个实施例的引线载体制造工艺1100的另外方面的横截面示意图，其中引线载体1000被制造为携带或包括再分布结构95、97。在一个实施例中，多层或双层预成形结构162由两个不同的预成形部件制成，即，第一或完全牺牲的上预成形结构160和第二或复合物下预成形结构165。下预成形结构165包括在其中形成的开口，所述开口将确定或控制引线载体的端子结构90的最终构造(例如，根据端子结构成形或制造图案)以及端子结构90的外围边界或边缘的形状(其通常具有外伸或底切轮廓，如下所述)。在包括由与端子结构90相同的材料形成的裸片固定结构80的实施例中，下预成形结构165还包括开口，所述开口将确定或控制引线载体的裸片固定结构80的最终构造(其通常也具有外伸或底切轮廓，如下所述)。上预成形结构160包括在其中形成的空腔或凹部，所述空腔或凹部将确定或控制再分布结构95、97的最终构造(例如，根据再分布结构成形或制造图案)以及再分布结构95、97的边缘的外围边界的形状(其轮廓通常为矩形，但可具有梯形或其它类型的轮廓)。
在临时支撑层100上设置多层预成形结构162之后，复合物下预成形结构165的开口和牺牲上预成形结构160的空腔填充有烧结材料前驱体185。复合物下预成形结构165由选择的能够在与烧结材料前驱体185相同的温度范围内烧结的无机材料的粒子，加上选择的在300℃至600℃的温度范围内完全挥发和燃烧的有机基质形成或构成。牺牲上预成形结构160由选择为在300℃至600℃的温度范围内完全挥发和燃烧的有机材料形成或构成。牺牲上预成形结构160和下预成形结构165的有机基质可以包括环氧树脂或丙烯酸材料或由其形成。在加工到烧结温度时，牺牲上预成形件160和复合下预成形件165的有机组分将通过在低于烧结温度的温度挥发而被去除；并且在烧结温度下，烧结材料前驱体随后将烧结并硬化以形成引线载体1000的裸片固定结构80、端子结构90和再分布结构95、97，同时复合物下预成形结构165烧结并硬化以形成引线载体的电介质结构99。
在通过烧结工艺形成裸片固定结构80、端子结构90和再分布结构95、97之后，可以以本领域普通技术人员容易理解的方式将半导体裸片110固定到裸片固定结构80，并且可以选择性地形成接合线120以将每个半导体裸片110电连接到特定的端子结构90和再分布结构95、97(例如，再分布结构95、97的远程端子结构96)。
图10示出了根据本公开的特定实施例的裸片固定结构80和端子结构90的代表性横截面形状或边缘轮廓，其中，此类形状或边缘轮廓将此类封装部件机械地键入模制复合物或树脂包封剂中。更具体地，此类形状或边缘轮廓包括或建立外伸或底切，其结构上与硬化模制复合物接合以抵抗或防止此类封装部件与它们所在的封装垂直分离。根据实施例细节，封装部件200可以具有对应于“T”结构或蘑菇结构的横截面形状或边缘轮廓；和/或封装部件210可以具有倒立的截头圆锥形截面形状。在这两种情况下，封装部件200、210的最大表面位于其与临时支撑层100相对并且不与临时支撑层100接触的表面上。
本公开的某些方面与Fukutomi等人的美国专利7,187,072中所描述的电镀引线载体有些相似，其中封装元件被排列在牺牲载体上。然而，与Fukutomi等人不同，不是通过电镀形成封装部件，而是通过将可烧结糊剂沉积到临时支撑层100上形成封装部件，其中糊剂包括金属粉末和挥发性或可燃液体。将临时支撑层100和精确的沉积糊剂加热到足以使糊剂内的粉末金属烧结成高密度的温度，从而根据相应的预定图案形成特定类型的封装部件。在此热加工期间，烧结金属部件以足够的粘性粘附到临时支撑层100上，以防止随后在封装装配工艺期间的位移或损坏，但是烧结金属部件与临时支撑层之间具有足够弱的粘合，以允许临时支撑层100从连续模制封装部位的片干净地剥离，其中，所有部件均牢固地嵌入在连续模制封装部位70的片的模制复合物中。
临时支撑层100包括在烧结用于形成封装部件的金属粉末所必需的温度或温度范围内稳定的材料或由其形成。在一个实施例中，临时支撑层100包含含有15％至25％的铬和0％至25％的镍的铁合金或由其形成。此类铁合金非常适用于包括银或银合金或由其形成的封装部件。金合金也非常适用于铁合金临时支撑层100，但是必须特别注意避免形成具有若干不良特性的金/铁合金。铁合金具有成本效益、具有很好的热和化学性能，其非常适用于可用作封装部件基础的许多材料，但是当其它金属和金属合金、陶瓷、甚至复合材料与其上形成的封装部件的适当材料配对时，也适用于包含在临时支撑层100中或形成临时支撑层100。
在一个实施例中，封装部件包括含有2％至25％钯、金或其它铂族金属的银或银合金或由其形成。提供粉末形式的银或银合金，其平均粒度在1微米至25微米的范围内，并通过与流体结合而复合成糊剂。结果为具有类似于牙膏或花生酱的稠度的悬浮体。流体可以基于水或烃，并且还包含添加剂，其改性悬浮体的流变特性以优化沉积工艺并促成临时硬化以在烧结工艺之前提供处理稳健性。
因为用于封装所有封装部件的模制复合物被配制成从下面的临时支撑层100(例如通常由金属形成的)干净地释放，所以其对金属封装部件的粘附力也降低。金属封装部件与模制复合物之间的这种有限的粘附力决定了在将模制封装带从临时支撑层100剥离的工艺期间，封装部件被机械地键入模制复合物中以抵抗从硬化的模制复合物拔出封装部件。
在一个实施例中，用于沉积将形成封装部件的金属填充糊剂的工艺为印刷工艺如丝网印刷或模版印刷。直接印刷结构的问题在于部件的最终形式倾向于截头体的较大面积或较大直径基部附接到临时支撑层100(即，较大的下基部位于临时支撑层100上)，相对较小面积或较小直径基部最远离临时支撑层100(即，相对较小的上基部远离支撑构件100设置)；这与机械键入模制复合物的结构相对。
因此，本公开的各种实施例利用沉积在临时支撑层100上的牺牲材料层，其中图案的为负的封装部件的期望图案。该牺牲层基本上为开口、孔或孔眼的阵列，其将被金属糊剂填充以形成封装部件。通过在牺牲层中印刷封装部件的负形状并用金属糊剂填充负形状，容易地形成具有与临时支撑层100接触的较小面积或较小直径基部的所需截头体。另选地，可以形成牺牲层以允许形成具有类似于蘑菇或类似物体形状的横截面的封装部件。
在另一个实施例中，形成牺牲层涉及利用液体光致抗蚀剂如SU8光致抗蚀剂，所述牺牲层具有用于将封装部件机械地锁定到模制复合物所需的形状。光致抗蚀剂通过常规技术如旋涂或幕涂沉积在临时支撑层100上，然后使用电子工业常用的工艺成像和显影。通过成像和显影具有对应于蘑菇形状的茎的所需大小的孔眼的第一层光致抗蚀剂，然后用第二层光致抗蚀剂涂覆第一层光致抗蚀剂并用具有对应于蘑菇帽的所需大小的孔眼成像和显影第二层光致抗蚀剂，可以在光致抗蚀剂中产生蘑菇或类似类型的形状。帽的第二层图案对准，使得所有帽与其相应的茎同心。
液体光致抗蚀剂还可以通过用漫射光源对光致抗蚀剂成像来形成所需的截头体形状。此曝光将致使在光掩模的不透明部分下的光致抗蚀剂被曝光，使得显影的光致抗蚀剂将从与光致抗蚀剂接触的光掩模的不透明部分的边缘倾斜到在临时支撑层100上的光掩模的投影内部的光致抗蚀剂接触临时支撑层100的位置，其倾斜量由入射光相对于与光致抗蚀剂表面垂直的光线的最大角度确定。如由杜邦(Dupont)或罗门哈斯(Rohm and Hass)提供的负作用干膜光致抗蚀剂也可用于以上述两种方式制备基于光致抗蚀剂的截头体形状。
控制金属封装部件到临时支撑层100的粘附力是至关重要的。在一个实施例中，临时支撑层100包括铁和铬的合金或由其形成，铁和铬的合金通常称为不锈钢，并且封装部件包括通过银膏提供的烧结银或由其形成。如果此结构在空气中被加热到将银烧结成高密度的温度，其中，银膏与临时支撑层100直接接触，则银将与铁合金形成冶金结合并且比期望更顽固地粘附到临时支撑层100上。为了防止银自身焊接到临时支撑层100上，需要在临时支撑层100和银之间形成界面层。由于银仅在高于约850℃的温度下仅烧结至适当的密度，所以界面层不能为有机材料。
在临时支撑层100中使用铁/铬合金的或使用铁/铬合金作为临时支撑层100的一个优点在于铬一旦暴露于氧几乎就立即形成氧化物层。虽然该氧化物层不足以防止在足以烧结银的温度下将银焊接至不锈钢，但是该氧化物层可以通过在温度在850℃和900℃之间的氧化气氛中进行热处理来增强。
提供本文的描述以揭示根据本公开的特定代表性实施例。显而易见的是，在不脱离本公开的范围或与此相关的权利要求的情况下，可以对本文所述的实施例进行各种修改。

Claims (28)

1.一种用于装配密封在模制复合物中的封装半导体裸片的引线载体，所述引线载体包括：具有顶面和相对的背面的连续的模制复合物片，所述连续的模制复合物片包括封装部位阵列，每个封装部位对应于半导体裸片封装，每个封装部位包括：
具有顶面和相对的背面的半导体裸片，并且包括至少一个在其顶面的接合线焊盘；
一组端子结构，每个端子结构由烧结材料形成，并且具有顶面、在所述连续的模制复合物片的背面露出的相对的背面以及其顶面和背面之间的高度；
一组电流路径再分布结构，每个再分布结构包括由烧结材料形成的细长布线结构，并且具有第一端、不同于所述第一端的第二端、顶表面、相对的底表面、宽度和在其顶表面和底表面之间的厚度，所述电流路径再分布结构的厚度小于所述端子结构的高度，其中，在所述再分布结构组内，如所制作的任何给定的再分布结构为(a)电预耦合到预定端子结构的预链接再分布结构，或(b)与每个端子结构电隔离的初始未链接的再分布结构中的任一者；
设置在每个再分布结构的底表面和所述连续的模制复合物片的背面之间的电介质结构；
多个接合线，其选择性地在所述半导体裸片、所述端子结构组与所述再分布结构组之间建立电耦合；以及
密封所述半导体裸片、所述端子结构组、所述再分布结构组和所述多个接合线的硬化的模制复合物，
其中，每个再分布结构的底表面从所述背面朝向所述连续的模制复合物片的顶面偏离。
2.根据权利要求1所述的引线载体，其中，至少一个再分布结构整体地包括具有大于所述细长布线结构的宽度的宽度的远程端子结构。
3.根据权利要求2所述的引线载体，其中，所述至少一个再分布结构整体地包括多个远程端子结构。
4.根据权利要求1所述的引线载体，其中，在每个封装部位，所述每个再分布结构的顶表面与所述每个端子结构的顶面平行，其中，所述每个再分布结构的底表面不暴露在所述连续的模制复合物片的背面，并且其中，所述每个端子结构的背面限定对应于所述封装部位的所述半导体裸片封装的表面贴装结点。
5.根据权利要求1所述的引线载体，其中，所述多个接合线包括选择性地在所述半导体裸片和所述再分布结构组之间形成的第一接合线，以及选择性地在所述半导体裸片和所述端子结构组之间形成的第二接合线。
6.根据权利要求5所述的引线载体，其中，所述再分布结构组包括至少一个初始未链接的再分布结构，并且其中，所述多个接合线还包括选择性地在所述端子结构组和至少一个初始未链接的再分布结构之间形成的第三接合线。
7.根据权利要求1所述的引线载体，其中，所述再分布结构组包括至少一个预链接再分布结构和至少一个初始未链接的再分布结构。
8.根据权利要求1所述的引线载体，其中，所述电介质结构包括粒子材料，其具有由模制复合物占据的空隙空间。
9.根据权利要求8所述的引线载体，其中，在所述模制复合物占据所述空隙空间之前，所述粒子材料包括25％至90％的空隙空间。
10.根据权利要求1所述的引线载体，其中，在每个封装部位，所述电介质结构从所述封装部位的底部向上垂直延伸到在每个再分布结构的顶表面下方的所述每个再分布结构的厚度的一小部分。
11.根据权利要求1所述的引线载体，其中，每个再分布结构沿着一个或多个端子结构的周边部分、在其之间和/或其周围布线。
12.根据权利要求11所述的引线载体，其中，每个封装部位包括多达数百个端子结构，并且其中，每个封装部位包括在端子结构的周边部分之间布线的多个再分布结构。
13.根据权利要求1所述的引线载体，另外包括临时支撑层，其具有支撑所述连续的模制复合物片的底面和每个端子结构的底面的顶面，并且所述临时支撑层可剥离地去除。
14.根据权利要求13所述的引线载体，其中，每个端子结构具有外围边界，并且其中，所述端子结构组中的至少一个端子结构的外围边界包括使所述端子结构的上部横向延伸超出所述端子结构的下部的外伸区域，并且其中，所述外伸区域与硬化的模制复合物互锁以防止所述端子结构从所述硬化的模制复合物向下垂直位移。
15.根据权利要求14所述的引线载体，其中，在每个封装部位，每个端子结构与所述临时支撑层的顶表面的粘附程度小于所述端子结构的外围边界与所述硬化的模制复合物的粘附程度。
16.根据权利要求1所述的引线载体，其中，每个封装部位还包括裸片固定结构，其具有驻留有所述半导体裸片的背面的顶面，以及在所述连续的模制复合物片的背面露出以限定对应于所述封装部位的封装的表面贴装结点的背面。
17.一种具有顶面和相对的背面的半导体裸片封装，所述半导体裸片封装包括：
具有顶面和相对的背面的半导体裸片，其包括在其顶面的至少一个接合线焊盘；
一组端子结构，每个端子结构由烧结材料形成，并且具有顶面、在连续的模制复合物片的背面露出的相对的背面以及其顶面和背面之间的高度；
一组电流路径再分布结构，每个再分布结构包括由烧结材料形成的细长布线结构，并且具有第一端、不同于所述第一端的第二端、顶表面、相对的底表面和在其顶表面和底表面之间的厚度，所述电流路径再分布结构的厚度小于所述端子结构的高度，其中，在所述再分布结构组内，如所制作的任何给定的再分布结构为(a)电预耦合到预定端子结构的预链接再分布结构，或(b)与每个端子结构电隔离的初始未链接的再分布结构中的任一者；
在所述至少一个再分布结构中的每者的底表面和所述连续的模制复合物片的底部之间占据所述封装的下部的电介质结构；
多个接合线，其选择性地在所述半导体裸片、所述端子结构组与所述再分布结构组之间建立电耦合；以及
密封所述半导体裸片、所述端子结构组、所述再分布结构组和所述多个接合线的硬化的模制复合物，
其中，每个再分布结构的底表面垂直偏离所述连续的模制复合物片的背面。
18.根据权利要求17所述的半导体裸片封装，其中，所述多个接合线包括选择性地在所述半导体裸片和所述再分布结构组之间形成的第一接合线，以及选择性地在所述半导体裸片和所述端子结构组之间形成的第二接合线。
19.根据权利要求18所述的半导体裸片封装，其中，所述再分布结构组包括至少一个初始未链接的再分布结构，并且其中，所述多个接合线另外包括选择性地在所述端子结构组和至少一个初始未链接的再分布结构之间形成的第三接合线。
20.根据权利要求17所述的半导体裸片封装，其中，所述再分布结构组包括至少一个预链接再分布结构和至少一个初始未链接的再分布结构。
21.根据权利要求17所述的半导体裸片封装，另外包括具有驻留有所述半导体裸片的背面的顶面的裸片固定结构，以及在所述封装的背面露出以限定其表面贴装结点的背面。
22.根据权利要求17所述的半导体裸片封装，其中，每个端子结构具有外围边界，并且其中，至少一个端子结构的外围边界包括使所述端子结构的上部横向延伸超出所述端子结构的下部的外伸区域，并且其中，所述外伸区域与所述连续的模制复合物片互锁以防止所述端子结构从所述连续的模制复合物片向下垂直位移。
23.根据权利要求17所述的半导体裸片封装，其中，所述半导体裸片封装为四方扁平无引线(QFN)封装。
24.一种通过引线载体制造封装半导体裸片的方法，所述方法包括：
提供具有顶面的临时支撑层，在所述顶面上的相应的封装部位制造半导体裸片封装，每个封装部位包括在其顶面上的所述临时支撑层的预定小部分区域；
在所述临时支撑层的顶面上提供预成形结构，所述预成形包括：
其中形成有开口的第一预成形层，其中，所述临时支撑层的顶面通过所述开口露出，并且所述开口在每个封装部位限定第一预定图案；以及
设置在所述第一预成形层上方的第二预成形层，其包括在其中形成的一组空腔，所述空腔在每个封装部位限定第二预定图案；
将携带可烧结金属的糊剂放置在所述第一预成形层的开口和所述第二预成形层的空腔中；以及
烧结糊剂以在每个封装部位制造以下中的每一个
对应于所述第一预定图案的一组端子结构，其中，每个端子结构具有顶面、粘附到所述临时支撑层的相对的背面以及在其顶面和背面之间的高度，以及
对应于所述第二预定图案的一组电流路径再分布结构，其中，每个再分布结构包括具有宽度、第一端、不同的第二端、顶表面、底表面和在其顶表面和底表面之间的厚度的细长布线结构，所述电流路径再分布结构的厚度小于所述端子结构的高度，其中，每个再分布结构的底表面从所述顶面偏离所述临时支撑层，并且其中，在所述再分布结构组内，任何给定的再分布结构包括以下中的一个：(a)预链接再分布结构，其如所制造的，被电预耦合到预定的端子结构，或(b)初始未链接的再分布结构，其如所制造的，与每个端子结构和所述临时支撑层电隔离。
25.根据权利要求24所述的方法，还包括：
提供设置在所述临时支撑层的顶表面和每个再分布结构的底表面之间的电介质结构；
在每个封装部位，将半导体裸片设置在所述封装部位的中心区域，使得所述封装部位的每个端子结构均在所述半导体裸片的周边；
在每个封装部位形成多个接合线，其选择性地在所述半导体裸片、所述端子结构组以及所述再分布结构组之间建立电耦合；
通过在所述封装部位上施加模制复合物形成连续的模制封装部位片，使得所述半导体裸片、所述端子焊盘组、所述再分布结构组和所述多个接合线被密封在所述模制复合物中；
将所述临时支撑层从连续的模制封装部位片剥离；以及
将所述连续模制封装部位片内的各个封装部位彼此分离，从而形成各自包含选定的半导体裸片、所述端子结构组、所述再分布结构组和所述多个接合线的单个封装，其中，每个封装包括顶面和相对的底面，所述封装的所述端子结构组的底面暴露在所述底面，从而形成所述封装的表面贴装结点。
26.根据权利要求25所述的方法，其中，所述多个接合线包括选择性地在所述半导体裸片和所述再分布结构组之间形成的第一接合线，以及选择性地在所述半导体裸片和所述端子结构组之间形成的第二接合线。
27.根据权利要求26所述的方法，其中，所述再分布结构组包括至少一个初始未链接的再分布结构，并且其中，所述多个接合线还包括选择性地在所述端子结构组和至少一个初始未链接的再分布结构之间形成的第三接合线。
28.根据权利要求24所述的方法，其中，所述再分布结构组包括至少一个预链接再分布结构和至少一个初始未链接的再分布结构。
CN201680025495.0A 2015-05-04 2016-05-04 带有印刷成形封装部件和导电路径再分布结构的引线载体 Expired - Fee Related CN107960132B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562156488P 2015-05-04 2015-05-04
US62/156,488 2015-05-04
PCT/US2016/030767 WO2016179273A1 (en) 2015-05-04 2016-05-04 Lead carrier with print formed package components and conductive path redistribution structures

Publications (2)

Publication Number Publication Date
CN107960132A CN107960132A (zh) 2018-04-24
CN107960132B true CN107960132B (zh) 2021-01-26

Family

ID=57217832

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680025495.0A Expired - Fee Related CN107960132B (zh) 2015-05-04 2016-05-04 带有印刷成形封装部件和导电路径再分布结构的引线载体

Country Status (8)

Country Link
US (1) US20180047589A1 (zh)
JP (1) JP2018518827A (zh)
KR (1) KR20180004763A (zh)
CN (1) CN107960132B (zh)
HK (1) HK1247442A1 (zh)
PH (1) PH12017501997A1 (zh)
TW (1) TW201709457A (zh)
WO (1) WO2016179273A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355687B2 (en) 2017-08-21 2022-06-07 Hag Mo Kim Graphite-laminated chip-on-film-type semiconductor package having improved heat dissipation and electromagnetic wave shielding functions
JP7192235B2 (ja) * 2018-02-06 2022-12-20 株式会社デンソー 半導体装置
US11291133B2 (en) 2018-03-28 2022-03-29 Intel Corporation Selective ground flood around reduced land pad on package base layer to enable high speed land grid array (LGA) socket
TWI700785B (zh) * 2018-09-05 2020-08-01 大陸商萬民半導體（澳門）有限公司 馬達用模製智能電源模組
CN110391143A (zh) * 2019-07-02 2019-10-29 东莞链芯半导体科技有限公司 半导体封装结构及其封装方法
CN111696873A (zh) * 2020-06-17 2020-09-22 佛山市蓝箭电子股份有限公司 一种半导体封装方法和封装芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531565A (zh) * 2012-07-03 2014-01-22 乐依文半导体(东莞)有限公司 具有裸片附接焊盘锁定特征的热无引线阵列封装
CN104170102A (zh) * 2012-02-02 2014-11-26 普瑞光电股份有限公司 在模制互连结构中封装仅具有顶侧连接的光子构建块

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW511422B (en) * 2000-10-02 2002-11-21 Sanyo Electric Co Method for manufacturing circuit device
JP5258045B2 (ja) * 2006-06-30 2013-08-07 日本電気株式会社 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法
US7847391B2 (en) * 2008-07-01 2010-12-07 Texas Instruments Incorporated Manufacturing method for integrating a shunt resistor into a semiconductor package
US8383962B2 (en) * 2009-04-08 2013-02-26 Marvell World Trade Ltd. Exposed die pad package with power ring
US8536690B2 (en) * 2009-09-22 2013-09-17 Stats Chippac Ltd. Integrated circuit packaging system with cap layer and method of manufacture thereof
US8643165B2 (en) * 2011-02-23 2014-02-04 Texas Instruments Incorporated Semiconductor device having agglomerate terminals
CN102867759B (zh) * 2012-08-17 2015-04-29 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
CN104854695A (zh) * 2012-09-07 2015-08-19 联达科技控股有限公司 具有印刷形成的端子焊盘的引线载体
US9013028B2 (en) * 2013-01-04 2015-04-21 Texas Instruments Incorporated Integrated circuit package and method of making

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104170102A (zh) * 2012-02-02 2014-11-26 普瑞光电股份有限公司 在模制互连结构中封装仅具有顶侧连接的光子构建块
CN103531565A (zh) * 2012-07-03 2014-01-22 乐依文半导体(东莞)有限公司 具有裸片附接焊盘锁定特征的热无引线阵列封装

Also Published As

Publication number Publication date
TW201709457A (zh) 2017-03-01
WO2016179273A1 (en) 2016-11-10
HK1247442A1 (zh) 2018-09-21
PH12017501997A1 (en) 2018-03-26
JP2018518827A (ja) 2018-07-12
US20180047589A1 (en) 2018-02-15
CN107960132A (zh) 2018-04-24
KR20180004763A (ko) 2018-01-12

Similar Documents

Publication Publication Date Title
CN107960132B (zh) 带有印刷成形封装部件和导电路径再分布结构的引线载体
US7799611B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US8749035B2 (en) Lead carrier with multi-material print formed package components
JP5619276B2 (ja) 誘電体塊上に端子を有するマイクロ電子パッケージ
JP3155741B2 (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
US6650020B2 (en) Resin-sealed semiconductor device
KR102126009B1 (ko) 인쇄 형태의 단자 패드를 갖는 리드 캐리어
US20150194322A1 (en) Lead carrier with thermally fused package components
US20180047588A1 (en) Lead carrier structure and packages formed therefrom without die attach pads
US8865524B2 (en) Lead carrier with print-formed package components
JPH08250641A (ja) 半導体装置とその製造方法
US20110115079A1 (en) Wafter and substructure for use in manufacturing electronic component packages
US6368893B1 (en) Method of fabricating semiconductor device
EP2234147A2 (en) Method of fabricating resin-sealed semiconductor devices
CN111952191A (zh) 通过在安装电子部件之后将片材分成载体而进行的封装的批量制造
US20220270960A1 (en) Open-Cavity Package for Chip Sensor
KR101678969B1 (ko) 유전체 부재에 단자를 구비하는 마이크로전자 패키지
JP2002334892A (ja) 半導体装置の製造装置および製造方法
JPH04283952A (ja) リードフレーム及びその製造方法並びに半導体装置
JP2003234449A (ja) 半導体装置およびリードフレーム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1247442

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210126

Termination date: 20210504