KR20180004763A - 인쇄로 형성되는 패키지 컴포넌트들 및 전도성 경로 재배선 구조들을 갖는 리드 캐리어 - Google Patents

인쇄로 형성되는 패키지 컴포넌트들 및 전도성 경로 재배선 구조들을 갖는 리드 캐리어 Download PDF

Info

Publication number
KR20180004763A
KR20180004763A KR1020177035027A KR20177035027A KR20180004763A KR 20180004763 A KR20180004763 A KR 20180004763A KR 1020177035027 A KR1020177035027 A KR 1020177035027A KR 20177035027 A KR20177035027 A KR 20177035027A KR 20180004763 A KR20180004763 A KR 20180004763A
Authority
KR
South Korea
Prior art keywords
structures
rewiring
terminal
package
semiconductor die
Prior art date
Application number
KR1020177035027A
Other languages
English (en)
Inventor
필립 이 로그렌
Original Assignee
이오플렉스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이오플렉스 리미티드 filed Critical 이오플렉스 리미티드
Publication of KR20180004763A publication Critical patent/KR20180004763A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49872—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

리드 캐리어가 제공되며, 이러한 리드 캐리어는 임시 지지 층, 부재, 매체, 혹은 캐리어를 포함하고, 이러한 임시 지지 층, 부재, 매체, 혹은 캐리어 상에는 매트릭스 혹은 어레이와 같은 미리결정된 패턴으로 조직화된 복수의 패키지 사이트들이 분산되어 있다. 리드 캐리어의 몰드 컴파운드의 연속적인 시트 내의 각각의 패키지 사이트는, 반도체 다이; 단자 구조들의 세트; 그리고 전류 경로 재배선 구조들의 세트를 포함하고, 여기서, 단자 구조들의 세트의 각각의 단자 구조는 상부 면 및 반대편에 있는 뒤쪽 면을 갖고, 단자 구조의 뒤쪽 면은 몰드 컴파운드의 연속적인 시트의 뒤쪽 면에서 노출되고, 전류 경로 재배선 구조들의 세트의 각각의 전류 경로 재배선 구조는 길게 연장된 와이어링 구조로서 형성되고, 이러한 길게 연장된 와이어링 구조는 제 1 단부, 제 1 단부와는 별개인 제 2 단부, 상부 표면, 반대편에 있는 바닥 표면, 폭, 및 두께를 가지며, 길게 연장된 와이어링 구조의 두께는 길게 연장된 와이어링 구조의 상부 표면과 바닥 표면 사이의 두께이다. 제조되는 대로의 각각의 재배선 구조는, 미리결정된 단자 구조에 전기적으로 미리결합되거나, 또는 각각의 단자 구조로부터 전기적으로 격리된다.

Description

인쇄로 형성되는 패키지 컴포넌트들 및 전도성 경로 재배선 구조들을 갖는 리드 캐리어
본 개시내용의 실시형태들은 일반적으로 리드 캐리어(lead carrier)들에 관한 것으로, 이러한 리드 캐리어들 상에는 패키징된 반도체 다이(packaged semiconductor die)가 패키지 사이트(package site)들에서 제조될 수 있는 그러한 리드 캐리어들에 관한 것이다. 더 구체적으로, 본 개시내용의 실시형태들은, 리드 캐리어들 내에서 패키지 사이트들이 패키지 사이트들 상에 형성되는 소결된 패키지 컴포넌트(sintered package component)들을 포함하고 이러한 소결된 패키지 컴포넌트들은 표면 장착 솔더 접합 계면(surface mount solder joint interface)들을 가지며 이러한 표면 장착 솔더 접합 계면들은 몰딩 공정(molding process) 이후 패키지 사이트들로부터 벗겨질 수 있는 임시 지지(temporary support) 층(layer), 부재(member), 매체(medium), 혹은 캐리어(carrier) 상에 상주(reside)하는 그러한 리드 캐리어들에 관한 것이다. 패키지 사이트들은 패키지 사이트들 내에 전도성 경로 재배선 구조(conductive path redistribution structure)들을 포함할 수 있고, 이러한 전도성 경로 재배선 구조들은 소결된 패키지 컴포넌트들의 표면 장착 계면들로부터 수직으로 떨어져(separate)있거나 혹은 오프셋(offset)되어 있다.
더 작고 더 능력있는 휴대용 전자 시스템(portable electronic system)들에 대한 요구는 오늘날의 반도체 디바이스(semiconductor device)들에서의 증가하는 통합 레벨(level of integration)과 결합되어, 더 많은 수의 입력/출력 단자(input/output terminal)들을 갖는 더 작은 반도체 패키지(semiconductor package)들에 대한 필요성을 재촉하고 있다. 동시에, 반도체 패키지들을 포함하는 소비자 전자 시스템(consumer electronic system)들에서 모든 컴포넌트들의 비용을 감소시키도록 하는 지속적인 압력이 존재한다. 콰드 플랫 노 리드(Quad Flat No Lead, QFN) 반도체 패키지 패밀리는 모든 반도체 패키지 타입들 중에서 가장 작고 가장 비용 효율적인 것 가운데 하나이지만, 종래의 기법들 및 물질들을 이용해 제조되는 경우, 기술적으로 지지할 수 있는 전기적 성능 및 I/O 단자들의 수에 있어 상당한 제약들을 갖는다.
QFN 패키지들은 종래에 영역 어레이 리드 프레임(area array lead frame) 상에서 조립(assemble)된다. 리드 프레임은 QFN 패키지의 일부분들을 제공하는바, 패키지 내에서 반도체 다이(semiconductor die) 혹은 집적 회로 칩(integrated circuit chip)들을 고정시키는 것을 용이하게 하는 그러한 일부분들을 제공하고, 이에 따라 QFN 패키지 내에서 I/O 단자들 혹은 패드(pad)들의 상부 표면(top surface)들은 와이어 본드(wire bond)들을 통해 반도체 다이에 연결될 수 있게 된다. 완성된 QFN 패키지에서, 이러한 I/O 단자들의 뒤쪽 표면(back surface)들은, 본 발명의 관련 기술분야에서 통상의 기술을 가진 개개인들에 의해 쉽게 이해되는 방식으로, 종래의 표면 장착 솔더링 기법(surface mount soldering technique)을 통해 그 패키징된 반도체 다이와 전자 시스템 보드(electronic system board) 사이에 전기적 결합(electrical coupling)들을 확립하는 것을 용이하게 하는 솔더 접합부(solder joint)들로서의 역할을 한다.
도 1은 종래의 에칭된 영역 어레이 리드 프레임(etched area array lead frame)(10)을 예시하며, 이러한 리드 프레임(10)은 리드 프레임(10)에 걸쳐 분포하는 패키지 사이트들(20)의 어레이를 제공하기 위해 포토리소그래픽으로(photolithographically) 패터닝(patternig) 및 에칭(etching)된 얇은 구리 시트(thin copper sheet)로 형성된다. 리드 프레임(10)은 수십 개 내지 수천 개의 패키지 사이트들(20)을 포함할 수 있다. 도 2는 개개의 패키지 사이트(20)를 보여주는 확대된 도면이다. 각각의의 패키지 사이트(20)는, 다이 부착 패드(die attach pad) 혹은 다이 패들(die paddle)(40)을 포함하고, 그리고 다이 패들(40) 둘레에 배치되는 I/O 단자들 혹은 와이어 본드 패드(wire bond pad)들(30)의 어레이를 포함한다. 더 구체적으로, 다이 패들(40)의 상부 표면에 고정된 반도체 다이와 I/O 단자들(30)의 상부 표면(top surface)들 사이에 와이어 본드들의 형성이 가능하도록 하는 그러한 방식으로, I/O 단자들(30)이 다이 패들(40) 둘레에 배치된다. I/O 단자들(30)과 다이 패들(40)에는 금 열초음파 와이어 본딩(gold thermosonic wire bonding)과 잘 맞는 표면 코팅(surface coating)이 제공된다. I/O 단자들(30) 및 다이 패들(40)의 뒤쪽 면(back side)들에는 표면 장착 솔더링 기법(surface mount soldering technique)들과 잘 맞는 표면 코팅이 제공된다. 다이 패들(40) 및 I/O 단자들(30)은 각각 하나 이상의 타이 바(tie bar)들(50)에 의해 제 위치에서 유지되는데, 여기서 하나 이상의 타이 바들(50)은 다이 패들(40) 및 I/O 단자들(30)을 패키지 사이트(20)를 둘러싸고 있는 단락 구조(shorting structure)들 혹은 단락 바(shorting bar)들(55)에 전기적으로 연결하고, 이러한 단락 구조들 혹은 단락 바들(55)은 리드 프레임(10)의 나머지에 물리적으로 그리고 전기적으로 연결된다. 단락 바들(55)은 모든 패키지 사이트(20) 내의 모든 I/O 단자(30) 및 다이 패들(40)을 리드 프레임(10)에 전기적으로 연결하기 때문에, 단락 바들(55)은 각각의 완성된 QFN 패키지를 형성하기 위해 완전히 절단돼야만 한다.
더 구체적으로, 타이 바들(50)은, 리드 프레임(10)으로부터 개개의 패키징된 반도체 다이들의 격리(isolation) 혹은 개별화(singulation) 동안 타이 바들(50)이 모두 단락 바들(55)로부터 분리될 수 있도록 하여 각각의 패키징된 반도체 다이의 다이 부착 패들(40) 및 I/O 단자들(30)이 리드 프레임(10) 및 각각의 다른 패키징된 반도체 다이로부터 전기적으로 격리된 상태가 되도록, 설계돼야만 한다. 전형적으로, 타이 바들(50)은 완성된 QFN 패키지의 풋프린트(footprint) 바로 바깥쪽에서 각각의 패키지 사이트(20)를 둘러싸고 있는 단락 바들(55)에 연결된다. 단락 바들(55)은 개별화 공정 동안 소잉(sawn away)되어 타이 바들(50)은 최종 QFN 패키지의 가장자리(edge)들에서 노출된 상태가 된다.
패키지 컴포넌트들 모두가 금속 구조들, 즉, 타이 바들(50)에 의해 리드 프레임(10)에 연결돼야 한다는 요건은 임의의 주어진 패키지 아웃라인(package outline)에서 구현될 수 있는 리드들의 수를 심하게 제한한다. 와이어 본드 패드들(30)의 가장 바깥쪽 줄(outermost row) 안쪽에 있는 임의의 와이어 본드 패드들(30)에 대해, 타이 바들(50)은 와이어 본드 패드들(30)의 가장 바깥쪽 줄의 와이어 본드 패드들(30) 사이에서 경로(route)가 설정돼야만 한다. 이러한 타이 바들(50)의 최소 스케일(minimum scale)은 두 개의 인접하는 와이어 본드 패드들(30) 사이에서 단지 하나의 타이 바(50)만이 경로가 설정될 수 있는 그러한 것이며, 따라서, 와이어 본드 패드들(30)의 단지 두 개의 줄(row)들만이 표준 QFN 리드 프레임(10)에서 구현될 수 있다. 다이 크기(die size)와 리드 총수(lead count) 간의 현재 이러한 관계 때문에, 표준 QFN 패키지들은 대략 100개의 I/O 단자들 혹은 와이어 본드 패드들(30)로 제한되며, 대다수의 패키지들은 대략 60개보다 많지 않은 I/O 단자들 혹은 와이어 본드 패드들(30)을 갖는다. 이러한 제한은, 이러한 제한이 없었다면 QFN 기술의 더 낮은 비용 및 더 작은 크기로부터 혜택을 받게 되는, 많은 타입들의 반도체 디바이스들에 대한 QFN 패키지들의 사용을 배제시킨다.
집적 회로 칩(integrated circuit chip)이 리드 프레임(10)에 장착되고, 그리고 부착되고, 그리고 와이어 본드들에 의해 와이어 본드 패드들(30)에 연결된 이후에, 리드 프레임(10)은 전달 몰딩 공정(transfer molding process)에서 에폭시 몰드 컴파운드(epoxy mold compound)로 완전히 캡슐화(encapsulate)된다. 리드 프레임(10)이 전방(front)에서 후방(back)에 이르기까지 넓게 개방되어 있기 때문에, 와이어 본딩 및 몰딩 공정들 전에 리드 프레임(10)의 뒤쪽 면에 고온 테이프(high temperature tape)의 층이 도포되고, 그럼으로써 리드 프레임(10)의 뒤쪽 평면(back plane)이 정의되게 되고, 그리고 리드 프레임(10) 상에 제조되는 QFN 패키지들의 뒤쪽 평면이 정의되게 된다. 이러한 테이프는 악영향(adverse effect)을 미침이 없이 고온의 와이어 본딩 및 몰딩 공정들을 견뎌내야만 하기 때문에, 테이프의 가격은 상대적으로 비싸다. 이러한 테이프를 도포하고, 제거하고, 그리고 접착제 잔류물(adhesive residue)들을 제거하는 공정은 각각의 리드 프레임(10)의 처리공정의 비용에 1.00달러의 비용을 더 추가할 수 있다.
리드 프레임(10)으로부터 개개의 QFN 패키지들을 분리시키기 위한 가장 일반적인 개별화 기법은 쏘잉(sawing)이다. 절단기(saw)는 에폭시 몰드 컴파운드를 가르며 절단해야만 하고, 또한 각각의 패키지 아웃라인 바로 바깥쪽에 있는 단락 바들(55)을 모두 제거해야만 하기 때문에, 단지 몰드 컴파운드만이 절단될 필요가 있는 경우보다 쏘잉 공정의 속도는 더 느리게 되고, 절단기 날의 수명(saw blade life)은 상당히 더 짧아지게 된다.
더욱이, 단락 바들(55)이 개별화 공정 동안 제거된다는 사실은, 각각의 QFN 패키지 내의 반도체 다이가 개별화의 완료 이후까지는 테스트(test)될 수 없음을 의미한다. 수천 개의 아주 작은 QFN 패키지들을 다루는 것, 그리고 각각의 QFN 패키지가 올바른 배향으로 테스트 시스템(testing system)에 제공되도록 보장하는 것은, 알려진 위치에서 각각의 패키지를 갖는 전체 리드 프레임 상에 존재하는 패키지들을 테스트할 수 있는 것보다 훨씬 더 많은 비용이 든다.
펀치 개별화(punch singulation)로서 알려진 공정이, 절단기 개별화(saw singulation)와 관련된 패키지 테스트 문제들에 대처하고, 그리고 QFN 패키지들이 리드 프레임 내에 상주하는 동안 QFN 패키지들을 테스트하는 것을 가능하게 하지만, 절단기로 개별화되는 리드 프레임의 활용도의 50%보다 낮은 수준으로 리드 프레임의 활용도를 깎아버림으로써 실질적으로 비용을 증가시킨다. 펀치 개별화는 또한 모든 기본 리드 프레임 설계에 대해서 전용 몰드 공구세공(dedicated mold tooling)에 대한 요건을 부과한다. 절단기 개별화를 위해 설계된 표준 리드 프레임들(10)은 동일한 치수들의 모든 리드 프레임들에 대해 단일의 몰드 캡(mold cap)을 사용한다.
절단기로 개별화되는 QFN 패키지들 및 펀치로 개별화되는 QFN 패키지들 양쪽 모두에서, 타이 바들(50)은 완료된 패키지에 남아있고, 이들은 제거될 수 없는 용량성 기생 요소(capacitive parasitic element)들 및 유도성 기생 요소(inductive parasitic element)들을 나타낸다. 이제 이러한 불필요한 금속 조각(piece)들은 패키징된 반도체 다이의 성능에 상당히 안 좋은 악영향을 미칠 수 있고, 이것은 많은 고성능 다이에 대한 QFN 패키지들의 사용을 막는다.
에칭된 리드 프레임(10)의 제한사항들을 제거하는 QFN 타입 패키지들을 생산하기 위해 수 개의 개념들이 진척되어 왔다. 이러한 것들 중에는 미국 특허 번호 제8,525,305호에서 설명되는 공정이 있는데, 이러한 미국 특허문헌은 그 전체가 참조로 본 명세서에 통합되며, 이러한 미국 특허문헌은 임시 캐리어(temporary carrier) 상의 미리결정된 위치들에서 배치되는 패키지 컴포넌트들의 어레이를 제공한다. 이러한 패키지 컴포넌트들은 임시 캐리어 상의 미리결정된 위치들에서 금속 분말(metal powder)로 형성된 금속성 페이스트(metallic paste)로서 침착(deposit)되며, 금속 분말은 임시 매체(temporary medium) 혹은 임시 매개물(temporary vehicle) 내에 분포되거나 혹은 분산된다. 금속성 페이스트는, 임시 매개물을 제거하기 위해 그리고 임시 매개물 내의 금속 분말을 임시 캐리어 상에서 고밀도로 소결(sinter)시키기 위해, 소결 온도(sintering temperature)까지 상승된다. 이러한 소결의 결과로서, 소결된 금속은 패키지 컴포넌트들의 형태로 임시 캐리어 상에 상주한다.
이러한 공정은 에칭된 리드 프레임(10)의 타이 바들(50)을 제거하고, 그리고 이러한 공정은 임의의 주어진 패키지 컴포넌트에 대해 단지 다음과 같은 패키지 컴포넌트 구조들만을 생성할 수 있는바, (a) 임시 캐리어와 접촉하는 패키지 컴포넌트 표면, 즉, 패키지 컴포넌트의 뒤쪽 표면 혹은 표면 장착 계면과, (b) 패키지 컴포넌트의 반대쪽 표면(opposite surface), 즉, 패키지 컴포넌트의 상부 표면 혹은 와이어 본딩 표면 각각 상에서 실질적으로 동일한 형상을 갖는 그러한 패키지 컴포넌트 구조들만을 생성할 수 있다. 결과적으로, 임의의 주어진 패키지 컴포넌트의 상부 표면에 대한 와이어 본딩은 패키지 컴포넌트의 뒤쪽 표면에 대한 표면 장착 솔더링과 실질적으로 동일한 (x, y) 위치 혹은 좌표들에서 수행돼야만 한다.
많은 반도체 패키징 상황들에서, 예를 들어, 더 짧은 와이어 본드들이 가능하도록 하기 위해, 또는 다이가 위치하고 있는 영역 아래에 위치하는 표면 장착 계면들에 대한 와이어 본드 전기적 연결을 가능하도록 하기 위해, 또는 단일 패키지 내에서 두 개의 구조들 혹은 디바이스들 사이에 전도성 경로들의 선택적 생성을 가능하도록 하기 위해, 와이어 본드의 전형적인 대응하는 표면 장착 계면의 위치로부터 상당히 떨어져 있는 혹은 멀리 떨어져 있는 (x, y) 위치로 와이어 본드를 이전(relocate)시키는 것이 바람직하다. 따라서, 리드 프레임 상에 제조되는 패키지들 내에서 전도성 경로 재배선을 가능하게 하는 리드 프레임 제작 공정을 제공하여, 패키지 내의 특정 전도성 경로들이 패키지 내의 요구에 맞는(customized) (x, y) 위치들로 재배선(redistribute)될 수 있도록 하거나 혹은 경로가 변경(re-route)될 수 있도록 하는 것이 바람직하다.
이러한 전도성 경로 재배선 능력을 제공하는 것에 대한 한 가지 해법은 에칭된 리드 프레임 공정을 수정하는 것으로, 여기서 전면 패턴(front side pattern)은 리드 프레임의 두께의 대략 절반까지 에칭되고, 리드 프레임의 후면(backside)은 와이어 본딩 및 몰딩 공정들이 완료된 후 까지 그대로 남겨 둔다. 몰딩이 완료되면, 와이어 본딩 공정 동안 확립된 와이어 본드들의 패턴에 대응하는 후면 패턴(backside pattern)이 인쇄(print)되고, 그리고 리드 프레임은 와이어 본드 패드들과 와이어 본드 패드들에 의해 둘러싸인 다이 패들들의 후면 부분을 제외한 모든 금속을 제거하기 위해 더 에칭된다. 이러한 이중 에칭 공정(double etch process)은, 에칭 공정의 분해 능력들(resolution capabilities) 내에서 설계 자유도(design freedom)를 갖는 금속화(metallization)의 최초 패터닝된 레벨(first patterned level)을 가능하게 함으로써 재배선 능력(redistribution capability)을 제공하고, 그리고 패키지 내에서 연결성 금속 구조들과 관련된 모든 문제들을 제거한다. 하지만, 이중 에칭된 리드 프레임의 비용은 표준 에칭된 리드 프레임들의 비용보다 실질적으로 더 많이 들고, 그리고 에칭 및 도금(plating) 공정들은 환경적으로 바람직하지 않다.
본 개시내용의 실시예들에 따른 리드 캐리어는 임시 지지 층, 부재, 매체, 혹은 캐리어를 포함하고, 이러한 임시 지지 층, 부재, 매체, 혹은 캐리어 상에는 복수의 패키지 사이트들(예를 들어, 매트릭스(matrix) 혹은 어레이(array)와 같은 미리결정된 패턴으로 조직화(organize)된 복수의 패키지 사이트들)이 분산되어 있고, 이러한 복수의 패키지 사이트들에서 반도체 다이 패키지들(이하에서는 간결한 설명 목적으로 "패키지들"로 지칭됨)이 제조, 조립, 혹은 제작될 수 있다. 각각의 패키지 사이트는, 적어도 하나의 다이 고정(die fixing) 구조, 요소, 혹은 계면과; 그리고 이러한 다이 고정 구조에 근접하여 배열되는 적어도 하나의 단자 구조, 요소, 혹은 패드를 포함하고, 앞서의 적어도 하나의 다이 고정 구조, 요소, 혹은 계면은 적어도 하나의 반도체 다이를 이러한 적어도 하나의 다이 고정 구조, 요소, 혹은 계면에 배치시키기 위한 것, 위치시키기 위한 것, 그리고/또는 고정시키기 위한 것이다. 실시예의 세부사항들에 따라, 각각의 패키지 사이트는 하나 이상의 단자 구조들을 포함하고, 예를 들어, 특정 실시예들은 하나의 단자 구조를 포함할 수 있고, 반면 다른 실시예들은 패키지 사이트의 다이 고정 구조와 관련된 최대 수백 개의 단자 구조들을 포함할 수 있다. 각각의 단자 구조는 금(gold), 구리(copper), 또는 은(silver) 열-초음파 와이어 본딩 및 표면 장착 기술(Surface Mount Technology, SMT) 솔더링을 위한 종래의 공정들과 잘 맞는 전도성이 높은 금속을 포함한다.
각각의 패키지 사이트에 대해, 다이 고정 구조는 다이 고정 구조와 관련된 단자 구조들과 동일한 물질로 형성될 수 있고, 그리고 일반적인 형태 혹은 다이 부착 패드의 형태와 유사할 수 있거나, 이러한 형태들에 대응할 수 있거나, 또는 이러한 형태들로 존재할 수 있으며, 또는 대안적으로, 다이 고정 구조는 다이 고정 구조를 둘러싸는 단자 구조(들)와 관련된 임시 지지 층 상에 미리결정된 영역 혹은 공간적 영역(spatial area)을 구성할 수 있다. 다이 고정 구조는 패키지 제조, 조립 혹은 제작 공정 동안 반도체 다이를 수용하도록 설계된다.
단자 구조들 및 다이 고정 구조들이 동일한 물질(들)로 형성되거나 혹은 구성되는 실시예들에서, 단자 구조들 및 다이 고정 구조들은 미리결정된 패턴으로 임시 지지 층 상에 서스펜션(suspension)의 형태로 (동시에 혹은 순차적으로) 침착될 수 있으며, 여기서 서스펜션은 적어도 하나의 금속 분말 및 서스펜션 매체(suspension medium)를 포함하고, 이러한 적어도 하나의 금속 분말 및 서스펜션 매체는 이후 서스펜션 매체를 분해 및 분산시키기 위해 그리고 금속 분말로 하여금 고밀도의 전기적으로 전도성인 덩어리(mass)로 소결되도록 하기 위해 충분히 높은 온도까지 가열된다. 소결 이후, 임시 지지 층 상에 잔류하는 그리고 다이 고정 구조들 및 다이 고정 구조들과 관련된 단자 구조들을 형성하는 소결된 금속 구조는, 임시 지지 층 상에 침착되었던 서스펜션이 취한 형상들과 예측가능한 대응성(predictable correspondence)을 갖는 형상들, 혹은 임시 지지 층 상에 침착되었던 서스펜션이 취한 형상들의 근사적 형태를 갖는 형상들을 보유하거나 혹은 나타낸다.
소결된 금속을 임시 지지 층에 접착하는 것은, (a) 패키지 조립 공정 동안 임시 지지 층으로부터, 소결된 금속의 손상(damage) 혹은 이탈(detachment)을 막기 위해 적절한 접착 혹은 충분히 높은 접착을 제공하도록 세심하게 제어되고, 아울러 추가적으로 (b) 패키지 사이트들이 반도체 다이 및 와이어 본드들을 갖도록 조립되고 에폭시 몰드 컴파운드로 캡슐화된 이후 다이 고정 구조들 및 단자 구조들이 모두 에폭시 몰드 컴파운드 내에서 손상되지 않고 매립(embed)된 상태를 유지시키면서 임시 지지 층이 벗겨질 수 있게 충분히 낮은 접착을 제공하도록 세심하게 제어된다.
앞서의 설명에 추가하여, 본 개시내용에 따른 실시예들은 리드 캐리어를 제공하고, 이러한 리드 캐리어 내에서 리드 캐리어의 각각의 패키지 사이트에서는 패키지들이 조립되고, 리드 캐리어의 이러한 각각의 패키지 사이트는 임시 지지 층 상에 상주하는 혹은 임시 지지 층에 임시로 고정된 패키지 컴포넌트들의 어레이를 포함하며, 여기서, 임의의 주어진 패키지 사이트 혹은 패키지의 와이어 본딩 표면에서의 패키지 컴포넌트들의 구성, 혹은 패키지 사이트 혹은 패키지의 상부 표면에 가장 가까이 있는 패키지 컴포넌트들의 구성과 비교하여, 패키지 사이트 혹은 패키지의 표면 장착 표면 또는 뒤쪽 표면 혹은 바닥 표면 상에는 선택에 따라(optionally), 혹은 선택적으로(selectively), 혹은 요구에 맞게(customizably) 패키지 컴포넌트들의 다른 구성이 존재할 수 있다.
이와 같은 선택사항(option)은, 패키지 사이트에서, 혹은 이에 대응하여 패키지 사이트에서 제조되는 패키지 내에서, 전류 경로 재배선 경로 구조들(즉, 하나 이상의 전류 경로 재배선 경로 구조들)의 세트를 포함시킴으로써 제공된다. 전류 경로 재배선 경로 구조들의 세트는, 전류 경로 재배선 경로 구조들의 세트 내에 전류 경로 재배선 구조들의 하나 이상의 타입들을 포함할 수 있다. 더 구체적으로, 실시예의 세부사항들에 따라, 이러한 재배선 구조들은 미리연결된 재배선 구조들 및/또는 초기에 연결되지 않은 재배선 구조들을 포함할 수 있다. 재배선 구조의 각각의 타입은, 전기적으로 전도성인 길게 연장된 와이어링 구조, 요소, 혹은 부재(예를 들어, 길게 연장된 상호연결 구조)를 포함하거나 혹은 전기적으로 전도성인 길게 연장된 와이어링 구조, 요소, 혹은 부재(예를 들어, 길게 연장된 상호연결 구조)를 형성하며, 이러한 전기적으로 전도성인 길게 연장된 와이어링 구조, 요소, 혹은 부재(예를 들어, 길게 연장된 상호연결 구조)는, 하나 이상의 단자 구조들을 따라, 하나 이상의 단자 구조들 옆에, 하나 이상의 단자 구조들 사이에, 그리고/또는 하나 이상의 단자 구조들 둘레에, 경로가 설정된다. "미리연결된(pre-linked)" 또는 "초기에 연결되지 않은(initially unlinked)"의 명칭(designation)은, 고려 대상인 제조되는 대로의 재배선 구조가, 리드 캐리어 제작 공정 동안 재배선 구조들 및 단자 구조들이 형성되는 방식의 결과로서, (a) 대응하는 미리결정된 단자 구조에 전기적으로 미리결합(pre-couple)되거나 혹은 전기적으로 미리연결(pre-connect)된 것인지, 또는 (b) 단자 구조들에 대해 초기에 전기적으로 표류(floating)하고 있거나 혹은 초기에 전기적으로 격리(isolate)되어 있는지를, 각각 표시한다.
각각의 미리연결된 재배선 구조는, 리드 캐리어 제작 공정 동안, 미리연결된 재배선 구조 및 미리연결된 재배선 구조의 대응하는 단자 구조가 함께 형성되거나 혹은 함께 접합(join)되는 방식의 결과로서, 특정 단자 구조에 전기적으로 미리결합되거나 혹은 미리연결된 제 1 말단 부분 혹은 근단 부분(proximal end portion) 또는 제 1 단부(end) 혹은 근단부(proximal end)에 대응하고 이러한 제 1 말단 부분 혹은 근단 부분 또는 제 1 단부 혹은 근단부를 갖는다. 미리연결된 재배선 구조는, 미리연결된 재배선 구조의 제 2 말단 부분 혹은 원단 부분(distal end portion) 또는 제 2 단부 혹은 원단부(distal end)가 패키지 사이트 혹은 패키지 내의 선택된 위치에서 혹은 요구에 맞는 위치에서 혹은 목표 목적지 위치에서 혹은 (x, y) 위치에서 배치되거나 혹은 상주하도록, 미리연결된 재배선 구조의 대응하는 단자 구조로부터 멀리 연장되고, 그리고 패키지 사이트 혹은 패키지 내의 이러한 선택된 위치 혹은 요구에 맞는 위치 혹은 목표 목적지 위치 혹은 (x, y) 위치는, 패키지 사이트 혹은 패키지의 전체 치수들과 비교하여, 재배선 구조가 대응하고 있는 단자 구조로부터, 떨어져 존재할 수 있거나, 혹은 전형적으로 상당히 멀리 떨어져 있을 수 있거나, 혹은 먼 곳에 있을 수 있다. 따라서, 각각의 미리연결된 재배선 구조는, 미리연결된 재배선 구조의 제 1 단부와 제 2 단부 사이에서 연장되는 길게 연장된 와이어링 구조 혹은 미리연결된 재배선 구조의 제 1 단부 및 제 2 단부로부터 연장되는 길게 연장된 와이어링 구조를 포함하거나 혹은 형성하고, 여기서 제 1 단부는 미리연결된 재배선 구조에 대응하는 미리결정된 단자 구조에 (예를 들어, 제조되는 대로의 이러한 단자 구조에 물리적으로 접합됨으로써) 전기적으로 미리결합되거나 혹은 전기적으로 미리연결된다. 제 2 단부는, 본 발명의 관련 기술분야에서 통상의 기술을 가진 개개인들에 의해 쉽게 이해되는 방식으로, 와이어 본딩에 의해, 반도체 다이의 특정 입력/출력 접합부 혹은 와이어 본드 패드에 선택적으로 결합가능하다.
각각의 초기에 연결되지 않은 재배선 구조는, 초기에 연결되지 않은 재배선 구조의 말단들(extremities)을 정의하는, 제 1 말단 부분 혹은 제 1 단부 및 제 2 말단 부분 혹은 제 2 단부를 갖는 길게 연장된 와이어링 구조를 포함하거나 혹은 형성한다. 초기에 연결되지 않은 재배선 구조의 제 1 단부는, 패키지 사이트 혹은 패키지 내의 특정 제 1 (x, y) 위치 혹은 미리결정된 제 1 (x, y) 위치에서 위치하거나 혹은 배치되고, 초기에 연결되지 않은 재배선 구조의 제 2 단부는, 패키지 사이트 혹은 패키지 내의 특정 제 2 (x, y) 위치 혹은 미리결정된 제 2 (x, y) 위치에서 위치하거나 혹은 배치되는데, 여기서 제 2 (x, y) 위치는 패키지 사이트 혹은 패키지의 전체 치수와 비교하여 제 1 (x, y) 위치와는 각각 별개의 위치이고 제 1 (x, y) 위치로부터 먼 곳에 있을 수 있다. 임의의 주어진 초기에 연결되지 않은 재배선 구조는, 리드 캐리어 제조 공정 동안 초기에 연결되지 않은 재배선 구조들 및 단자 구조들의 형성의 결과로서, 패키지 사이트 혹은 패키지의 대응하는 단자 구조에 미리연결되지 않거나, 미리결합되지 않거나, 혹은 미리결부되지 않는다. 초기에 연결되지 않은 재배선 구조들 및 단자 구조들의 형성에 후속하여, 임의의 주어진 초기에 연결되지 않은 재배선 구조의 일부분, 예를 들어, 초기에 연결되지 않은 재배선 구조의 제 1 단부 혹은 제 2 단부, 또는 초기에 연결되지 않은 재배선 구조의 길이의 특정 단편(segment)은 와이어 본딩에 의해 패키지 사이트 혹은 패키지 내의 특정 단자 구조에 선택적으로 혹은 선택가능하게 결합될 수 있고, 그리고 초기에 연결되지 않은 재배선 구조의 또 하나의 다른 부분은 와이어 본딩에 의해 반도체 다이의 특정 와이어 본드 패드에 선택적으로 혹은 선택가능하게 결합될 수 있다.
앞에서 표시된 바와 같이, 패키지 사이트 혹은 패키지의 임의의 주어진 단자 구조에 대해, 단자 구조의 표면 장착 계면은 각각 패키지 사이트 혹은 패키지의 뒤쪽 표면 혹은 바닥 표면에서 노출되거나 혹은 패키지 사이트 혹은 패키지의 뒤쪽 표면 혹은 바닥 표면을 정의한다. 임의의 주어진 미리연결된 재배선 구조 혹은 초기에 연결되지 않은 재배선 구조는, 하나 이상의 단자 구조들(예를 들어, 일부 실시예들에서는 각각의 단자 구조)과 나란히 있는 또는 동일한 평면에 있는 상부 표면 혹은 위쪽 면을 포함한다. 예를 들어, 미리연결된 재배선 구조는, 임시 지지 층의 표면으로부터 가장 멀리 있는 단자 구조의 표면(즉, 단자 구조의 상부 표면)에서의 이러한 단자 구조의 주변 부분(peripheral portion)에서, 미리연결된 재배선 구조의 대응하는 단자 구조와 나란히 있는 상부 표면 아울러 미리연결된 재배선 구조의 대응하는 단자 구조에 연결되는 상부 표면을 갖는다.
임의의 미리연결된 재배선 구조 혹은 초기에 연결되지 않은 재배선 구조는 또한, 임시 지지 층 위에서(임시 지지 층과 직접 접촉하지 않는 위에서), 그리고 단자 구조들의 표면 장착 계면들 위에서(단자 구조들의 표면 장착 계면들과 직접 접촉하지 않는 위에서), 그리고 하나 이상의 단자 구조들(예를 들어, 각각의 단자 구조)의 수직 범위, 높이, 깊이, 혹은 두께를 따라, 미리결정된 높이 혹은 지점(예를 들어, 근사적 중간-지점)에서 혹은 미리결정된 높이 혹은 지점(예를 들어, 근사적 중간-지점) 위에서, 위치하는 나란히 있는 바닥 표면 혹은 밑면(underside)을 포함한다. 따라서, 재배선 구조들은 단자 구조들의 두께보다 더 작은 두께를 가지고, 그리고 재배선 구조들의 바닥 표면 혹은 밑면은 단자 구조들의 표면 장착 계면들 혹은 뒤쪽 면들로부터 수직으로 떨어져 있거나 혹은 오프셋되어 있다(이에 따라, 패키지 사이트 혹은 패키지의 뒤쪽 면으로부터 수직으로 떨어져 있거나 혹은 오프셋되어 있음).
본 개시내용의 다수의 실시예들에 따르면, 선택에 따라, 전기적으로 절연성인 지지성 물질(electrically insulating supportive material) 혹은 전기적으로 절연성인 지지성 물질(electrically insulating supporting material)(예를 들어, 하나 이상의 전기적 신호 주파수 및/또는 온도 범위들에 걸쳐, 미리결정된 유전 상수(dielectric constant) 혹은 미리결정된 유전 상수 행태(dielectric constant behaviour)를 갖는 전기적으로 절연성인 물질)이, 임시 지지 층의 표면 상에서, 재배선 구조들의 바닥 표면들과 임시 지지 층 사이의 두께를 적어도 부분적으로 채우거나 혹은 완전히 채우며, 배치될 수 있거나 혹은 분산될 수 있다. 특정 실시예들에서, 이러한 전기적으로 절연성인 층은 재배선 구조들의 바닥 표면들과 임시 지지 층 사이의 공간의 두께보다 더 큰 두께를 갖고, 이것은 결과적으로, 재배선 구조들의 두께의 일부분이 이러한 전기적으로 절연성인 층 내에 매립되도록 하고 이러한 전기적으로 절연성인 층에 의해 지지되게 한다.
일 실시예에서, 전기적으로 절연성인 층은, 예를 들어, 25% 내지 90%의 빈 공간(void space)을 갖는 입상 구조(granular structure) 혹은 입상 물질(granular material)을 포함하거나 혹은 이러한 입상 구조 혹은 입상 물질로 형성된다. 입상 구조는, 몰딩 공정 혹은 몰딩 동작 동안 몰드 컴파운드로부터의 수지(resin)가 입상 구조에 침투(infiltrate)할 수 있도록 하여 전기적 절연 층을 강화(reinforcing)시킬 수 있도록 입상 구조의 과립(granule)들의 입자 크기 및 형태(morphology)에 관해 선택되거나 혹은 선별된다.
본 개시내용에 따른 하나 이상의 실시예들의 특정적인 비한정적 목적들 및/또는 장점들은 다음과 같은 것들 중 적어도 일부를 포함한다.
(a) 종래 기술의 기법들을 사용하는 것보다 더 낮은 비용에서 QFN으로 패키징된 반도체 다이들을 생산하기 위해, 간단하게 된 QFN 패키지 조립 공정의 구현을 가능하게 하고 아울러 표준 QFN 패키지 조립 공정으로부터의 단계들을 이상적으로 제거하는 반도체 패키지의 전기적 상호연결 컴포넌트들을 제공하는 것;
(b) 임의의 두 개의 패키징된 반도체 다이들 사이에 어떠한 전기적 연결도 갖지 않은 패키징된 반도체 다이들의 연속적인 스트립(continuous strip)을 생성하기 위해 몰딩 공정 이후 벗겨질 수 있는 희생적인 지지 층, 부재, 매체, 혹은 캐리어 또는 임시 지지 층, 부재, 매체, 혹은 캐리어 상에 배열되는 반도체 패키지의 전기적 상호연결 컴포넌트들을 제공하는 것;
(c) 패키징된 반도체 다이를 전자 시스템의 시스템 보드에 전기적으로 연결하는 것을 용이하게 하기 위해 단지 최소의 양(amount)의 금속만이 패키지에 통합되기 때문에 더 높은 전기적 성능을 가능하게 하는 반도체 패키지의 전기적 상호연결 컴포넌트들을 제공하는 것;
(d) 두 줄보다 많은 줄의 I/O 단자들을 포함시키는 것, 그리고 종래의 리드 프레임 기반의 QFN 패키지들로 실제 구현될 수 있는 I/O 단자들의 수의 몇 배나 많은 수를 포함시키는 것을 가능하게 하는 반도체 패키지의 전기적 상호연결 컴포넌트들을 제공하는 것;
(e) 복수의 파워 구조(power structure)들 및 접지 구조(ground structure)들 그리고 복수의 다이 부착 패드들과 같은 특징부들을 통합시키기 위해서 종래의 리드 프레임 기반의 QFN 패키지들보다 훨씬 더 큰 설계 융통성(design flexibility)을 가능하게 하는 반도체 패키지의 전기적 상호연결 컴포넌트들을 제공하는 것;
(f) 반도체 패키지의 인접하는 표면 장착 솔더 패드들 사이에 하나 이상의 상호연결 구조들의 경로를 설정할 수 있도록 하기 위해 더 세밀한 기하학적 특징부들 혹은 미세한 기하학적 특징부들을 갖는 2차 상호연결 층(secondary interconnect layer)을 제공하는 것; 그리고
(g) 몰딩된 패키지의 바닥 표면 혹은 뒤쪽 표면에 노출되지 않는 2차 상호연결 층을 제공하는 것.
본 개시내용에 따른 특정 실시예들의 추가적인 목적들 및 장점들 그리고/또는 다른 목적들 및 장점들은, 이러한 특정 실시예들에 대응하는 아래의 설명 및 도면들에서 상세히 설명되는 대표적인 실시예들을 고려하는 것으로부터 명백하게 될 것이다.
본 개별화의 실시형태에 따르면, 몰드 컴파운드(mold compound) 내에 캡슐화(encapsulate)되는 패키징된 반도체 다이(packaged semiconductor die)를 조립하기 위한 리드 캐리어(lead carrier)가 제공되고, 이러한 캐리어는, 상부 면(top side) 및 반대편(opposing)에 있는 뒤쪽 면(back side)을 갖는 몰드 컴파운드의 연속적인 시트(continuous sheet)를 포함하고, 몰드 컴파운드의 연속적인 시트는 패키지 사이트(package site)들의 어레이(array)를 형성하고, 각각의 패키지 사이트는 반도체 다이 패키지(semiconductor die package)에 대응하고, 각각의 패키지 사이트는, 반도체 다이(여기서, 반도체 다이는, 상부 면 및 반대편에 있는 뒤쪽 면을 가지고, 반도체 다이의 상부 면 상에 적어도 하나의 와이어 본드 패드(wire bond pad)를 포함함); 단자 구조(terminal structure)들의 세트(set)(여기서, 각각의 단자 구조는, 소결된 물질(sintered material)로 형성되고, 상부 면, 반대편에 있는 뒤쪽 면, 및 높이(height)를 가지며, 단자 구조의 뒤쪽 면은 몰드 컴파운드의 연속적인 시트의 뒤쪽 면에서 노출되고, 단자 구조의 높이는 단자 구조의 상부 면과 뒤쪽 면 사이의 높이임); 전류 경로 재배선 구조(electrical current path redistribution structure)들의 세트(여기서, 각각의 재배선 구조는, 소결된 물질로 형성되는 길게 연장된 와이어링 구조(elongate wiring structure)를 포함하고, 길게 연장된 와이어링 구조는, 제 1 단부(end), 제 1 단부와는 별개인 제 2 단부, 상부 표면(top surface), 반대편에 있는 바닥 표면(bottom surface), 폭(width), 및 두께(thickness)를 가지며, 길게 연장된 와이어링 구조의 두께는 길게 연장된 와이어링 구조의 상부 표면과 바닥 표면 사이의 두께이고, 재배선 구조들의 세트 내에서, 제조되는 대로(as-fabricated)의 임의의 주어진 재배선 구조는, (a) 미리결정된 단자 구조에 전기적으로 미리결합(pre-couple)되는 미리연결된 재배선 구조(pre-linked redistribution structure)이거나, 또는 (b) 각각의 단자 구조로부터 전기적으로 격리(isolate)되는 초기에 연결되지 않은 재배선 구조(initially-unlinked redistribution structure)임); 유전체 구조(dielectric structure)(여기서, 유전체 구조는, 각각의 재배선 구조의 바닥 표면과 몰드 컴파운드의 연속적인 시트의 뒤쪽 면 사이에 배치됨); 복수의 와이어 본드(wire bond)들(여기서, 복수의 와이어 본드들은, 반도체 다이, 단자 구조들의 세트, 및 재배선 구조들의 세트 사이의 전기적 결합들을 선택적으로 확립됨); 그리고 경화된 몰드 컴파운드(hardened mold compound)(여기서, 경화된 몰드 컴파운드는, 반도체 다이, 단자 구조들의 세트, 재배선 구조들의 세트, 및 복수의 와이어 본드들을 캡슐화함)를 포함하고, 여기서 각각의 재배선 구조의 바닥 표면은 몰드 컴파운드의 연속적인 시트의 상부 면을 향해 몰드 컴파운드의 연속적인 시트의 뒤쪽 면으로부터 떨어져 오프셋(offset)되어 있다.
각각의 재배선 구조는, 하나 이상의 단자 구조들의 주변 부분(peripheral portion)들을 따라, 주변 부분들 사이에, 그리고/또는 주변 부분들 둘레에, 경로(route)가 설정된다. 각각의 패키지 사이트는 최대 수백 개의 단자 구조들을 포함할 수 있고, 그리고 각각의 패키지 사이트는 단자 구조들의 주변 부분들 사이에 경로가 설정되는 복수의 재배선 구조들을 포함할 수 있다.
적어도 하나의 재배선 구조는 길게 연장된 와이어링 구조의 폭보다 더 큰 폭을 갖는 원격 단자 구조(remote terminal structure)를 통합적으로(integrally) 포함할 수 있고, 그리고 적어도 하나의 재배선 구조는 가능하게는 복수의 원격 단자 구조들을 통합적으로 포함할 수 있다.
각각의 패키지 사이트에서, 각각의 재배선 구조의 상부 표면은 각각의 단자 구조의 상부 면과 나란히 있다. 각각의 재배선 구조의 바닥 표면은 몰드 컴파운드의 연속적인 시트의 뒤쪽 면에서 노출되지 않는다. 또한, 각각의 단자 구조의 뒤쪽 면은 패키지 사이트에 대응하는 반도체 다이 패키지에 대한 표면 장착 접합부(surface mount junction)를 정의한다.
복수의 와이어 본드들은, 반도체 다이와 재배선 구조들의 세트 사이에 선택적으로 형성되는 제 1 와이어 본드들; 그리고 반도체 다이와 단자 구조들의 세트 사이에 선택적으로 형성되는 제 2 와이어 본드들을 포함한다. 재배선 구조들의 세트는 적어도 하나의 초기에 연결되지 않은 재배선 구조를 포함할 수 있고, 그리고 복수의 와이어 본드들은, 단자 구조들의 세트와 적어도 하나의 초기에 연결되지 않은 재배선 구조 사이에 선택적으로 형성되는 제 3 와이어 본드들을 포함할 수 있다. 재배선 구조들의 세트는, 적어도 하나의 미리연결된 재배선 구조 및 적어도 하나의 초기에 연결되지 않은 재배선 구조를 포함할 수 있다.
유전체 구조는 입상 물질(granular material)을 포함하거나 혹은 입상 물질로 형성되고, 여기서 입상 물질은 입상 물질 내에 몰드 컴파운드에 의해 점유되는 빈 공간(void space)들을 갖는다. 입상 물질은 빈 공간들의 몰드 컴파운드 점유 전에 입상 물질 내에 25% 내지 90%의 빈 공간들을 포함할 수 있다.
각각의 패키지 사이트에서, 유전체 구조는 패키지 사이트의 바닥으로부터 각각의 재배선 구조의 상부 표면 아래 각각의 재배선 구조의 두께의 일부분(fraction)까지 수직으로 연장된다.
제조 동안, 리드 캐리어는, 몰드 컴파운드의 연속적인 평평한 시트의 바닥 면(bottom side) 및 각각의 단자 구조의 바닥 면을 지지하는 상부 면을 갖는 임시 지지 층(temporary support layer)을 포함하고, 임시 지지 층은 리드 캐리어로부터 벗겨져 제거가능(peelably removable)하다. 각각의 단자 구조는 주변 경계(peripheral border)를 갖고, 단자 구조들의 세트 내에 있는 적어도 하나의 단자 구조의 주변 경계는 오버행 영역(overhang region)을 포함하고, 오버행 영역은 단자 구조의 위쪽 부분(upper portion)이 단자 구조의 아래쪽 부분(lower portion)을 넘어 측면으로 연장되게 하며, 여기서 오버행 영역은 경화된 몰드 컴파운드로부터 단자 구조의 하향 수직 변위(downward vertical displacement)에 저항(resist)하도록 경화된 몰드 컴파운드와 맞물려(interlock) 있다. 각각의 패키지 사이트에서, 임시 지지 층의 상부 표면에 대한 각각의 단자 구조의 접착(adhesion)의 레벨(level)은, 경화된 몰드 컴파운드에 대한 단자 구조의 주변 경계의 접착의 레벨보다 더 작다.
각각의 패키지 사이트는 상부 면 및 뒤쪽 면을 갖는 다이 고정 구조(die fixing structure)를 포함하고, 여기서 다이 고정 구조의 상부 면 상에는 반도체 다이의 뒤쪽 면이 상주(reside)하고, 다이 고정 구조의 뒤쪽 면은 패키지 사이트에 대응하는 패키지의 표면 장착 접합부를 정의하기 위해 몰드 컴파운드의 연속적인 시트의 뒤쪽 면에서 노출된다.
본 개시내용의 실시형태에 따르면, 상부 면 및 반대편에 있는 뒤쪽 면을 갖는 반도체 다이 패키지가 제공되며, 이러한 반도체 다이 패키지는, 반도체 다이(여기서, 반도체 다이는, 상부 면 및 반대편에 있는 뒤쪽 면을 가지고, 반도체 다이의 상부 면 상에 적어도 하나의 와이어 본드 패드를 포함함); 단자 구조들의 세트(여기서, 각각의 단자 구조는, 소결된 물질로 형성되고, 상부 면, 반대편에 있는 뒤쪽 면, 및 높이를 가지며, 단자 구조의 뒤쪽 면은 몰드 컴파운드의 연속적인 시트의 뒤쪽 면에서 노출되고, 단자 구조의 높이는 단자 구조의 상부 면과 뒤쪽 면 사이의 높이임); 전류 경로 재배선 구조들의 세트(여기서, 각각의 재배선 구조는, 소결된 물질로 형성되는 길게 연장된 와이어링 구조를 포함하고, 길게 연장된 와이어링 구조는, 제 1 단부, 제 1 단부와는 별개인 제 2 단부, 상부 표면, 반대편에 있는 바닥 표면, 및 두께를 가지며, 길게 연장된 와이어링 구조의 두께는 길게 연장된 와이어링 구조의 상부 표면과 바닥 표면 사이의 두께이고, 재배선 구조들의 세트 내에서, 제조되는 대로의 임의의 주어진 재배선 구조는, (a) 미리결정된 단자 구조에 전기적으로 미리결합되는 미리연결된 재배선 구조이거나, 또는 (b) 각각의 단자 구조로부터 전기적으로 격리되는 초기에 연결되지 않은 재배선 구조임); 유전체 구조(여기서, 유전체 구조는, 적어도 하나의 재배선 구조들 각각의 바닥 표면과 몰드 컴파운드의 연속적인 시트의 바닥 사이에서 패키지의 아래쪽 부분을 점유함); 복수의 와이어 본드들(여기서, 복수의 와이어 본드들은, 반도체 다이, 단자 구조들의 세트, 및 재배선 구조들의 세트 사이의 전기성을 선택적으로 확립함); 그리고 경화된 몰드 컴파운드(여기서, 경화된 몰드 컴파운드는, 반도체 다이, 단자 구조들의 세트, 재배선 구조들의 세트, 및 복수의 와이어 본드들을 캡슐화함)를 포함하고, 여기서, 각각의 재배선 구조의 바닥 표면은 몰드 컴파운드의 연속적인 시트의 뒤쪽 면으로부터 수직으로 떨어져 오프셋되어 있다. 반도체 다이 패키지는 또한, 앞에서 설명된 바와 같은 다이 고정 구조를 포함한다. 더욱이, 단자 패드들의 세트, 재배선 구조들의 세트, 유전체 구조, 복수의 와이어 본드들, 및 몰드 컴파운드의 실시형태들은 앞에서 설명된 것과 유사할 수 있거나 혹은 동일할 수 있다. 반도체 다이 패키지는, 콰드 플랫 노 리드(Quad Flat No Lead, QFN) 패키지일 수 있다.
본 개시내용의 실시형태에 따르면, 리드 캐리어를 통해, 패키징된 반도체 다이를 제조하기 위한 고정이 제공되며, 이러한 공정은, 상부 면을 갖는 임시 지지 층을 제공하는 단계(여기서, 임시 지지 층의 상부 면 상에는 반도체 다이 패키지들이, 대응하는 패키지 사이트들에서 제조되게 되고, 각각의 패키지 사이트는 임시 지지 층의 상부 면 상에서 임시 지지 층의 미리결정된 분할 영역(fractional area)을 포함함); 임시 지지 층의 상부 면 상에 프리폼 구조(preform structure)를 제공하는 단계(여기서, 프리폼은 제 1 프리폼 층(preform layer) 및 제 2 프리폼 층을 갖고, 제 1 프리폼 층은 제 1 프리폼 층 내에 형성되는 개구(opening)들을 갖고, 개구들을 통해 임시 지지 층의 상부 면이 노출되고, 개구들은 각각의 패키지 사이트에서 제1의 미리결정된 패턴(pattern)을 정의하고, 제 2 프리폼 층은 제 1 프리폼 층 위에 배치되고, 제 2 프리폼 층은 제 2 프리폼 층 내에 형성되는 캐비티(cavity)들의 세트를 포함하고, 캐버티들은 각각의 패키지 사이트에서 제2의 미리결정된 패턴을 정의함); 제 1 프리폼 층의 개구들 내에 그리고 제 2 프리폼 층의 캐비티들 내에 소결가능한 금속(sinterable metal)을 갖고 있는 페이스트(paste)를 배치하는 단계; 그리고 각각의 패키지 사이트에서, 제1의 미리결정된 패턴에 대응하는 단자 구조들의 세트 그리고 제2의 미리결정된 패턴에 대응하는 전류 경로 재배선 구조들의 세트를 각각 제조하기 위해 페이스트를 소결시키는 단계를 포함하며, 여기서, 단자 구조들의 세트의 각각의 단자 구조는, 상부 면, 반대편에 있는 뒤쪽 면, 및 높이를 가지며, 단자 구조의 뒤쪽 면은 임시 지지 층에 부착되고, 단자 구조의 높이는 단자 구조의 상부 면과 뒤쪽 면 사이의 높이이며, 그리고 전류 경로 재배선 구조들의 세트의 각각의 재배선 구조는, 길게 연장된 와이어링 구조를 포함하고, 길게 연장된 와이어링 구조는, 폭, 제 1 단부, 별개의 제 2 단부, 상부 표면, 바닥 표면, 및 두께를 가지며, 길게 연장된 와이어링 구조의 두께는 길게 연장된 와이어링 구조의 상부 표면과 바닥 표면 사이의 두께이고, 각각의 재배선 구조들의 바닥 표면은 임시 지지 층의 상부 면으로부터 떨어져 오프셋되어 있고, 재배선 구조들의 세트 내에서, 임의의 주어진 재배선 구조들은, (a) 미리결정된 단자 구조에 전기적으로 미리결합되는 제조되는 대로의 미리연결된 재배선 구조, 또는 (b) 각각의 단자 구조 및 임시적 지지 층으로부터 전기적으로 격리되는 제조되는 대로의 초기에 연결되지 않은 재배선 구조 중 하나를 포함한다. 재배선 구조들의 세트는, 하나 이상의 미리연결된 재배선 구조들 및/또는 하나 이상의 초기에 연결되지 않은 재배선 구조들을 포함할 수 있다.
이러한 공정은 또한, 임시 지지 층의 상부 표면과 각각의 재배선 구조의 바닥 표면 사이에 배치되는 유전체 구조를 제공하는 단계; 각각의 패키지 사이트에서, 반도체 다이를 패키지 사이트의 중앙 영역(central region)에 배치하여 패키지 사이트의 각각의 단자 구조가 반도체 다이 주변에 있게 되도록 하는 단계; 각각의 패키지 사이트에서, 반도체 다이, 단자 구조들의 세트, 및 재배선 구조들의 세트 사이의 전기적 결합들을 선택적으로 확립하는 복수의 와이어 본드들을 형성하는 단계; 패키지 사이트들에 걸쳐 몰드 컴파운드를 도포하여 반도체 다이, 단자 패드들의 세트, 재배선 구조들의 세트, 및 복수의 와이어 본드들이 몰드 컴파운드 내에 캡슐화되도록 함으로써, 몰딩된 패키지 사이트(molded package site)들의 연속적인 시트를 형성하는 단계; 몰딩된 패키지 사이트들의 연속적인 시트로부터 임시 지지 층을 벗겨내는 단계; 그리고 몰딩된 패키지 사이트들의 연속적인 시트 내에서 개개의 패키지 사이트들을 서로로부터 분리시켜 개개의 패키지들을 형성하는 단계를 포함하고, 여기서 개개의 패키지들은 각각, 선택된 반도체 다이, 단자 구조들의 세트, 재배선 구조들의 세트, 및 복수의 와이어 본드들을 포함하고, 각각의 패키지는 상부 면 및 반대편에 있는 바닥면을 포함하고, 각각의 패키지의 바닥면에서 패키지의 단자 구조들의 세트의 바닥면들이 노출되어 패키지의 표면 장착 접합부들을 형성하게 된다.
복수의 와이어 본드들은, 반도체 다이와 재배선 구조들의 세트 사이에 선택적으로 형성되는 제 1 와이어 본드들; 그리고 반도체 다이와 단자 구조들의 세트 사이에 선택적으로 형성되는 제 2 와이어 본드들을 포함한다. 재배선 구조들의 세트는 적어도 하나의 초기에 연결되지 않은 재배선 구조를 포함할 수 있고, 복수의 와이어 본드들은 또한, 단자 구조들의 세트와 적어도 하나의 초기에 연결되지 않은 재배선 구조 사이에 선택적으로 형성되는 제 3 와이어 본드들을 포함할 수 있다.
도 1은 QFN 반도체 패키지들의 제조에서 사용되는 종래의 에칭된 리드 프레임을 예시한 것이다.
도 2는 도 1의 리드 프레임의 일부분을 확대한 도면으로 이러한 리드 프레임의 단일 패키지 사이트 혹은 패키지 조립 사이트를 보여준다.
도 3은 본 개시내용의 실시예에 따른 리드 캐리어를 예시한 것으로, 본 개시내용의 실시예에 따른 이러한 리드 캐리어 상에 복수의 QFN 타입 반도체 패키지들을 제조, 조립, 혹은 제작하기 위한 리드 캐리어를 예시한 것이다.
도 4a는 본 개시내용의 실시예에 따른 리드 캐리어에 대응하는 개별 패키지 조립 사이트를 확대한 것이다.
도 4b는 본 개시내용의 또 하나의 다른 실시예에 따른 리드 캐리어에 대응하는 개개의 패키지 조립 사이트를 확대한 것이다.
도 5(a) 내지 도 5(h)는 본 개시내용의 실시예에 따른 리드 캐리어를 제조하기 위한 대표적인 공정의 일부분들을 예시하는 단면도들이다.
도 6은 본 개시내용의 실시예에 따른 대표적인 미리연결된 재배선 구조의 세부사항들을 보여준다.
도 7은 본 개시내용에 따른 리드 캐리어의 예를 보여주는 것으로, 여기서 리드 캐리어는 패키지 사이트 혹은 패키지 사이트로부터 형성되는 패키지의 재배선 구조들 아래에 그리고 가능하게는 재배선 구조들의 수직으로 연장되는 부분들 둘레에 배치되는 유전체 구조를 포함한다.
도 8은 소결 이후, 그리고 리드 캐리어에 유전체 구조를 도포한 이후, 그리고 리드 캐리어 상에 와이어 본드들을 형성하기 전, 본 개시내용에 따른 리드 캐리어의 대표적인 실시예를 단면 형태로 보여준다.
도 9는 본 개시내용의 실시예에 따른 리드 캐리어 제작 공정의 추가적인 실시형태들을 보여주는 예시적 단면도이며, 여기서는 리드 캐리어 상에 재배선 구조들을 제조하기 위해 2-층 프리폼 구조가 제공된다.
본 개시내용의 실시형태들이 도면들을 참조하여 이하에서 상세히 설명되며, 도면들은 본 개시내용에 따른 특정된 대표적인 실시예들을 예시한다.
도 3은 본 개시내용의 실시예에 따른 리드 캐리어(1000)를 예시하고, 이러한 리드 캐리어(1000)는 임시 지지 층, 부재, 매체, 혹은 캐리어(100)를 포함하고, 이러한 임시 지지 층, 부재, 매체, 혹은 캐리어(100)는 상부 면 혹은 상부 표면(101)을 갖고, 이러한 상부 면 혹은 상부 표면(101) 상에는 복수의 반도체 패키지 사이트들(70)이 배열되어 있다. 도 4a는 본 개시내용의 실시예에 따른 대표적인 개별 패키지 사이트(70)를 보여주는 확대된 도면 혹은 근접 도면(close up view)이며, 이러한 패키지 사이트(70)는, 다이 고정 구조들(80)의 세트(여기서, 다이 고정 구조들(80) 각각은 반도체 다이, 집적 회로 칩, 혹은 다른 타입의 반도체 디바이스 혹은 마이크로전자 디바이스(microelectronic device)(예를 들어, 마이크로전자기계(MicroelEctroMechanical)(MEMS) 디바이스)(110)를 수용하도록 구성됨); 다이 고정 구조(들)(80)와 관련된 전기적으로 전도성인 단자 구조들(90)의 어레이; 그리고 적어도 하나의 전기적으로 전도성인 제 1 재배선 구조 혹은 미리연결된 재배선 구조(95)를 포함한다. 이와 같은 재배선 구조(95)는, 제 1 부분 혹은 근단 부분 또는 제 1 단부 혹은 근단부(여기서, 이러한 제 1 부분 혹은 근단 부분 또는 제 1 단부 혹은 근단부는, 대응하는 단자 구조(90)에 전기적으로 미리결합되거나 혹은 미리연결되고, 그리고 이러한 단자 구조(90)로부터 돌출(project)되어 있거나 혹은 이러한 단자 구조(90)로부터 멀리 연장됨); 제 2 부분 혹은 원단 부분 또는 제 2 단부 혹은 원단부(여기서, 제 2 부분 혹은 원단 부분 또는 제 2 단부 혹은 원단부는, 이러한 단자 구조(90)로부터 멀리 배치되어 있고, 그리고 반도체 다이(110)의 위쪽 표면 상에 배치되어 있는 임의의 특정 와이어 본드 패드(130)에 제조되는 대로 초기에 전기적으로 결합되어 있지 않거나 혹은 연결되어 있지 않음); 그리고 재배선 구조(95)의 근단부와 원단부 사이에서 연장되는 길게 연장된 와이어링 부분(elongate wiring portion)을 포함한다. 따라서, 도 4a에서 도시된 것과 같은 실시예들에서, 적어도 하나의 미리연결된 재배선 구조(95)는, 특정 단자 구조(90)(예를 들어, 이러한 재배선 구조(95)와 이러한 재배선 구조(95)의 대응하는 단자 구조(90)가 리드 캐리어 제작 공정 동안 형성되는 혹은 통합적으로 접합되는 방식의 결과로서, 미리연결된 재배선 구조(95)의 근단부가 전기적으로 결합되거나 혹은 연결되는 미리결정된 단자 구조(90))에 대응하고, 그리고 이러한 특정 단자 구조(90)에 전기적으로 미리연결되거나, 혹은 결합되거나, 혹은 연결되고, 그리고 이러한 특정 단자 구조(90)로부터 돌출되거나 혹은 멀리 연장된다. 미리연결된 재배선 구조(95)의 원단부는, 패키지 사이트(70)의 전체 치수들에 관하여, 미리연결된 재배선 구조가 대응하고 있는 단자 구조(90)로부터 멀리 떨어진 곳에 배치될 수 있다. 일부 실시예들에서, 하나 이상의 미리연결된 재배선 구조들(95)은 예를 들어, 미리연결된 재배선 구조(95)의 원단부에서, 대응하는 원격 단자 구조(96)를 포함한다.
앞서의 설명에 추가하여, 미리연결된 재배선 구조(95)는 미리연결된 재배선 구조(95)의 길이를 따라 연장되는 상부 표면 및 바닥 표면을 포함한다. 미리연결된 재배선 구조(95)의 상부 표면은 미리연결된 재배선 구조(95)의 대응하는 단자 구조(90)의 상부 표면과 나란히 있을 수 있거나 혹은 동일한 평면에 있을 수 있다. 미리연결된 재배선 구조(95)의 바닥 표면은 임시 지지 층의 상부 면(101) 위에 배치되고, 따라서, 미리연결된 재배선 구조(95)의 대응하는 단자 구조(90)의 바닥 면 위에 배치된다(그리고 예를 들어, 패키지 사이트(70)에서 각각의 단자 구조(90)의 바닥 면들 위에 배치됨). 따라서, 미리연결된 단자 구조(95)는, 미리연결된 재배선 구조(95)의 대응하는 단자 구조(90)에 대해서, 상승된 혹은 부분적 두께를 갖는 전기적으로 전도성인 구조 혹은 요소로서 정의될 수 있으며, 이러한 미리연결된 재배선 구조(95)는, 미리연결된 재배선 구조(95)의 대응하는 단자 구조(90)와는 대조적으로, 임시 지지 층(100)의 상부 면(101)과 직접적으로 접촉하지 않는다.
와이어 본드들(120)은, 본 발명의 기술분야에서 통상의 기술을 가진 개개인들에 의해 쉽게 이해되는 방식으로, 반도체 다이(110)의 위쪽 표면 상에 배치된 입력/출력 접합부들 혹은 와이어 본드 패드들(130)과 패키지 사이트(70)의 (a) 단자 구조들(90) 및 (b) 원격 단자 구조(들)(96) 사이에 체계적으로 그리고 선택적으로 형성될 수 있다.
간결한 설명을 위해 그리고 이해를 돕기 위해, 도 4a에서 보여지는 대표적인 실시예는, 패키지 사이트(70)가 각각의 다이 고정 구조(80) 둘레에 단지 4개의 단자 패드들(90)만을 포함하는 것으로 보여지고 있다는 점; 패키지 사이트(70)가 단자 구조들(90) 중 하나의 단자 구조에 대응하는 단일의 미리연결된 재배선 구조(95)를 포함한다는 점; 그리고 집적 회로 칩(110)의 위쪽 표면이 단지 4개의 와이어 본드 패드들(130)만을 포함하고, 이러한 4개의 와이어 본드 패드들(130) 중 3개의 와이어 본드 패드들(130)은 패키지 사이트(70)의 단자 구조들(90)에 직접적으로 와이어 본딩되어 있고, 그리고 4개의 와이어 본드 패드들(130) 중 1개의 와이어 본드 패드(130)는 미리연결된 재배선 구조(95)의 원격 단자 구조(96)에 직접적으로 와이어 본딩되어 있다는 점에서, 전형적인 실시예보다 상당히 간략화된 것이다.
본 발명의 관련 기술분야에서 통상의 기술을 가진 개개인들은, 전형적인 실시예에서, 집적 회로 칩(110)이 적어도 하나의 와이어 본드 패드(130) 및 잠재적으로 수백 개의 와이어 본드 패드들(130)을 포함한다는 것을 이해할 것이다. 이에 대응하여, 적어도 하나의 단자 구조(90) 및 잠재적으로 수백 개의 단자 구조들(90)이 다이 고정 구조(들)(80) 둘레에 존재하고, 그리고 미리연결된 재배선 구조들(95)이 또한 실시예의 세부사항들 및 상황적 세부사항들에 따라 그 수에 있어서 한 개 이상 존재할 수 있다. 단자 구조들(90)은 전형적으로 복수의 줄(row)들(예를 들어, 둘 이상의 줄들)로 존재하고, 이러한 복수의 줄들에는 다이 고정 구조(들)(80)에 가장 가까이 있는 가장 안쪽에 있는 줄, 그리고 다이 고정 구조(들)(80)로부터 가장 멀리 떨어져 있는 가장 바깥쪽에 있는 줄, 그리고 단자 구조들(90)의 가장 안쪽에 있는 줄과 가장 바깥쪽에 있는 줄 사이에 있는 잠재적으로 하나의 중간 줄 혹은 다수의 중간 줄들이 포함된다. 미리연결된 재배선 구조들(95) 및 미리연결된 재배선 구조들(95)의 대응하는 원격 단자 구조들(96)은 특정 단자 구조들(90) 내에, 특정 단자 구조들(90) 사이에, 그리고/또는 특정 단자 구조들(90) 둘레에, 배치될 수 있거나, 혹은 경로가 설정될 수 있다. 더욱이, 일부 혹은 모든 단자 구조들(90), 미리연결된 재배선 구조들(95), 그리고/또는 원격 단자 구조들(96)은 서로에 대해 더 작거나 혹은 더 클 수 있고, 그리고/또는 도 4a의 간략화된 대표적인 실시예에서 도시된 다이 고정 구조(90)와 비교해 더 작거나 혹은 더 클 수 있다.
도 4b는 본 개시내용의 또 하나의 다른 실시예에 따른 대표적인 개별 패키지 사이트(70)를 보여주는 확대된 도면 혹은 근접 도면이다. 도 4b에 도시된 것과 같은 실시예들에서, 패키지 사이트(70)는, 반도체 다이를 수용하도록 구성된 하나 이상의 다이 고정 구조들(80); 다이 고정 구조(들)(80)와 관련된 전기적으로 전도성인 단자 구조들(90)의 어레이; 그리고 다이 고정 구조들(80)의 세트와 관련된 적어도 하나의 전기적으로 전도성인 제 2 재배선 구조 혹은 초기에 연결되지 않은 재배선 구조(97)를 포함한다. 간결한 설명을 위해 그리고 이해를 돕기 위해, 도 4b에서 보여지는 실시예는, 도 4a에 대한 실시예와 유사한 방식으로, 전형적인 실시예와 비교해 상당히 간략화된 것이다.
초기에 연결되지 않은 재배선 구조(97)는, 패키지 사이트(70)의 제 1 (x, y) 위치에서 배치된 제 1 단부; 패키지 사이트의 치수들과 비교하여, 제 1 (x, y) 위치로부터 먼 곳에 있을 수 있는 패키지 사이트(70)의 별개의 제 2 (x, y) 위치에서 배치된 제 2 단부; 그리고 초기에 연결되지 않은 재배선 구조(97)의 제 1 단부와 제 2 단부 사이에서 연장되는 길게 연장된 와이어링 구조를 포함한다. 초기에 연결되지 않은 재배선 구조(97)는 또한, 상부 표면 및 바닥 표면을 포함하고, 여기서 초기에 연결되지 않은 재배선 구조(97)의 상부 표면은, 단자 구조들(90)의 상부 면들과 나란히 있거나 혹은 동일한 평면에 있고, 초기에 연결되지 않은 재배선 구조(97)의 바닥 표면은, 임시 지지 층(100)의 상부 면(101) 위에 배치되고, 따라서 단자 구조들(90)의 바닥 면들 위에 배치된다.
초기에 연결되지 않은 재배선 구조(97)의 제 1 단부 및 초기에 연결되지 않은 재배선 구조(97)의 제 2 단부 또는 제 1 단부와 제 2 단부 사이에 있는 길게 연장된 와이어링 구조 그 어떤 것도 와이어 본딩 절차 이전에 임의의 단자 구조(90)에 결합되지 않고 또는 연결되지 않으며, 여기서 와이어 본딩 절차는, 초기에 연결되지 않은 재배선 구조(97)의 특정 부분과 선택된 혹은 선택가능한 단자 구조(90) 사이의 전기적 결합 혹은 연결을 선택적으로 혹은 선택가능하게 확립하기 위해 초기에 연결되지 않은 재배선 구조(97) 및 단자 구조들(90)의 제조 이후 수행된다. 따라서, 초기에 연결되지 않은 재배선 구조(97)는, 패키지 사이트의 단자 구조들(90) 혹은 임시 지지 층(100)에 제조되는 대로 전기적으로 결합되지 않은 혹은 연결되지 않은 상승된 혹은 부분적 두께를 갖는 전기적으로 전도성인 구조 혹은 요소로서 정의될 수 있다(예를 들어, 제조되는 대로, 초기에 연결되지 않은 재배선 구조(97)는 전기적으로 표류하는 구조 혹은 요소로서 정의될 수 있음).
와이어 본드(120)는 또한, 반도체 다이(110)의 위쪽 표면 상에 배치되는 선택된 와이어 본드 패드(130)와 초기에 연결되지 않은 재배선 구조(97)의 특정 부분 사이에 형성될 수 있고, 그럼으로써 본 발명의 기술분야에서 통상의 기술을 가진 개개인들에 의해 쉽게 이해될 방식으로, 이러한 재배선 구조(97)를 반도체 다이(110)에 전기적으로 결합시키게 되거나, 혹은 연결시키게 되거나, 혹은 결부시키게 된다. 유사하게, 와이어 본드(120)는 또한, 선택된 단자 구조(90)와 초기에 연결되지 않은 재배선 구조(97)의 또 하나의 다른 부분 사이에 선택적으로 형성될 수 있고, 그럼으로써 이러한 재배선 구조(97)를 선택된 단자 구조(90)에 전기적으로 결합시키게 되거나, 혹은 연결시키게 되거나, 혹은 결부시키게 된다.
도 4b에서 표시된 바와 같이, 주어진 초기에 연결되지 않은 재배선 구조(97)는, 앞에서 설명된 미리연결된 재배선 구조(95)에 대한 원격 단자 구조(96)와 유사한 방식으로, 초기에 연결되지 않은 재배선 구조(97) 상에 혹은 초기에 연결되지 않은 재배선 구조(97)를 따라, 하나 이상의 원격 단자 구조들(96)을 포함할 수 있다. 예를 들어, 초기에 연결되지 않은 재배선 구조(97)는, 초기에 연결되지 않은 재배선 구조(97)의 제 1 단부에서, 초기에 연결되지 않은 재배선 구조(97)의 제 2 단부에서, 그리고/또는 이러한 제 1 단부 및 제 2 단부 사이에서 연장되는 길게 연장된 와이어링 구조의 길이를 따라 있는 하나 이상의 위치들에서, 원격 단자 구조(96)를 포함할 수 있다. 따라서, 제 1 와이어 본드(120)는, 반도체 다이의 특정 와이어 본드 패드(130)와 주어진 초기에 연결되지 않은 재배선 구조(97)의 선택된 원격 단자 구조(예를 들어, 제 1 원격 단자 구조)(96) 사이에 형성될 수 있고, 그럼으로써 이러한 재배선 구조(97)를 반도체 다이(110)에 전기적으로 결합시키게 되거나, 혹은 연결시키게 되거나, 혹은 결부시키게 되고, 그리고 제 2 와이어 본드(120)는, 선택된 단자 구조(90)와 이러한 재배선 구조(97)의 또 하나의 다른 원격 단자 구조(예를 들어, 제 2 원격 단자 구조)(96) 사이에 형성될 수 있고, 그럼으로써 이러한 재배선 구조(97)를 선택된 단자 구조(90)에 전기적으로 결합시키게 되거나, 혹은 연결시키게 되거나, 혹은 결부시키게 된다.
후속되는 설명에서, 다이 고정 구조들(80), 단자 구조들(90), 미리연결된 재배선 구조들(95) 및/또는 초기에 연결되지 않은 재배선 구조들(97), 그리고 미리연결된 재배선 구조들(95) 및/또는 초기에 연결되지 않은 재배선 구조들(97)에 대응하는 원격 단자 구조들(96)은 집합적으로 상호연결 구조들로서 지칭될 수 있다. 다양한 실시예들에서, 상호연결 구조들은 금 열초음파 와이어 본딩 공정 및 SMT 솔더링 공정 양쪽 모두와 잘 맞는 은과 같은 금속 혹은 금속 합금(예를 들어, 단일 금속 혹은 금속 합금)을 포함할 수 있다.
상호연결 구조들은, 제1의 제어되는 공간 구성에서 혹은 제1의 정밀하게 제어되는 공간 구성에서, 임시 지지 층(100) 상에 서스펜션 매체와 혼합된 금속 분말 또는 서스펜션 매체 내에 분포되거나 혹은 분산된 금속 분말을 도포하는 것 혹은 침착시키는 것, 그 다음에 제2의 제어되는 구성에서 혹은 제2의 높은 제어도를 갖는 구성에서, 서스펜션 매체 내에 금속 분말을 갖고 있는 임시 지지 층(100)을 (a) 서스펜션 매체로 하여금 분해 및 분산될 수 있도록 하는 충분한 온도 아울러 (b) 금속 분말이 고밀도의 덩어리를 갖는 구조들로 소결될 수 있도록 하는 충분한 온도까지 가열하는 것과 관련되어 형성될 수 있고, 여기서 제2의 제어되는 구성 혹은 제2의 높은 제어도를 갖는 구성은, 서스펜션 매체 내의 금속 분말이 임시 지지 층(100) 상에 배치되었을 때 나타냈던 혹은 점유했던 구성 혹은 프로파일(profile)과 관련되거나 또는 서스펜션 매체 내의 금속 분말이 임시 지지 층(100) 상에 배치되었을 때 나타냈던 혹은 점유했던 구성 혹은 프로파일에 대응한다.
소결 이후, 몰딩 공정이 수행되고, 이러한 몰딩 공정 동안, 에폭시 몰드 컴파운드가 전체 리드 캐리어(1000)에 걸쳐 도포되거나 혹은 배포되며, 이에 따라 리드 캐리어(1000)의 각각의 패키지 사이트(70)에서, 반도체 다이(들)(110), 다이 고정 구조(들)(80), 단자 구조들(90), 재배선 구조(들)(95, 97), 원격 단자 구조(들)(96), 및 와이어 본드들(120)이 에폭시 몰드 컴파운드 내에 매입(encase)되거나, 혹은 캡슐화(encapsulate)되거나, 혹은 매립(embed)된다. 몰딩 공정의 결과로서, 몰딩된 패키지 사이트들(70)의 연속적인 시트, 스트립, 혹은 어레이가 임시 지지 층(100) 상에 존재하고 그리고 임시 지지 층(100)에 의해 지지된다. 각각의 몰딩된 패키지 사이트(70)는, 몰드 컴파운드(70)에 매립된, 적어도 하나의 반도체 다이(110), 그리고 여기에 더하여, 관련된 상호연결 구조들 및 와이어 본드들(110)을 포함한다. 몰딩된 패키지 사이트들의 시트, 스트립, 혹은 어레이 내에서, 각각의 패키지 사이트(70)는 경화된 몰드 컴파운드를 통해, 인접하는 혹은 인근의 패키지 사이트(70)에 구조적으로 연결된다. 따라서, 적어도 세 개의 몰딩된 패키지 사이트들(70)을 포함하는 몰딩된 시트 내에서, 각각의 몰딩된 패키지 사이트(70)는 경화된 몰드 컴파운드(70)에 의해 복수의 가장 가까이 있는 이웃하는 몰딩된 패키지 사이트들(70)에 구조적으로 연결된다.
몰드 컴파운드가 경화된 이후, 임시 지지 층(100)은 몰딩된 패키지 사이트들(70)의 시트로부터 벗겨질 수 있고, 이것은 몰딩된 패키지 사이트들(70)의 연속적인 독립형(stand-alone) 혹은 지지되지 않는(unsupported) 시트, 스트립, 혹은 어레이를 생성한다. 앞서 언급된 소결 공정의 결과로서, 다이 고정 구조들(80) 및 단자 구조들(90)은, 패키지 제조 혹은 조립 동안 이들이 이탈되지 않도록 혹은 손상되지 않도록 임시 지지 층(100)에 충분히 잘 접착되며, 하지만 몰딩된 패키지 사이트들(70)의 지지되지 않는 스트립에서 이들이 자신들의 의도된 위치들에 잔존하면서 임시 지지 층(100)으로부터 깨끗하게 벗겨질 수 있도록 임시 지지 층(100)에 대해 충분히 낮은 접착을 또한 갖는다.
임시 지지 층(100)이 벗겨진 이후에, 와이어 본드들(120)이 고정된 단자 구조들(90)의 상부 표면들 및 반도체 다이들(110)의 상부 표면들 반대편에 있는 단자 구조들(90) 및 다이 고정 구조들(80)의 표면들은, 지지되지 않는 몰딩된 패키지 사이트들(70)의 시트 혹은 스트립의 하나의 표면 상에서 노출된 상태에 있게 되고, 이러한 하나의 표면은 이러한 지지되지 않는 몰딩된 시트 혹은 스트립의 뒤쪽 표면 혹은 바닥 표면으로서 정의될 수 있다. 더욱이, 몰딩된 패키지 사이트들(70)의 지지되는 시트 혹은 스트립에서, 뿐만 아니라, 몰딩된 패키지 사이트들(70)의 지지되지 않는 시트 혹은 스트립에서, 임의의 주어진 패키지 사이트(70)의 상호연결 구조들, 즉, 다이 고정 구조들(80), 단자 구조들(90), 재배선 구조들(95, 97), 및 원격 단자 구조들(96)은 임의의 다른 패키지 사이트(70)의 컴포넌트들로부터 완전히 전기적으로 격리된다.
몰딩된 패키지 사이트들(70)의 지지되지 않는 스트립은, 본 명세서의 설명을 고려하여, 본 발명의 기술분야에서 통상의 기술을 가진 개개인들에 의해 쉽게 이해되는 방식으로, 각각의 패키지 사이트(70)에 대응하는 개개의 패키지들을 생성하기 위해 (예를 들어, 절단 공정 혹은 쏘잉 공정을 통해) 개별화될 수 있다.
각각의 패키지 사이트(70)에서, 다이 고정 구조(80)에 고정되거나, 혹은 장착되거나, 혹은 부착되는 반도체 다이(110)의 추가, 여기에 더하여, 반도체 다이(110)의 와이어 본드 패드들(130)과 다이 고정 구조(80) 둘레에 배열되는 단자 구조들(90) 및 원격 단자 구조들(96) 사이에서 와이어 본드들(120)의 선택적 확립은, 상호연결 구조들에 대한 반도체 다이(110)의 전기적 결합들 혹은 연결들의 형성을 완성시킨다. 종래의 리드 프레임(10) 상에서 생산되는 패키지와 본 개시내용의 실시예에 따른 리드 캐리어(100) 상에서 생산되는 패키지 간의 중요한 차이는, 와이어 본드(120)를 수용하는 원격 단자 구조(96)가 재배선 구조(95, 97)를 통해서 전기적으로 결합되거나 혹은 연결되는 단자 구조(90)로부터 멀리 떨어진 곳에 있는 그러한 원격 단자 구조(96)에서 와이어 본드(120)를 위치시킬 수 있는 능력이며, 따라서 이러한 능력은 와이어 본드들(120)의 길이 및 정렬을 최적화시킬 수 있다.
도 5(a) 내지 도 5(h)는 본 개시내용의 실시예에 따른 리드 캐리어(1000)에 대한 대표적인 제작 공정(1100)의 일부분들을 예시한다. 도 5(a) 내지 도 5(h)가 재배선 구조(95, 97) 혹은 대응하는 원격 단자 구조(96)의 조성(development) 혹은 제조를 예시하고 있지 않지만, 이러한 구조들(95, 96, 97)의 제조는 도 6 내지 도 9를 참조하여 아래에서 상세히 설명된다는 것에 유의해야 한다.
본 개시내용의 실시예에 따른 리드 프레임 제작 공정(1100)은 다음과 같은 공정 일부분들 혹은 하위-공정(sub-process)들을 각각 포함한다.
도 5(a): 임시 지지 층(100)을 제공하는 단계;
도 5(b): 임시 지지 층(100)에 대한 후속 구조들, 요소들, 혹은 층들의 접착을 제어하기 위한 계면 층 혹은 계면(150)을 형성하기 위해 임시 지지 층(100)의 표면을 가능하게는 혹은 전형적으로 수정하는 단계;
도 5(c): 임시 지지 층(100) 상에 임시 프리폼 구조(temporary preform structure)(160)를 제공하거나 혹은 도포하는 단계(여기서, 임시 프리폼 구조(160)는 미리결정된 패턴을 갖는데, 이러한 미리결정된 패턴은 각각의 패키지 사이트(70)에서 임시 지지 층(100) 상의 단자 구조들(90)의 원하는 패턴 혹은 의도된 패턴의 음각 패턴(negative pattern)임. 이와 같은 패턴은 계면(150)을 노출시키는 개방 영역(open area)들 혹은 개구(opening)들을 포함하며, 이러한 개방 영역들 혹은 개구들에 다이 고정 구조들(80) 및 단자 구조들(90)이 형성될 것임);
도 5(d): 임시 프리폼 구조(160)의 개방 영역들을 채우는 단계(여기서, 다이 고정 구조들(80) 및 단자 구조들(90)이 유동성 매체(flowable medium) 내에 금속 분말(예를 들어, 은 분말)을 포함하는 소결 구조 전구체(sintered structure precursor)(185)로 형성될 것임)
도 5(e): 지금까지 형성된 전체 구조를 가열하거나 열처리하여 임시 프리폼 구조(160)로 하여금 제거되도록 하거나 혹은 분해되도록 하고 그리고 소결 구조 전구체로 하여금 고밀도의 덩어리들로 소결되도록 하는 단계(여기서, 고밀도의 덩어리들은, 임시 프리폼 구조(160) 내의 개구들의 윤곽들, 경계들, 혹은 가장자리들의 형상들을 충실하게 재생성하거나 혹은 임시 프리폼 구조(160) 내의 개구들의 윤곽들, 경계들, 혹은 가장자리들의 형상들과 정합(match)하는 윤곽들, 경계들, 혹은 가장자리들을 갖는 그러한 고밀도의 덩어리들이며, 그리고 각각의 패키지 사이트(70)의 다이 고정 구조들(80) 및 단자 구조들(90)을 형성하는 그러한 고밀도의 덩어리들임);
도 5(f): 각각의 패키지 사이트(70)에서, 반도체 다이(110)를 다이 고정 구조(80)에 부착하고, 그리고 반도체 다이(110) 상의 본드 패드들(130)과 다이 고정 구조(80) 둘레에 배열된 특정 단자 구조들(90) 사이에 본드 와이어들(120)을 부착하는 단계;
도 5(g): 임시 지지 층(100) 상에 배열된 모든 컴포넌트들을 몰드 컴파운드 혹은 수지(190)로 캡슐화하여 몰딩된 패키지 사이트들(70)의 연속적인 지지되는 시트(continuous supported sheet)를 형성하는 단계(여기서, 몰딩된 패키지 사이트들(70)의 연속적인 지지되는 시트는, 몰딩된 패키지 사이트들(70)의 연속적인 지지되는 시트 내에 매입되는 반도체 다이(110), 단자 구조들(90), 및 와이어 본드들(120)을 갖게 됨);
도 5(h): 몰딩된 패키지 사이트들(70)의 연속적인 지지되는 시트로부터 임시 지지 층(100)을 제거하는 단계(여기서, 몰딩된 패키지 사이트들(70)의 연속적인 지지되는 시트로부터 임시 지지 층(100)을 제거하는 단계는 몰딩된 패키지 사이트들(70)의 연속적인 지지되는 시트로부터 임시 지지 층(100)을 벗겨냄으로써 수행되고, 그럼으로써 몰딩된 패키지 사이트들(70)의 연속적인 지지되지 않는 시트(continuous unsupported sheet) 혹은 연속적인 독립형 시트(continuous stand-alone sheet)가 생성되게 되고, 이러한 연속적인 지지되지 않는 시트 혹은 연속적인 독립형 시트는, 연속적인 지지되지 않는 시트 혹은 연속적인 독립형 시트 내에 매입되는 반도체 다이(110), 단자 구조들(90), 및 와이어 본드들(120)을 갖게 됨).
도 5(h)의 벗겨내는 공정 이후, 몰딩된 패키지 사이트들(70)의 연속적인 지지되지 않는 시트의 패키지 사이트들(70)에 대응하는 반도체 다이들(110)은, 패키지 사이트들(70) 각각 사이의 미리결정된 경계들을 따라, 몰딩된 패키지 사이트들(70)의 독립형 시트를 쏘잉함으로써 개별화되기 전에, 몰딩된 패키지 사이트들(70)의 독립형 시트 내에 여전히 존재하는 상태에서 고속으로 테스트될 수 있다.
앞에서 표시된 바와 같이, 본 개시내용의 실시예에 따른 리드 프레임 제작 공정(1100)은 추가적인 공정 일부분들을 포함할 수 있고, 이러한 추가적인 공정 일부분들에서는 재배선 구조들(95, 97)의 하나 이상의 타입들, 그리고 대응하는 원격 단자 구조들(96)이 하나 이상의 패키지 사이트들(70)(예를 들어, 각각의 패키지 사이트(70)) 내의 특정 위치들에서, 혹은 선택된 위치들에서, 혹은 요구에 맞는 위치들에서 형성될 수 있다.
도 6은 대표적인 미리연결된 단자 구조(90)의 세부사항들을 보여주며, 이러한 단자 구조(90)는 단자 구조(90)에 전기적으로 연결된 대응하는 재배선 구조(95)를 갖고 있고, 그리고 본 개시내용의 실시예에 따라 이러한 재배선 구조(95)는 단자 구조(90)로부터 멀리 연장된다. 각각의 패키지 사이트(70) 혹은 패키지 내에서, 단자 구조들(90)의 뒤쪽들 혹은 바닥 표면들은 패키지 사이트(70)의 패키지의 표면 장착 계면들을 포함하거나 혹은 형성하고, 이러한 단자 구조들(90)은, 본 발명의 관련 기술분야에서 통상의 기술을 가진 개개인들에 의해 쉽게 이해되는 방식으로, 인쇄 회로(Printed Circuit, PC) 보드(board) 상의 솔더 패드(solder pad)들과 합치(cooperate)되도록 미리결정된 패턴으로 조직화되어 있다. 일부 경우들에서는 특정 와이어 본드들(120)을 종래에 특정 단자 구조들(90)에 의해 제공되는 이러한 특정 와이어 본드들(120)의 대응하는 표면 장착 계면들일 수 있는 것으로부터 멀리 이전하는 것이 바람직하기 때문에, 본 개시내용에 따른 수 개의 실시예들은 재배선 구조들(95, 97)을 제공하고, 이러한 재배선 구조들(95, 97)은 길게 연장된 와이어링 구조들을 포함하거나 혹은 형성하고, 이러한 길게 연장된 와이어 구조들은 단자 구조들(90)과 관련하여 특정 목표 패키지 사이트 (x, y) 위치들에서 배치되고, 그리고 예를 들어, 특정 단자 구조들(90)에 인접하여, 특정 단자 구조들(90) 사이에, 그리고/또는 특정 단자 구조들(90) 둘레에 (예를 들어, 적선 단편들 및/또는 곡선 단편들을 포함하는 미리결정된 경로 설정 패턴, 혹은 선택된 경로 설정 패턴, 혹은 요구에 맞는 경로 설정 패턴으로) 경로가 설정될 수 있고, 그리고 만약 바람직하다면, 도 6에서 예시되는 방식과 같이 하나 이상의 방향들을 따라 방향이 변경될 수 있거나 경로가 설정될 수 있다.
일부 실시예들에서, 재배선 구조(95, 97)의 특정 부분을 커지게 하는 것이 바람직한데, 예를 들어, 재배선 구조(95, 97)의 말단 부분 혹은 단부를 커지게 하여 재배선 구조(95, 97)에 대응하는 원격 단자 구조(96)가 형성되게 하는 것이 바람직하며, 여기서 원격 단자 구조(96)는 예를 들어, 도 6에 예시된 방식으로, 재배선 구조(95)의 폭과 비교하여 커진 와이어 본딩 영역을 제공한다. 원격 단자 구조(96)를 포함시키는 것은 의도된 목적을 위해 재배선 구조(95, 97)를 최적화시킬 수 있는데, 예를 들어, 와이어 본딩을 위해 재배선 구조(95, 97)의 말단 부분 혹은 단부(예를 들어, 미리연결된 재배선 구조(95)의 경우에는 원단부)를 안정화(stabilizing)시키는 것과 같은 목적을 위해 재배선 구조(95, 97)를 최적화시킬 수 있다. 재배선 구조(95, 97)는 재배선 구조(95, 97)가 전기적으로 결합된 혹은 연결된 단자 구조(90) 또는 재배선 구조(95, 97)의 연장이 시작되는 단자 구조(90)보다 실질적으로 폭이 더 좁을 수 있고(예를 들어, 실시예의 세부사항들에 따라 25% 내지 75% 폭이 더 좁을 수 있음), 그럼으로써, 이것은 재배선 구조(95, 97)가 패키지 사이트(70) 내의 다른 단자 구조들(90) 및/또는 다른 재배선 구조들(95, 97)과 같은 다른 전기적으로 전도성인 구조들 사이에서 경로가 설정될 수 있게 한다.
재배선 구조(95, 97)는 또한, 임시 지지 층(100)으로부터 가장 멀리 있는 단자 구조(90)의 표면(즉, 단자 구조(90)의 상부 표면)으로부터 하향으로 임시 지지 층(100)을 향해 연장되는 하지만 임시 지지 층(100)과 접촉하지는 않는, 재배선 구조(95, 97)의 전체 수직 범위, 높이, 깊이, 혹은 두께에 관하여, 단자 구조(90)(예를 들어, 재배선 구조(95, 97)가 전기적으로 결합된 혹은 연결된 단자 구조(90))보다 더 작거나 혹은 더 짧다. 따라서, 재배선 구조(95, 97)의 바닥 표면은 임시 지지 층(100)의 상부 면(101)으로부터 수직으로 떨어져 있거나 혹은 오프셋되어 있고, 이에 따라 재배선 구조(95, 97)가 전기적으로 결합된 혹은 연결된 단자 구조(90)의 표면 장착 계면으로부터 수직으로 떨어져 있거나 혹은 오프셋되어 있다. 결과적으로, 몰딩 공정 동안, 몰드 컴파운드는 재배선 구조(95, 97)의 바닥 표면과 임시 지지 층(100)의 상부 면(101) 사이의 공간을 채울 것이고, 이에 따라 임시 지지 층(100)과 몰딩된 패키지 사이트들(70)의 연속적인 시트가 벗겨짐에 의해 서로로부터 분리된 이후, 단자 구조들(90)의 표면 장착 계면들은 패키지 사이트들(70)의 지지되지 않는 연속적인 몰딩된 시트의 바닥으로부터 볼 수 있는 상태가 되지만 재배선 구조들(95, 97)은 볼 수가 없게 된다.
도 7은 본 개시내용에 따른, 유전체 구조(99)를 포함하는 실시예를 예시하며, 여기서 유전체 구조(99)는, 단자 구조들(90)이 임시 지지 층(100)에 부착되어 있는 그러한 위치들은 제외하고, 도 3의 패키지 사이트(70)의 전체 표면을 덮도록 하는 그러한 방식으로 임시 지지 층(100)의 표면 위에 분포되거나 혹은 분산되며, 이 경우 유전체 물질 혹은 구조(99)는, (a) 재배선 구조(95)의 바닥 표면과 임시 지지 층(100)의 상부 면(101)과의 사이 그리고 이에 대응하여 (b) 단자 구조들(90)의 표면 장착 계면들과의 사이의 수직 틈(gap) 혹은 간격의 깊이를 채우고, 따라서 재배선 구조들(95)에 대한 지지 및 안정화를 제공한다. 도 7이 미리연결된 재배선 구조(95)를 예시하고 있지만, 본 발명의 기술분야에서 통상의 기술을 가진 개개인들은 도 7에 예시된 개념들이 초기에 연결되지 않은 재배선 구조들(97)에 동등하게 적용된다는 것을 이해할 것이다.
유전체 구조(99)는 전형적으로 Si02 혹은 Al2O3와 같은 입상 물질을 포함하거나 혹은 이러한 입상 물질로 형성되며, 여기서 Si02 혹은 Al2O3와 같은 입상 물질은 소결 구조 전구체의 소결 온도와 유사한 온도에서, 인접하는 과립들과의 소결된 연결(sintered connection)들을 형성하도록 배합(formulate)되는 성분(composition)들을 포함하고, 이에 따라 입상 물질의 개개의 알갱이(grain)들은 알갱이들의 전체 표면 영역의 작은 퍼센트에 걸쳐 입상 물질의 인접하는 알갱이들과 접촉하게 되며, 그 결과는 예를 들어, 유전체 구조(99) 내에 25% 내지 90%의 개방된 공간 부피(open space volume)를 갖는 유전체 구조(99)이다. 몰딩 동작 동안, 몰드 컴파운드로부터의 수지는 유전체 구조(99)의 개방된 공간 부피의 일부분들 안으로 흐를 수 있고, 이것은 몰드 컴파운드와 유전체 구조(99) 사이에 강인한 본드(robust bond)를 생성하고, 그리고 몰드 컴파운드와 유사한 속성(property)들을 가질 수 있는 더 강인한 유전체 층 혹은 유전체 물질을 전체적으로 생성한다.
도 8은 소결 이후, 그리고 리드 캐리어(1000)에 유전체 구조(99)를 도포한 이후, 그리고 리드 캐리어(1000) 상에 와이어 본드들(120)을 형성하기 전, 본 개시내용에 따른 리드 캐리어(1000)의 대표적인 실시예를 단면 형태로 보여준다. 이러한 실시예에서, 유전체 구조(99)는, 재배선 구조들(95, 97)의 바닥과 임시 지지 층(100)의 상부 면(101) 사이의 수직 틈, 간격, 혹은 깊이보다 더 두껍거나 혹은 더 깊고, 따라서, 유전체 구조(99)의 일부분들은 재배선 구조들(95, 97)의 전체 높이, 깊이, 혹은 두께의 적어도 일부분(fraction)을 둘러싼다. 도 8에서는 유전체 구조(99)가 재배선 구조들(95, 97)의 수직 범위, 높이, 깊이, 혹은 두께에 대해 위로 부분적으로 연장되어 있는 것이 예시되어 있으며, 실시예의 세부사항들에 따라, 유전체 구조(99)는, 재배선 구조들(95, 97)의 바닥 표면들과 단자 구조들(90)의 상부 표면들 및 이에 대응하여 재배선 구조들(95, 97)의 상부 표면들 사이에서 임의의 원하는 두께, 혹은 의도된 두께, 혹은 선택된 두께를 가질 수 있다.
도 9는 본 개시내용의 실시예에 따른 리드 캐리어 제작 공정(1100)의 추가 실시형태들을 보여주는 예시적 단면도이며, 여기서 리드 캐리어(1000)는 재배선 구조들(95, 97)을 지니도록 혹은 포함하도록 제조된다. 일 실시예에서, 다층 프리폼 구조(multi-layer preform structure) 혹은 2-층 프리폼 구조(bi-layer preform structure)(162)가 두 개의 상이한 프리폼 컴포넌트들로부터 제조되는데, 즉, 제 1 프로폼 구조 혹은 완전히 희생적인 위쪽 프리폼 구조(fully sacrificial upper preform structure)(160) 및 제 2 프리폼 구조 혹은 복합적인 아래쪽 프리폼 구조(composite lower preform structure)(165)로부터 제조된다. 아래쪽 프리폼 구조(165)는 아래쪽 프리폼 구조(165) 내에 형성되는 개구들을 포함하고, 이러한 개구들은, (예를 들어, 단자 구조 형성 혹은 제조 패턴에 따른) 리드 캐리어의 단자 구조들(90)의 최종 구성을 결정할 것이고 혹은 제어할 것이며, 아울러 단자 구조들(90)의 주변 경계들 혹은 가장자리들의 형상들(전형적으로 이것은 아래에서 상세히 설명되는 바와 같이, 오버행 프로파일(overhanging profile) 혹은 언더컷 프로파일(undercut profile)을 가짐)을 결정할 것이고 혹은 제어할 것이다. 단자 구조들(90)과 동일한 물질로 형성되는 다이 고정 구조들(80)을 포함하는 실시예들에서, 아래쪽 프리폼 구조(165)는 또한 아래쪽 프리폼 구조(165) 내에 개구들을 포함하며, 여기서 이러한 개구들은 리드 캐리어의 다이 고정 구조들(80)(전형적으로 이것은 또한, 아래에서 상세히 설명되는 바와 같이, 오버행 프로파일 혹은 언더컷 프로파일을 가짐)의 최종 구성을 결정할 것이고 혹은 제어할 것이다. 위쪽 프리폼 구조(160)는 위쪽 프리폼 구조(160) 내에 형성되는 캐비티(cavity)들 혹은 리세스(recess)들을 포함하고, 이러한 캐비티들 혹은 리세스들은, (예를 들어, 재배선 구조 형성 혹은 제조 패턴에 따른) 재배선 구조들(95, 97)의 최종 구성을 결정할 것이고 혹은 제어할 것이며, 아울러 재배선 구조들(95, 97)의 가장자리들의 주변 경계들의 형상들(이것은 전형적으로 프로파일에 있어 직각사각형(rectangular)임, 하지만 사다리꼴(trapezoidal) 프로파일 혹은 다른 타입의 프로파일을 가질 수 있음)을 결정할 것이고 혹은 제어할 것이다.
다층 프리폼 구조(162)가 임시 지지 층(100) 상에 제공된 이후, 복합적인 아래쪽 프리폼 구조(165)의 개구들 및 희생적인 위쪽 프리폼 구조(160)의 캐비티들은 소결 물질 전구체(sintered material precursor)(185)로 채워진다. 복합적인 아래쪽 프리폼 구조(165)는, 소결 물질 전구체(185)와 동일한 온도 범위에서 소결하는 능력이 있는 것으로 선택되는 무기 물질(inorganic material)의 과립들로 형성되거나 혹은 구성되고, 여기에 더하여, 300℃ 내지 600℃의 온도 범위에서 휘발하고 깨끗이 타버리도록 하기 위해 선택되는 유기 기질(organic matrix)의 과립들로 형성되거나 혹은 구성된다. 희생적인 위쪽 프리폼 구조(160)는 300℃ 내지 600℃의 온도 범위에서 휘발하고 깨끗이 타버리도록 하기 위해 선택되는 유기 물질로 형성되거나 혹은 구성된다. 희생적인 위쪽 프리폼 구조(160), 그리고 아래쪽 프리폼 구조(165)의 유기 기질은 에폭시 물질 혹은 아크릴 물질(acrylic material)을 포함할 수 있거나 또는 에폭시 물질 혹은 아크릴 물질로 형성될 수 있다. 소결 온도에 이르기까지 공정이 수행됨에 따라, 희생적인 위쪽 프리폼 수단(160) 및 복합적인 아래쪽 프리폼 수단(165)의 유기 컴포넌트(organic component)들은 소결 온도보다 낮은 온도에서 휘발화(volatization)에 의해 제거될 것이고, 그리고 소결 온도에서, 후속적으로 소결 물질 전구체는 리드 캐리어(1000)의 다이 고정 구조들(80), 단자 구조들(90), 및 재배선 구조들(95, 97)을 형성하기 위해 소결될 것이고 고밀도화(densify)될 것이며, 아울러 복합적인 아래쪽 프리폼 구조(165)도 리드 캐리어의 유전체 구조(99)를 형성하기 위해 소결되고 고밀도화된다.
소결 공정을 통해 다이 고정 구조들(80), 단자 구조들(90), 및 재배선 구조들(95, 97)을 형성한 이후, 본 발명의 기술분야에서 통상의 기술을 가진 개개인들에 의해 쉽게 이해되는 방식으로, 반도체 다이들(110)이 다이 고정 구조들(80)에 고정될 수 있고, 그리고 와이어 본드들(120)이 각각 반도체 다이(110)를 특정 단자 구조들(90) 및 재배선 구조들(95, 97)(예를 들어, 재배선 구조들(95, 97)의 원격 단자 구조들(96))에 전기적으로 연결하도록 선택적으로 형성될 수 있다.
도 10은 본 개시내용의 특정 실시예들에 따른 다이 고정 구조들(80) 및 단자 구조들(90)에 대한 대표적인 단면 형상들 혹은 가장자리 프로파일들을 보여주고, 여기서 이러한 형상들 혹은 가장자리 프로파일들은 이러한 패키지 컴포넌트들을 몰드 컴파운드 혹은 수지 갭슐화물질(resin encapsulant) 안으로 기계적으로 고정(key)시킨다. 더 구체적으로, 이러한 형상들 혹은 가장자리 프로파일들은, 이러한 패키지 컴포넌트들이 이들 패키지 컴포넌트들이 상주하고 있는 패키지로부터 수직으로 떨어지는 것에 저항하도록 하기 위해 혹은 이들 패키지 컴포넌트들이 상주하고 있는 패키지로부터 수직으로 떨어지는 것을 막도록 하기 위해, 경화된 몰드 컴파운드와 구조적으로 맞물리는 오버행들 혹은 언더컷들을 포함하거나 혹은 확립한다. 실시예의 세부사항들에 따라, 패키지 컴포넌트들(200)은 "T"자형 구조 혹은 버섯(mushroom) 모양 구조에 대응하는 단면 형성 혹은 가장자리 프로파일을 가질 수 있고, 그리고/또는 패키지 컴포넌트들(210)은 뒤집힌 절두체(inverted frustum) 단면 형상을 가질 수 있다. 양쪽 경우들에서, 패키지 컴포넌트들(200, 210)의 가장 큰 표면은 임시 지지 층과 마주 대하지 않는 반대편에 있어 임시 지지 층과 접촉하지 않는 패키지 컴포넌트들(200, 210)의 표면 상에 있다.
본 개시내용의 특정 실시형태들은, 패키지 컴포넌트들이 희생적 캐리어 상에 배열된다는 점에서, 미국 특허번호 제7,187,072호(발명자: 푸쿠토미(Fukutomi), 등)에서 설명되는 전기도금된 리드 캐리어(electroplated lead carrier)와 약간 유사하다. 하지만, 푸쿠토미, 등의 발명과는 대조적으로, 전기도금에 의해 패키지 컴포넌트들을 형성하는 대신, 패키지 컴포넌트들은 임시 지지 층(100) 상에 소결가능한 페이스트를 침착시킴으로써 생성되고, 여기서 페이스트는 금속 분말 및 휘발성 유체(volatile fluid) 혹은 가연성 유체(combustible fluid)를 포함한다. 임시 지지 층(100) 및 정밀하게 침착된 페이스트는 페이스트 내의 분말화된 금속이 고밀도로 소결되기에 충분한 온도까지 가열되고, 그럼으로써 대응하는 미리결정된 패턴들에 따라 패키지 컴포넌트들의 특정 타입들을 형성하게 된다. 이러한 열 공정 동안, 소결된 금속 컴포넌트들은, 임시 지지 층(100)에 부착되는데, 패키지 조립 공정 동안 그 소결된 금속 컴포넌트들에 대한 후속적 변위(displacement) 혹은 손상(damage)을 방지하기에 충분한 점착력(tenacity)을 갖도록, 하지만 몰딩된 패키지 사이트들(70)의 연속적인 시트로부터 임시 지지 층(100)이 깨끗하게 벗겨질 수 있도록 하기에 충분히 약한 본딩을 갖도록, 아울러 몰딩된 패키지 사이트들(70)의 연속적인 시트의 몰드 컴파운드 내에 모든 컴포넌트들이 견고하게 매립되도록, 임시 지지 층(100)에 부착된다.
임시 지지 층(100)은 패키지 컴포넌트들을 형성하기 위해 사용되는 금속 분말을 소결시키는데 필요한 온도 혹은 온도 범위에서 안정적인 물질을 포함하고, 혹은 이러한 안정적인 물질로 형성된다. 일 실시예에서, 임시 지지 층(100)은 15% 내지 25%의 크롬(chromium) 및 0% to 25%의 니켈(nickel)을 함유하는 철 합금(ferrous alloy)을 포함하거나 혹은 이러한 철 합금으로 형성된다. 이러한 철 합금들은 은 또는 은의 합금들을 포함하는 패키지 컴포넌트들에 매우 적합하고, 혹은 은 또는 은의 합금들로 형성된 패키지 컴포넌트들에 매우 적합하다. 금의 합금들도 또한 철 합금 임시 지지 층(100)에 매우 적합하지만, 수 개의 바람직하지 않은 특성들을 갖는 금/철 합금(gold/iron alloy)의 형성을 피하기 위해 특별한 주의를 기울여야 한다. 철 합금들은 패키지 컴포넌트들에 대한 기반(basis)으로서 사용될 수 있는 많은 물질들에 매우 적합한 열적 속성(thermal property)들 및 화학적 속성(chemical property)들을 소유하고 있고 비용 효율적인데, 하지만 다른 금속들 및 금속 합금들, 세라막(ceramic)들, 및 심지어 복합 물질(composite material)들도 임시 지지 층(100) 상에 형성되는 패키지 컴포넌트들에 대한 적합한 물질(들)과 쌍을 이루는 경우 임시 지지 층(100) 내의 포함을 위해 혹은 임시 지지 층(100)의 형성을 위해 실제 가능하다.
일 실시예에서, 패키지 컴포넌트들은 2% 내지 25%의 팔라듐(palladium), 금, 혹은 다른 백금족 금속(platinum group metal)을 함유하는 은 또는 은 합금을 포함하거나 혹은 2% 내지 25%의 팔라듐, 금, 혹은 다른 백금족 금을 함유하는 은 또는 은 합금으로 형성된다. 은 또는 은 합금은 1 마이크론(micron) 내지 25 마이크론의 범위 내에 있는 평균 입자 크기들을 갖는 분말로서 제공되며, 유체와 결합됨으로써 페이스트로 합성(compound)된다. 그 결과는 치약 혹은 땅콩 버터와 유사한 농도(consistency)를 갖는 서스펜션이다. 유체는 물(water) 혹은 탄화수소(hydrocarbon)에 기반을 둘 수 있고, 그리고 또한, 침착 공정을 최적화시키기 위해 서스펜션의 유동(rheology)을 수정하는 첨가물(additive)들을 함유하고, 아울러 소결 공정 전에 처리 강인성(handling robustness)을 제공하기 위해 일시적 경화를 용이하게 하는 첨가물들을 함유한다.
모든 패키지 컴포넌트들을 캡슐화하기 위해 사용되는 몰드 컴파운드는 하부에 놓이는 임시 지지 층(100)(예를 들어, 전형적으로 금속으로 형성되는 임시 지지 층(100))으로부터 깨끗하게 떼어지도록 배합되기 때문에, 금속 패키지 컴포넌트들에 대한 몰드 컴파운드의 접착이 또한 감소된다. 금속 패키지 컴포넌트들과 몰드 컴파운드 사이의 이러한 제한된 접착은, 몰딩된 패키지들의 스트립을 임시 지지 층(100)으로부터 벗겨내는 공정 동안, 패키지 컴포넌트들이 경화된 몰드 컴파운드로부터 당겨지는(pullout) 것에 저항하도록 패키지 컴포넌트들이 몰드 컴파운드 안으로 기계적으로 고정(key)될 것 요구한다.
일 실시예에서, 패키지 컴포넌트들을 형성할 금속으로 채워진 페이스트를 침착시키기 위한 공정은 스크린 인쇄(screen printing) 혹은 스텐실 인쇄(stencil printing)와 같은 인쇄 공정(printing process)을 통해 이루어진다. 구조들을 직접적으로 인쇄하는 것과 관련된 문제는, 컴포넌트들의 최종 형태가 절두체들이 되는 경향이 있다는 것인데, 여기서 절두체들의 더 큰 영역 혹은 더 큰 직경의 기저부(base)는 임시 지지 층(100)에 부착되게 되고(즉, 더 큰 아래쪽 기저부가 임시 지지 층(100) 상에 상주하게 되는 것), 절두체들의 반대편 더 작은 영역 혹은 더 작은 직경의 기저부는 임시 지지 층(100)으로부터 가장 멀리 이동되게 되는데(즉, 반대편 더 작은 위쪽 기저부는 지지 부재(support member)(100)로부터 멀리 떨어져 배치되게 되는 것), 이러한 절두체들은 몰드 컴파운드 안으로 기계적으로 고정되게 되는 구조와는 반대되는 것이다.
따라서, 본 개시내용의 다양한 실시예들은, 패키지 컴포넌트들의 원하는 패턴의 음각 패턴인 그러한 패턴으로 임시 지지 층(100) 상에 침착되는 희생적인 물질의 층을 이용한다. 이러한 희생적인 층은 본질적으로 패키지 컴포넌트들을 형성하기 위한 금속 페이스트로 채워질 개구들, 구멍(aperture)들, 혹은 공동(hole)들의 어레이이다. 절두체들의 더 작은 영역 혹은 더 작은 직경의 기저부들이 임시 지지 층(100)과 접촉하게 되는 그러한 요구된 절두체들은, 희생적인 층 내에 패키지 컴포넌트들의 음각 형상들을 인쇄하는 것, 그리고 이러한 음각 형상들을 금속 페이스트로 채우는 것을 수행함으로써 쉽게 생성된다. 대안적으로, 희생적인 층은 버섯 혹은 유사한 물체의 단면과 같은 형상을 갖는 단면을 갖는 패키지 컴포넌트들의 생성이 가능하도록 형성될 수 있다.
또 하나의 다른 실시예에서, 패키지 컴포넌트들을 몰드 컴파운드에 기계적으로 맞물리게 하기 위한 요구된 형상을 갖는 희생적인 층을 생성하는 것은 SU8 포토레지스트(photoresist)와 같은 액상 포토레지스트(liquid photoresist)를 이용하는 것을 수반한다. 포토레지스트가 스핀 코팅(spin coating) 혹은 커튼 코팅(curtain coating)과 같은 종래의 기법에 의해 임시 지지 층(100) 상에 증착되고, 그 다음에 전자 산업분야에서 일반적인 공정들을 사용하여 이미지(image)화되고 현상(develope)된다. 버섯 혹은 유사한 타입의 형상이 포토레지스트 내에 생성될 수 있는데, 이것은 버섯 형상의 줄기(stem)에 대응하는 원하는 크기를 구비한 공동들을 갖도록 포토레지스트의 제 1 층을 이미지화하고 현상하는 것, 그 다음에 포토레지스트의 제 1 층을 포토레지스트의 제 2 층으로 코팅하는 것, 그리고 버섯 갓(mushroom cap)들에 대응하는 원하는 크기를 구비한 공동들을 갖도록 제 2 층을 이미지화하고 현상하는 것을 수행함으로써, 이루어질 수 있다. 버섯 갓들의 제 2 층 패턴은 모든 버섯 갓들이 버섯들 각각의 줄기들과 동일한 중심을 갖도록 정렬된다.
액상 포토레지스트는 또한, 확산 광원(diffuse light source)으로 포토레지스트를 이미지화함으로써 원하는 절두체 형상을 형성할 수 있다. 이러한 노출은 포토 마스크(photo mask)의 불투명한 부분(opaque portion)들 아래의 포토레지스트가 노출되도록 할 것이고, 이에 따라, 현상된 포토레지스트는, 포토 마스크의 불투명한 부분들의 가장자리가 포토레지스트와 접촉했던 곳으로부터, 포토레지스트 표면에 직교하는 광선에 대해 입사 광의 그 최대 각도에 의해 결정되는 양만큼 임시 지지 층(100) 상에서 포토 마스크의 투영(projection) 안쪽으로, 포토레지스트가 임시 지지 층(100)과 접촉한 지점까지 기울어질 것이다. 듀퐁(Dupont) 또는 롬 앤 하스(Rohm and Haas)에 의해 공급되는 것들과 같은 네거티브 액팅 드라이 필름 포토레지스트(negative acting dry film photoresist)들이 또한 앞서 설명된 방식들 모두에서 포토레지스트 기반의 절두체 형상들을 생성하는데 사용될 수 있다.
임시 지지 층(100)에 대한 금속 패키지 컴포넌트들의 접착을 제어하는 것은 매우 중요하다. 일 실시예에서, 임시 지지 층(100)은 일반적으로 스테인리스 스틸(stainless steel)로서 지칭되는 철과 크롬의 합금을 포함하거나 혹은 이러한 철과 크롬의 합금으로 형성되고, 그리고 패키지 컴포넌트들은 은 페이스트를 통해 제공되는 소결된 은을 포함하거나 혹은 이러한 소결된 은으로 형성된다. 만약 이러한 구조가 은을 고밀도로 소결시키는 온도까지 공기 중에서 가열된다면, 그리고 은 페이스트가 임시 지지 층(100)과 직접적으로 접촉하는 경우, 은은 철 합금과의 야금학적 본드(metallurgical bond)를 형성할 것이고, 그리고 은은 원했던 것보다 임시 지지 층(100)에 훨씬 더 강하게 접착될 것이다. 은이 임시 지지 층(100)에 자체적으로 용접(welding)되는 것을 방지하기 위해, 임시 지지 층(100)과 은 사이에 계면 층을 형성하는 것이 필요하다. 은은 약 850℃보다 높은 온도들에서만 적절한 밀도로 소결되기 때문에, 이러한 계면 층은 유기 물질일 수 없다.
임시 지지 층(100) 내에 혹은 임시 지지 층(100)으로서 철/크롬 합금을 사용하는 한 가지 이점은, 크롬은 산소에 노출되자마자 대부분 산화물 층(oxide layer)을 형성한다는 것이다. 이러한 산화물 층이 은을 소결시키기에 충분한 온도에서 스테인리스 스틸에 은이 용접되는 것을 막는 데는 충분하지 않지만, 이러한 산화물 층은 850℃ 내지 900℃의 온도를 갖는 산화 분위기(oxidizing atmosphere)에서 열 처리(thermal treatment)에 의해 강화될 수 있다.
본 명세서의 설명은 본 개시내용에 따른 특정된 대표적인 실시예들을 보여주기 위해 제공된 것이다. 본 개시내용의 범위 혹은 본 개시내용과 함께 포함되는 청구항들의 범위로부터 벗어남이 없이 본 명세서에서 설명되는 실시예들에 대한 다양한 수정들이 행해질 수 있음은 명백할 것이다.

Claims (28)

  1. 몰드 컴파운드(mold compound) 내에 캡슐화(encapsulate)되는 패키징된 반도체 다이(packaged semiconductor die)를 조립하기 위한 리드 캐리어(lead carrier)로서, 상기 리드 캐리어는,
    상부 면(top side) 및 반대편(opposing)에 있는 뒤쪽 면(back side)을 갖는 몰드 컴파운드의 연속적인 시트(continuous sheet)를 포함하고, 몰드 컴파운드의 상기 연속적인 시트는 패키지 사이트(package site)들의 어레이(array)를 포함하고, 각각의 패키지 사이트는 반도체 다이 패키지(semiconductor die package)에 대응하고, 각각의 패키지 사이트는,
    반도체 다이와;
    단자 구조(terminal structure)들의 세트(set)와;
    전류 경로 재배선 구조(electrical current path redistribution structure)들의 세트와;
    유전체 구조(dielectric structure)와;
    복수의 와이어 본드(wire bond)들과; 그리고
    경화된 몰드 컴파운드(hardened mold compound)를 포함하고,
    상기 반도체 다이는,
    상부 면 및 반대편에 있는 뒤쪽 면을 가지고,
    상기 반도체 다이의 상부 면 상에 적어도 하나의 와이어 본드 패드(wire bond pad)를 포함하며;
    단자 구조들의 상기 세트의 각각의 단자 구조는,
    소결된 물질(sintered material)로 형성되고,
    상부 면, 반대편에 있는 뒤쪽 면, 및 높이(height)를 가지며,
    상기 단자 구조의 뒤쪽 면은 몰드 컴파운드의 상기 연속적인 시트의 뒤쪽 면에서 노출되고, 상기 단자 구조의 높이는 상기 단자 구조의 상부 면과 뒤쪽 면 사이의 높이이며;
    전류 경로 재배선 구조들의 상기 세트의 각각의 재배선 구조는,
    상기 소결된 물질로 형성되는 길게 연장된 와이어링 구조(elongate wiring structure)를 포함하고,
    상기 길게 연장된 와이어링 구조는, 제 1 단부(end), 상기 제 1 단부와는 별개인 제 2 단부, 상부 표면(top surface), 반대편에 있는 바닥 표면(bottom surface), 폭(width), 및 두께(thickness)를 가지며,
    상기 길게 연장된 와이어링 구조의 두께는 상기 길게 연장된 와이어링 구조의 상부 표면과 바닥 표면 사이의 두께이고,
    재배선 구조들의 상기 세트 내에서, 제조되는 대로(as-fabricated)의 임의의 주어진 재배선 구조는,
    (a) 미리결정된 단자 구조에 전기적으로 미리결합(pre-couple)되는 미리연결된 재배선 구조(pre-linked redistribution structure)이거나, 또는
    (b) 각각의 단자 구조로부터 전기적으로 격리(isolate)되는 초기에 연결되지 않은 재배선 구조(initially-unlinked redistribution structure)이며;
    상기 유전체 구조는,
    각각의 재배선 구조의 바닥 표면과 몰드 컴파운드의 상기 연속적인 시트의 뒤쪽 면 사이에 배치되며;
    상기 복수의 와이어 본드들은,
    상기 반도체 다이, 단자 구조들의 상기 세트, 및 재배선 구조들의 상기 세트 사이의 전기적 결합들을 선택적으로 확립하며;
    상기 경화된 몰드 컴파운드는,
    상기 반도체 다이, 단자 구조들의 상기 세트, 재배선 구조들의 상기 세트, 및 상기 복수의 와이어 본드들을 캡슐화하며;
    각각의 재배선 구조의 바닥 표면은 몰드 컴파운드의 상기 연속적인 시트의 상부 면을 향해 몰드 컴파운드의 상기 연속적인 시트의 뒤쪽 면으로부터 떨어져 오프셋(offset)되어 있는 것을 특징으로 하는 리드 캐리어.
  2. 제1항에서 있어서,
    적어도 하나의 재배선 구조는 상기 길게 연장된 와이어링 구조의 폭보다 더 큰 폭을 갖는 원격 단자 구조(remote terminal structure)를 통합적으로(integrally) 포함하는 것을 특징으로 하는 리드 캐리어.
  3. 제2항에서 있어서,
    상기 적어도 하나의 재배선 구조는 복수의 원격 단자 구조들을 통합적으로 포함하는 것을 특징으로 하는 리드 캐리어.
  4. 제1항에서 있어서,
    각각의 패키지 사이트에서, 각각의 재배선 구조의 상부 표면은 각각의 단자 구조의 상부 면과 나란히 있고,
    각각의 재배선 구조의 바닥 표면은 몰드 물질의 상기 연속적인 시트의 뒤쪽 면에서 노출되지 않고,
    각각의 단자 구조의 뒤쪽 면은 상기 패키지 사이트에 대응하는 상기 반도체 다이 패키지에 대한 표면 장착 접합부(surface mount junction)를 정의하는 것을 특징으로 하는 리드 캐리어.
  5. 제1항에서 있어서,
    상기 복수의 와이어 본드들은,
    상기 반도체 다이와 재배선 구조들의 상기 세트 사이에 선택적으로 형성되는 제 1 와이어 본드들과; 그리고
    상기 반도체 다이와 단자 구조들의 상기 세트 사이에 선택적으로 형성되는 제 2 와이어 본드들을 포함하는 것을 특징으로 하는 리드 캐리어.
  6. 제5항에서 있어서,
    재배선 구조들의 상기 세트는 적어도 하나의 초기에 연결되지 않은 재배선 구조를 포함하고,
    상기 복수의 와이어 본드들은 또한,
    단자 구조들의 상기 세트와 상기 적어도 하나의 초기에 연결되지 않은 재배선 구조 사이에 선택적으로 형성되는 제 3 와이어 본드들을 포함하는 것을 특징으로 하는 리드 캐리어.
  7. 제1항에서 있어서,
    재배선 구조들의 상기 세트는, 적어도 하나의 미리연결된 재배선 구조 및 적어도 하나의 초기에 연결되지 않은 재배선 구조를 포함하는 것을 특징으로 하는 리드 캐리어.
  8. 제1항에서 있어서,
    상기 유전체 구조는 입상 물질(granular material)을 포함하고,
    상기 입상 물질은 상기 입상 물질 내에 상기 몰드 컴파운드에 의해 점유되는 빈 공간(void space)들을 갖는 것을 특징으로 하는 리드 캐리어.
  9. 제8항에서 있어서,
    상기 입상 물질은 상기 빈 공간들의 몰드 컴파운드 점유 전에 상기 입상 물질 내에 25% 내지 90%의 빈 공간들을 포함하는 것을 특징으로 하는 리드 캐리어.
  10. 제1항에서 있어서,
    각각의 패키지 사이트에서, 상기 유전체 구조는 상기 패키지 사이트의 바닥으로부터 각각의 재배선 구조의 상부 표면 아래 각각의 재배선 구조의 두께의 일부분(fraction)까지 수직으로 연장되는 것을 특징으로 하는 리드 캐리어.
  11. 제1항에서 있어서,
    각각의 재배선 구조는, 하나 이상의 단자 구조들의 주변 부분(peripheral portion)들을 따라, 상기 주변 부분들 사이에, 그리고/또는 상기 주변 부분들 둘레에, 경로가 설정(route)되는 것을 특징으로 하는 리드 캐리어.
  12. 제11항에서 있어서,
    각각의 패키지 사이트는 최대 수백 개의 단자 구조들을 포함하고,
    각각의 패키지 사이트는 단자 구조들의 주변 부분들 사이에서 경로가 설정되는 복수의 재배선 구조들을 포함하는 것을 특징으로 하는 리드 캐리어.
  13. 제1항에서 있어서,
    상기 리드 캐리어는 또한, 몰드 컴파운드의 상기 연속적인 평평한 시트의 바닥 면(bottom side) 및 각각의 단자 구조의 바닥 면을 지지하는 상부 면을 갖는 임시 지지 층(temporary support layer)을 포함하고,
    상기 임시 지지 층은 상기 리드 캐리어로부터 벗겨져 제거가능한(peelably removable) 것을 특징으로 하는 리드 캐리어.
  14. 제13항에서 있어서,
    각각의 단자 구조는 주변 경계(peripheral border)를 갖고,
    단자 구조들의 상기 세트 내에 있는 적어도 하나의 단자 구조의 상기 주변 경계는 오버행 영역(overhang region)을 포함하고, 상기 오버행 영역은 상기 단자 구조의 위쪽 부분(upper portion)이 상기 단자 구조의 아래쪽 부분(lower portion)을 넘어 측면으로 연장되게 하며,
    상기 오버행 영역은 상기 경화된 몰드 컴파운드로부터 상기 단자 구조의 하향 수직 변위(downward vertical displacement)에 저항(resist)하도록 상기 경화된 몰드 컴파운드와 맞물려(interlock) 있는 것을 특징으로 하는 리드 캐리어.
  15. 제14항에서 있어서,
    각각의 패키지 사이트에서, 상기 임시 지지 층의 상부 표면에 대한 각각의 단자 구조의 접착(adhesion)의 레벨(level)은, 상기 경화된 몰드 컴파운드에 대한 상기 단자 구조의 상기 주변 경계의 접착의 레벨보다 더 작은 것을 특징으로 하는 리드 캐리어.
  16. 제1항에서 있어서,
    각각의 패키지 사이트는 또한 상부 면 및 뒤쪽 면을 갖는 다이 고정 구조(die fixing structure)를 포함하고,
    상기 다이 고정 구조의 상부 면 상에는 상기 반도체 다이의 뒤쪽 면이 상주(reside)하고,
    상기 다이 고정 구조의 뒤쪽 면은 상기 패키지 사이트에 대응하는 상기 패키지의 표면 장착 접합부를 정의하기 위해 몰드 컴파운드의 상기 연속적인 시트의 뒤쪽 면에서 노출되는 것을 특징으로 하는 리드 캐리어.
  17. 상부 면 및 반대편에 있는 뒤쪽 면을 갖는 반도체 다이 패키지로서, 상기 반도체 다이 패키지는,
    반도체 다이와;
    단자 구조들의 세트와;
    전류 경로 재배선 구조들의 세트와;
    유전체 구조와;
    복수의 와이어 본드들과; 그리고
    경화된 몰드 컴파운드를 포함하고,
    상기 반도체 다이는,
    상부 면 및 반대편에 있는 뒤쪽 면을 가지고,
    상기 반도체 다이의 상부 면 상에 적어도 하나의 와이어 본드 패드를 포함하며;
    단자 구조들의 상기 세트의 각각의 단자 구조는,
    소결된 물질로 형성되고,
    상부 면, 반대편에 있는 뒤쪽 면, 및 높이를 가지며,
    상기 단자 구조의 뒤쪽 면은 몰드 컴파운드의 상기 연속적인 시트의 뒤쪽 면에서 노출되고, 상기 단자 구조의 높이는 상기 단자 구조의 상부 면과 뒤쪽 면 사이의 높이이며;
    전류 경로 재배선 구조들의 상기 세트의 각각의 재배선 구조는,
    상기 소결된 물질로 형성되는 길게 연장된 와이어링 구조를 포함하고,
    상기 길게 연장된 와이어링 구조는, 제 1 단부, 상기 제 1 단부와는 별개인 제 2 단부, 상부 표면, 반대편에 있는 바닥 표면, 및 두께를 가지며,
    상기 길게 연장된 와이어링 구조의 두께는 상기 길게 연장된 와이어링 구조의 상부 표면과 바닥 표면 사이의 두께이고,
    재배선 구조들의 상기 세트 내에서, 제조되는 대로의 임의의 주어진 재배선 구조는,
    (a) 미리결정된 단자 구조에 전기적으로 미리결합되는 미리연결된 재배선 구조이거나, 또는
    (b) 각각의 단자 구조로부터 전기적으로 격리되는 초기에 연결되지 않은 재배선 구조이며;
    상기 유전체 구조는,
    상기 적어도 하나의 재배선 구조들 각각의 바닥 표면과 몰드 컴파운드의 상기 연속적인 시트의 바닥 사이에서 상기 패키지의 아래쪽 부분을 점유하며;
    상기 복수의 와이어 본드들은,
    상기 반도체 다이, 단자 구조들의 상기 세트, 및 재배선 구조들의 상기 세트 사이의 전기성을 선택적으로 확립하며;
    상기 경화된 몰드 컴파운드는,
    상기 반도체 다이, 단자 구조들의 상기 세트, 재배선 구조들의 상기 세트, 및 상기 복수의 와이어 본드들을 캡슐화하며;
    각각의 재배선 구조의 바닥 표면은 몰드 컴파운드의 상기 연속적인 시트의 뒤쪽 면으로부터 수직으로 떨어져 오프셋되어 있는 것을 특징으로 하는 반도체 다이 패키지.
  18. 제17항에서 있어서,
    상기 복수의 와이어 본드들은,
    상기 반도체 다이와 재배선 구조들의 상기 세트 사이에 선택적으로 형성되는 제 1 와이어 본드들과; 그리고
    상기 반도체 다이와 단자 구조들의 상기 세트 사이에 선택적으로 형성되는 제 2 와이어 본드들을 포함하는 것을 특징으로 하는 반도체 다이 패키지.
  19. 제18항에서 있어서,
    재배선 구조들의 상기 세트는 적어도 하나의 초기에 연결되지 않은 재배선 구조를 포함하고,
    상기 복수의 와이어 본드들은 또한,
    단자 구조들의 상기 세트와 상기 적어도 하나의 초기에 연결되지 않은 재배선 구조 사이에 선택적으로 형성되는 제 3 와이어 본드들을 포함하는 것을 특징으로 하는 반도체 다이 패키지.
  20. 제17항에서 있어서,
    재배선 구조들의 상기 세트는, 적어도 하나의 미리연결된 재배선 구조 및 적어도 하나의 초기에 연결되지 않은 재배선 구조를 포함하는 것을 특징으로 하는 반도체 다이 패키지.
  21. 제17항에서 있어서,
    상기 반도체 다이 패키지는 또한 상부 면 및 뒤쪽 면을 갖는 다이 고정 구조를 포함하고,
    상기 다이 고정 구조의 상부 면 상에는 상기 반도체 다이의 뒤쪽 면이 상주하고,
    상기 다이 고정 구조의 뒤쪽 면은 상기 패키지의 표면 장착 접합부를 정의하기 위해 상기 패키지의 뒤쪽 면에서 노출되는 것을 특징으로 하는 반도체 다이 패키지.
  22. 제17항에서 있어서,
    각각의 단자 구조는 주변 경계를 갖고,
    적어도 하나의 단자 구조의 상기 주변 경계는 오버행 영역을 포함하고, 상기 오버행 영역은 상기 단자 구조의 위쪽 부분이 상기 단자 구조들의 아래쪽 부분을 넘어 측면으로 연장되게 하며,
    상기 오버행 영역은 상기 몰드 컴파운드로부터 상기 단자 구조들의 하향 수직 변위에 저항하도록 상기 몰드 컴파운드와 맞물려 있는 것을 특징으로 하는 반도체 다이 패키지.
  23. 제16항에서 있어서,
    상기 반도체 다이 패키지는 콰드 플랫 노 리드(Quad Flat No Lead, QFN) 패키지인 것을 특징으로 하는 반도체 다이 패키지.
  24. 리드 캐리어를 통해, 패키징된 반도체 다이를 제조하기 위한 방법으로서, 상기 방법은,
    상부 면을 갖는 임시 지지 층을 제공하는 단계와,
    상기 임시 지지 층의 상부 면 상에는 반도체 다이 패키지들이, 대응하는 패키지 사이트들에서 제조되게 되고,
    각각의 패키지 사이트는 상기 임시 지지 층의 상부 면 상에서 상기 임시 지지 층의 미리결정된 분할 영역(fractional area)을 포함하며;
    상기 임시 지지 층의 상부 면 상에 프리폼 구조(preform structure)를 제공하는 단계와,
    상기 프리폼은 제 1 프리폼 층(preform layer) 및 제 2 프리폼 층을 포함하고,
    상기 제 1 프리폼 층은 상기 제 1 프리폼 층 내에 형성되는 개구(opening)들을 갖고, 상기 개구들을 통해 상기 임시 지지 층의 상부 면이 노출되고, 상기 개구들은 각각의 패키지 사이트에서 제1의 미리결정된 패턴(pattern)을 정의하고,
    상기 제 2 프리폼 층은 상기 제 1 프리폼 층 위에 배치되고, 상기 제 2 프리폼 층은 상기 제 2 프리폼 층 내에 형성되는 캐비티(cavity)들의 세트를 포함하고, 상기 캐버티들은 각각의 패키지 사이트에서 제2의 미리결정된 패턴을 정의하며;
    상기 제 1 프리폼 층의 상기 개구들 내에 그리고 상기 제 2 프리폼 층의 상기 캐비티들 내에 소결가능한 금속(sinterable metal)을 갖고 있는 페이스트(paste)를 배치하는 단계와; 그리고
    각각의 패키지 사이트에서, 상기 제1의 미리결정된 패턴에 대응하는 단자 구조들의 세트 그리고 상기 제2의 미리결정된 패턴에 대응하는 전류 경로 재배선 구조들의 세트를 각각 제조하기 위해 상기 페이스트를 소결시키는 단계를 포함하고,
    단자 구조들의 상기 세트의 각각의 단자 구조는,
    상부 면, 반대편에 있는 뒤쪽 면, 및 높이를 가지며,
    상기 단자 구조의 뒤쪽 면은 상기 임시 지지 층에 부착되고,
    상기 단자 구조의 높이는 상기 단자 구조의 상부 면과 뒤쪽 면 사이의 높이이며;
    전류 경로 재배선 구조들의 상기 세트의 각각의 재배선 구조는,
    길게 연장된 와이어링 구조를 포함하고,
    상기 길게 연장된 와이어링 구조는, 폭, 제 1 단부, 별개의 제 2 단부, 상부 표면, 바닥 표면, 및 두께를 가지며,
    상기 길게 연장된 와이어링 구조의 두께는 상기 길게 연장된 와이어링 구조의 상부 표면과 바닥 표면 사이의 두께이고,
    각각의 재배선 구조들의 바닥 표면은 상기 임시 지지 층의 상부 면으로부터 떨어져 오프셋되어 있고,
    재배선 구조들의 상기 세트 내에서, 임의의 주어진 재배선 구조들은,
    (a) 미리결정된 단자 구조에 전기적으로 미리결합되는 제조되는 대로의 미리연결된 재배선 구조, 또는
    (b) 각각의 단자 구조 및 상기 임시적 지지 층으로부터 전기적으로 격리되는 제조되는 대로의 초기에 연결되지 않은 재배선 구조
    중 하나를 포함하는 것을 특징으로 하는 리드 캐리어를 통해, 패키징된 반도체 다이를 제조하기 위한 방법.
  25. 제24항에서 있어서,
    상기 방법은 또한,
    상기 임시 지지 층의 상부 표면과 각각의 재배선 구조의 바닥 표면 사이에 배치되는 유전체 구조를 제공하는 단계와;
    각각의 패키지 사이트에서, 반도체 다이를 상기 패키지 사이트의 중앙 영역(central region)에 배치하여 상기 패키지 사이트의 각각의 단자 구조가 상기 반도체 다이 주변에 있게 되도록 하는 단계와;
    각각의 패키지 사이트에서, 상기 반도체 다이, 단자 구조들의 상기 세트, 및 재배선 구조들의 상기 세트 사이의 전기적 결합들을 선택적으로 확립하는 복수의 와이어 본드들을 형성하는 단계와;
    상기 패키지 사이트들에 걸쳐 몰드 컴파운드를 도포하여 상기 반도체 다이, 단자 패드들의 상기 세트, 재배선 구조들의 상기 세트, 및 상기 복수의 와이어 본드들이 상기 몰드 컴파운드 내에 캡슐화되도록 함으로써, 몰딩된 패키지 사이트(molded package site)들의 연속적인 시트를 형성하는 단계와;
    몰딩된 패키지 사이트들의 상기 연속적인 시트로부터 상기 임시 지지 층을 벗겨내는 단계와; 그리고
    몰딩된 패키지 사이트들의 상기 연속적인 시트 내에서 개개의 패키지 사이트들을 서로로부터 분리시켜 개개의 패키지들을 형성하는 단계를 포함하고,
    상기 개개의 패키지들은 각각, 선택된 반도체 다이, 단자 구조들의 상기 세트, 재배선 구조들의 상기 세트, 및 상기 복수의 와이어 본드들을 포함하고,
    각각의 패키지는 상부 면 및 반대편에 있는 바닥 면을 포함하고, 각각의 패키지의 바닥 면에서 상기 패키지의 단자 구조들의 상기 세트의 바닥 면들은 노출되어 상기 패키지의 표면 장착 접합부들을 형성하게 되는 것을 특징으로 하는 리드 캐리어를 통해, 패키징된 반도체 다이를 제조하기 위한 방법.
  26. 제25항에서 있어서,
    상기 복수의 와이어 본드들은,
    상기 반도체 다이와 재배선 구조들의 상기 세트 사이에 선택적으로 형성되는 제 1 와이어 본드들과; 그리고
    상기 반도체 다이와 단자 구조들의 상기 세트 사이에 선택적으로 형성되는 제 2 와이어 본드들을 포함하는 것을 특징으로 하는 리드 캐리어를 통해, 패키징된 반도체 다이를 제조하기 위한 방법.
  27. 제26항에서 있어서,
    재배선 구조들의 상기 세트는 적어도 하나의 초기에 연결되지 않은 재배선 구조를 포함하고,
    상기 복수의 와이어 본드들은 또한,
    단자 구조들의 상기 세트와 상기 적어도 하나의 초기에 연결되지 않은 재배선 구조 사이에 선택적으로 형성되는 제 3 와이어 본드들을 포함하는 것을 특징으로 하는 리드 캐리어를 통해, 패키징된 반도체 다이를 제조하기 위한 방법.
  28. 제24항에서 있어서,
    재배선 구조들의 상기 세트는, 적어도 하나의 미리연결된 재배선 구조 및 적어도 하나의 초기에 연결되지 않은 재배선 구조를 포함하는 것을 특징으로 하는 리드 캐리어를 통해, 패키징된 반도체 다이를 제조하기 위한 방법.
KR1020177035027A 2015-05-04 2016-05-04 인쇄로 형성되는 패키지 컴포넌트들 및 전도성 경로 재배선 구조들을 갖는 리드 캐리어 KR20180004763A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562156488P 2015-05-04 2015-05-04
US62/156,488 2015-05-04
PCT/US2016/030767 WO2016179273A1 (en) 2015-05-04 2016-05-04 Lead carrier with print formed package components and conductive path redistribution structures

Publications (1)

Publication Number Publication Date
KR20180004763A true KR20180004763A (ko) 2018-01-12

Family

ID=57217832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177035027A KR20180004763A (ko) 2015-05-04 2016-05-04 인쇄로 형성되는 패키지 컴포넌트들 및 전도성 경로 재배선 구조들을 갖는 리드 캐리어

Country Status (8)

Country Link
US (1) US20180047589A1 (ko)
JP (1) JP2018518827A (ko)
KR (1) KR20180004763A (ko)
CN (1) CN107960132B (ko)
HK (1) HK1247442A1 (ko)
PH (1) PH12017501997A1 (ko)
TW (1) TW201709457A (ko)
WO (1) WO2016179273A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019039847A1 (ko) * 2017-08-21 2019-02-28 김학모 방열 및 전자파 차폐 기능이 개선된 그라파이트 라미네이트 칩온필름형 반도체 패키지
JP7192235B2 (ja) * 2018-02-06 2022-12-20 株式会社デンソー 半導体装置
US11291133B2 (en) * 2018-03-28 2022-03-29 Intel Corporation Selective ground flood around reduced land pad on package base layer to enable high speed land grid array (LGA) socket
CN110880496B (zh) * 2018-09-05 2023-10-31 万国半导体(开曼)股份有限公司 电机用模制智能电源模块
CN110391143A (zh) * 2019-07-02 2019-10-29 东莞链芯半导体科技有限公司 半导体封装结构及其封装方法
CN111696873A (zh) * 2020-06-17 2020-09-22 佛山市蓝箭电子股份有限公司 一种半导体封装方法和封装芯片

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW511422B (en) * 2000-10-02 2002-11-21 Sanyo Electric Co Method for manufacturing circuit device
WO2008001915A1 (fr) * 2006-06-30 2008-01-03 Nec Corporation Carte de câblage, dispositif à semi-conducteurs l'utilisant et leurs procédés de fabrication
US7847391B2 (en) * 2008-07-01 2010-12-07 Texas Instruments Incorporated Manufacturing method for integrating a shunt resistor into a semiconductor package
US8383962B2 (en) * 2009-04-08 2013-02-26 Marvell World Trade Ltd. Exposed die pad package with power ring
US8536690B2 (en) * 2009-09-22 2013-09-17 Stats Chippac Ltd. Integrated circuit packaging system with cap layer and method of manufacture thereof
US8643165B2 (en) * 2011-02-23 2014-02-04 Texas Instruments Incorporated Semiconductor device having agglomerate terminals
WO2013116114A1 (en) * 2012-02-02 2013-08-08 Bridgelux, Inc. Packaging photon building blocks having only top side connections in a molded interconnect structure
US9196504B2 (en) * 2012-07-03 2015-11-24 Utac Dongguan Ltd. Thermal leadless array package with die attach pad locking feature
CN102867759B (zh) * 2012-08-17 2015-04-29 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
WO2014037815A2 (en) * 2012-09-07 2014-03-13 Eoplex Limited Lead carrier with print-formed terminal pads
US9013028B2 (en) * 2013-01-04 2015-04-21 Texas Instruments Incorporated Integrated circuit package and method of making

Also Published As

Publication number Publication date
PH12017501997A1 (en) 2018-03-26
CN107960132B (zh) 2021-01-26
WO2016179273A1 (en) 2016-11-10
CN107960132A (zh) 2018-04-24
HK1247442A1 (zh) 2018-09-21
US20180047589A1 (en) 2018-02-15
JP2018518827A (ja) 2018-07-12
TW201709457A (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
KR20180004763A (ko) 인쇄로 형성되는 패키지 컴포넌트들 및 전도성 경로 재배선 구조들을 갖는 리드 캐리어
CN102884623B (zh) 在介电体上具有端子的微电子封装
US10748840B2 (en) Chip-size, double side connection package and method for manufacturing the same
US8749035B2 (en) Lead carrier with multi-material print formed package components
US20150194322A1 (en) Lead carrier with thermally fused package components
KR102126009B1 (ko) 인쇄 형태의 단자 패드를 갖는 리드 캐리어
CN104835746B (zh) 具有被结合到金属箔的半导体管芯的半导体模块
TW201644022A (zh) 預置通孔之嵌入式封裝
US20180047588A1 (en) Lead carrier structure and packages formed therefrom without die attach pads
CN110178209A (zh) 半导体封装件的制造方法
CN104183507B (zh) 制造半导体器件的方法
US20080197484A1 (en) Method of manufacturing electronic component package, and wafer and substructure used for manufacturing electronic component package
US20220077054A1 (en) Integrated circuit package structure, integrated circuit package unit and associated packaging method
US20220077075A1 (en) Panel level metal wall grids array for integrated circuit packaging and associated manufacturing method
US11710684B2 (en) Package with separate substrate sections
CN111952191A (zh) 通过在安装电子部件之后将片材分成载体而进行的封装的批量制造
KR101678969B1 (ko) 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20220077053A1 (en) Integrated circuit package structure, integrated circuit package unit and associated packaging method
JP2003234449A (ja) 半導体装置およびリードフレーム