CN107949921A - 发光器件封装和发光装置 - Google Patents

发光器件封装和发光装置 Download PDF

Info

Publication number
CN107949921A
CN107949921A CN201680050266.4A CN201680050266A CN107949921A CN 107949921 A CN107949921 A CN 107949921A CN 201680050266 A CN201680050266 A CN 201680050266A CN 107949921 A CN107949921 A CN 107949921A
Authority
CN
China
Prior art keywords
light
lead frame
emitting component
engaging zones
groove part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680050266.4A
Other languages
English (en)
Inventor
柳东鋧
闵凤杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN107949921A publication Critical patent/CN107949921A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

根据本发明的实施例的发光器件封装包括：第一引线框架和第二引线框架，该第一引线框架和第二引线框架彼此电气隔离；封装主体，其包括用于与第一引线框架或第二引线框架中的至少一个引线框架一起限定空腔的斜面；至少一个元件部分，其布置在第一引线框架或第二引线框架的至少一个元件区域中；以及至少一根导线，其将所述至少一个元件部分连接到第一引线框架或第二引线框架的至少一个接合区域，其中，该封装主体可以包括至少一个凹槽部分，其布置在该封装主体与将所述至少一个元件部分的侧角和所述元件部分的下表面的中心相连的假想直线延长线汇合的位置处，以暴露所述接合区域。

Description

发光器件封装和发光装置
技术领域
实施例涉及一种发光元件封装和发光装置。
背景技术
借助于元件材料和薄膜生长技术的发展，使用III-V族或II-VI族化合物半导体的诸如发光二极管或激光二极管的发光元件可以实现各种颜色的光，例如红光、绿光和蓝光以及紫外光，并且还可以通过使用荧光材料或通过组合颜色来实现具有高发光效率的白光。与诸如荧光灯和白炽灯的现有光源相比，这些发光元件具有低功耗、半永久寿命、响应速度快、安全性好及环保的优点。
因此，发光元件的应用已经扩展到光通信装置的发送模块、发光二极管背光源(它代替构成液晶显示(LCD)装置的背光源的冷阴极荧光灯(CCFL))、白色发光二极管照明装置(它可以代替荧光灯或白炽灯泡)、车辆头灯和信号灯。
当这种发光元件被构造成封装形式时，发光元件或齐纳二极管中的至少一个可以通过导线连接到引线框架。此时，由于与导线连接的相应引线框架的接合区域的暴露，可能导致发光元件封装的光损失。
发明内容
技术问题
实施例提供一种发光元件封装和发光装置，其可以使由于接合区域导致的光损失最小化。
技术方案
根据一个实施例的发光元件封装可以包括第一引线框架和第二引线框架，该第一引线框架和第二引线框架彼此电气隔离；封装主体，该封装主体包括斜面，该斜面被构造成与第一引线框架或第二引线框架中的至少一个引线框架一起限定空腔；至少一个元件单元，该至少一个元件单元布置在第一引线框架或第二引线框架中的至少一个引线框架的元件区域中；以及至少一根导线，所述至少一根导线被构造成将所述至少一个元件单元连接到第一引线框架或第二引线框架中的至少一个框架的接合区域，其中，该封装主体包括至少一个凹槽部分，该至少一个凹槽部分布置在封装主体与假想直线延长线汇合的位置处以暴露所述接合区域，该假想直线延长线将所述至少一个元件单元的侧角与所述元件单元的底表面的中心互连。
例如，所述至少一个凹槽部分可以布置在所述斜面的弯曲部分中。另外，所述接合区域可以具有在从0.049mm2至0.15mm2的范围内的平面面积。例如，所述至少一个元件单元可以包括发光元件，该发光元件包括发光结构，该发光结构包括第一导电半导体层、第二导电半导体层和有源层，并且布置在第二引线框架上。此外，所述至少一个元件单元还可以包括保护元件，该保护元件布置在第一引线框架上。
例如，所述至少一根导线可以包括第一导线，该第一导线被构造成将所述保护元件和第二引线框架电互连。此外，所述至少一根导线还可以包括第二导线，该第二导线被构造成将所述发光元件的第一导电半导体层与第一引线框架电互连。此外，所述至少一根导线还可以包括第三导线，该第三导线被构造成将所述发光元件的第二导电半导体层与第二引线框架电互连。
例如，所述发光元件的第一导电半导体层和第二导电半导体层可以分别直接电连接到第一引线框架和第二引线框架。
例如，所述至少一个接合区域可以包括第一接合区域、第二接合区域和第三接合区域，并且所述至少一个凹槽部分可以包括：第一凹槽部分，该第一凹槽部分被构造成暴露第一接合区域，该第一接合区域连接到第一导线并且形成在第二引线框架上；第二凹槽部分，该第二凹槽部分被构造成暴露第二接合区域，该第二接合区域连接到第二导线并且形成在第一引线框架上；以及第三凹槽部分，该第三凹槽部分被构造成暴露第三接合区域，该第三接合区域连接到第三导线并且形成在第二引线框架上。
例如，所述发光元件的第二导电半导体层可以直接电连接到第二引线框架。
例如，所述空腔可以包括具有圆形平面形状、椭圆形平面形状或多边形平面形状中的至少一种平面形状的底表面。例如，所述接合区域和元件区域可以以平面形状彼此连接，或者可以通过所述封装主体以平面形状彼此分离。
例如，所述保护元件可以通过形成在所述封装主体中的盲孔暴露，并且该盲孔可以位于所述斜面的弯曲部分中。
例如，所述发光元件封装还可以包括绝缘层，该绝缘层被构造成将第一引线框架和第二引线框架彼此电气隔离，并且第二凹槽部分可以暴露第二接合区域、该绝缘层的一部分、以及第二引线框架的一部分。
例如，所述至少一个凹槽部分可以具有圆形平面形状或多边形平面形状中的至少一种。
例如，布置在所述保护元件和发光元件之间的封装主体可以具有比所述发光元件或保护元件的厚度大的厚度。
根据另一实施例的发光装置可以包括所述发光元件封装。
有利效果
根据实施例的发光元件封装和发光装置可以实现光提取效率的增加。
附图说明
图1示出了根据实施例的发光元件封装的顶部透视图。
图2示出了图1中所示的发光元件封装的正视图。
图3示出了图1中所示的发光元件封装的后视图。
图4示出了图1中所示的发光元件封装的左视图。
图5示出了图1中所示的发光元件封装的右视图。
图6a示出了图1中所示的发光元件封装的平面图，并且图6b示出了发光元件的透视图。
图7示出了图1中所示的发光元件封装的一个实施例的底视图。
图8示出了沿着图6a中所示的线A-A'截取的剖视图。
图9示出了图1和图6a中所示的发光元件的一个实施例的截面图。
图10示出了图1和图6a中所示的发光元件的另一实施例的截面图。
图11a至图11c示出了图6a中所示的部分“A”的实施例的放大平面图。
图12示出了根据另一实施例的发光元件封装的顶部透视图。
图13示出了图12中所示的发光元件封装的平面图。
图14示出了沿着图13中所示的发光元件封装的线B-B'截取的剖视图。
图15示出了根据又一实施例的发光元件封装的顶部透视图。
图16示出了图15中所示的发光元件封装的平面图。
图17示出了沿着图16中所示的发光元件封装的线C-C'截取的剖视图。
图18示出了图17中所示的发光元件的放大截面图。
具体实施方式
在下文中，将参考附图详细描述实施例，以便具体地描述本公开并帮助理解本公开。然而，这里公开的实施例可以被修改为各种其他形式，并且本公开的范围不应解释为限于这些实施例。这里公开的实施例被提供用于向本领域普通技术人员更全面地描述本公开。
在对实施例的描述中，当一个元件被称为形成在另一元件“上”或“下”时，它能够直接位于另一元件“上”或“下”，或者在二者之间间接形成有居间元件。还将理解的是，可相对于附图来描述在元件“上”或“下”。
另外，在以下的描述中使用的诸如“第一”、“第二”、“上/上部/上方”和“下面/下部/下方”的相对关系术语可用于将任一个实体或元件与另一实体或元件区分开，在这些实体或元件之间不需要或不包含有任何物理或逻辑关系或顺序。
尽管将使用笛卡尔坐标系描述根据实施例的发光元件封装100A、100B和100C，但当然也可以使用其他坐标系来描述它们。在笛卡尔坐标系中，x轴、y轴和z轴可以彼此正交，或者可以彼此交叉。
图1示出了根据实施例的发光元件封装100A的顶部透视图，图2示出了图1中所示的发光元件封装100A的正视图，图3示出了图1中所示的发光元件封装100A的后视图，图4示出了图1中所示的发光元件封装100A的左视图，图5示出了图1中所示的发光元件封装100A的右视图，图6a示出了图1中所示的发光元件封装100A的平面图，图6b示出了发光元件的透视图，图7示出了图1所示的发光元件封装100A的一个实施例的底视图，并且图8示出了沿着图6a中所示的线A-A'截取的剖视图。
在下文中，将参考图1至图8描述根据一个实施例的发光元件封装100A，但实施例不限于此。也就是说，图1中所示的发光元件封装100A可以具有与图6a和图8中分别示出的平面图和截面图不同的平面图和截面图，图6a中所示的发光元件封装100A可以具有与图1和图8中分别示出的透视图和截面图不同的透视图和截面图，并且图8中所示的发光元件封装100A可以具有与图1和图6a中分别示出的透视图和平面图不同的平面图和截面图。
根据一个实施例的发光元件封装100A可以包括第一引线框架LF1和第二引线框架LF2、封装主体110、绝缘层114、发光元件120、第一导线132、第二导线134和第三导线136、半导体元件140和成型构件150。
第一引线框架LF1和第二引线框架LF2可以布置成彼此电气隔离。为此，可以在第一引线框架LF1和第二引线框架LF2之间布置有绝缘层114，以将第一引线框架LF1和第二引线框架LF2彼此电气隔离。第一引线框架LF1和第二引线框架LF2可以在y轴方向上彼此间隔开，但实施例不限于此。即，根据另一实施例，如图6a中所示，绝缘层114可以具有弯曲的平面形状。参考图6a，绝缘层114的与第一引线框架LF1接触的第一边界114-1和绝缘层114的与第二引线框架LF2接触的第二边界114-2由虚线表示。能够理解，由虚线和实线表示的绝缘层114可以具有弯曲的平面形状。
参考图1至4和图6a至图8，第一引线框架LF1可以包括第一侧部LF1-S、第二接合区域BA2和第二元件区域DA2。另外，参考图1至3和图5至图8，第二引线框架LF2可以包括第二侧部LF2-S、第一接合区域BA1和第三接合区域BA3、以及第一元件区域DA1。
第一侧部LF1-S可以成形为从封装主体110的多个侧表面中的一个侧表面S1突出。第二侧部LF2-S可以成形为从与封装主体110的所述一个侧表面S1相反的侧表面S2突出。然而，实施例不限于第一侧部LF1-S和第二侧部LF2-S的特定形状。
另外，参考图2，封装主体110的一个侧表面S1可以相对于沿着与z轴方向平行的方向的假想竖直线倾斜预定角度θ0，该z轴方向是发光元件120的厚度方向。这用于在制造封装主体110时允许封装主体110容易地从模具分离。
当角度θ0为0°时，在用模具制造封装主体110时可能无法取出产品。另外，当角度θ0大于5°时，发光区域的尺寸可能减小，这可能导致光损失。因此，该预定角度θ0可以大于0°但小于或等于5°，例如为5°，但实施例不限于此。
另外，以与所述一个侧表面S1相同的方式，封装主体110的相反的侧表面S2可以倾斜预定角度。另外，所述一个侧表面S1和相反的侧面S2可以是封装主体110的y轴方向上的外壁表面，并且，封装主体110的x轴方向上的外壁表面也能够以与所述一个侧表面S1相同的方式倾斜预定角度。
下面将详细描述第一接合区域BA1、第二接合区域BA2和第三接合区域BA3以及第一元件区域DA1和第二元件区域DA2。
另外，如图7中所示，第一引线框架LF1和第二引线框架LF2中的每一个可以从封装主体110的底表面S3暴露。
第一引线框架LF1和第二引线框架LF2中的每一个均可以由诸如金属的导电材料形成，例如以下之一：钛(Ti)、铜(Cu)、镍(Ni)、金(Au)、铬(Cr)、钽(Ta)、铂(Pt)、锡(Sn)、银(Ag)、磷(P)或其合金，并且可以具有单层或多层结构。
绝缘层114可以包括SiO2、TiO2、ZrO2、Si3N4、Al2O3或MgF2中的至少一种，但实施例不受限于绝缘层114的材料。
另外，绝缘层114和封装主体110可以是分开的层，但实施例不限于此。也就是说，当封装主体110可以包括绝缘材料并因此具有电绝缘性时，绝缘层114和封装主体110可以彼此一体地形成。
另外，参考图6a和图8，发光元件封装100A的封装主体110被示出为覆盖绝缘层114的一部分而暴露其剩余部分，并且被示出为从第一引线框架LF1和第二引线框架LF2暴露第一元件区域DA1以及第一接合区域BA1、第二接合区域BA2和第三接合区域BA3，但实施例不限于此。绝缘层114的被封装主体110覆盖的所述部分的平面面积可以等于或大于绝缘层114的被暴露而不是被封装主体110覆盖的剩余部分的平面面积。
根据另一实施例，封装主体110可以覆盖整个绝缘层114，并且可以暴露第一引线框架LF1的第二元件区域DA2。
另外，在根据实施例的发光元件封装100A中，封装主体110的斜面112A至112D可以与暴露的第一引线框架LF1或第二引线框架LF2中的至少一个引线框架的前表面一起限定空腔C。也就是说，封装主体110的斜面112A至112D可以与被暴露而不是被封装主体覆盖的第一引线框架LF1或第二引线框架LF2中的至少一个引线框架的前表面一起限定空腔C。例如，参考图6a和8，斜面112A至112D可以与被暴露的而不是被封装主体110覆盖的第二引线框架LF2的前表面一起限定空腔C。
另外，空腔C的上边缘CE可以具有圆形、多边形、椭圆形、杯形或凹容器形的平面形状等。例如，参考图1和图6a，空腔C的上边缘CE被示出为具有矩形平面形状，但实施例不限于此。
另外，封装主体110的斜面112A至112D可以与第一引线框架LF1或第二引线框架LF2中的至少一个引线框架的暴露的前表面(或暴露的顶表面LFT1或LFT2)正交或相对于该暴露的前表面(或暴露的顶表面LFT1或LFT2)倾斜。在图1和图6a的情况下，这些斜面被示出为包括形成四个弯曲部分111A、111B、111C和111D的四个斜面112A、112B、112C和112D，但实施例不限于此。
另外，参考图8，由斜面112D和第一引线框架LF1的顶表面LFT1形成的第一角度θ1以及由斜面112B和第二引线框架LF2的顶表面LFT2形成的第二角度θ2可以是锐角，但实施例不限于第一角度θ1和第二角度θ2的特定值。
当封装主体110的斜面112A至112D相对于空腔C的底表面CB倾斜时，空腔C的宽度W可以随着离空腔C的底表面CB的距离增加(即，随着朝+z轴方向的距离减小)而增加。也就是说，空腔C的宽度W可以在空腔C的底表面CB(发光元件120和120A布置在该底表面CB上)处最小，并且可以在封装主体110的顶表面处最大。
另外，空腔C的暴露的底表面CB的整个平面面积可以根据发光元件120的尺寸而变化。
另外，封装主体110的斜面112A至112D可以布置在发光元件120和120A周围，以反射从发光元件120和120A放出的光。在这种情况下，斜面112A至112D的反射率可以高于暴露的第一引线框架LF1或第二引线框架LF2中的至少一个引线框架的前表面的反射率。例如，被暴露而不是被封装主体110覆盖的第二引线框架LF2可以由反射材料、例如银(Ag)形成，以便反射从发光元件120和120A产生的光，并且斜面112A至112D可以由具有比第二引线框架LF2高的反射率的诸如聚邻苯二甲酰胺(PPA)的树脂材料形成。
另外，所示出的封装主体110的斜面112A至112D具有平坦的截面形状，但实施例不限于此。即，如稍后将描述的图14中所示，斜面112A至112D可以具有台阶式截面形状，或者，尽管未示出，其可以具有凹形或凸形截面形状。
因此，图8中所示的斜面112A至112D可以具有图14中所示的台阶式截面形状，或者可以具有凸形或凹形截面形状。可替选地，图14中所示的封装主体110的斜面112E可以具有凹形或凸形截面形状。可替选地，图17中所示的封装主体110的斜面112B可以具有凹形或凸形截面形状，或者可以具有图14中所示的台阶式截面形状。
另外，斜面112A至112D可以具有至少一个弯曲部分。例如，如图1、6a、15和16中所示，斜面112A至112D可以包括第一至第四弯曲部分111A、111B、111C和111D。这里，第一至第四弯曲部分111A至111D是第一至第四斜面112A至112D的边界。也就是说，第一弯曲部分111A可以是第一斜面112A和第二斜面112B的边界，第二弯曲部分111B可以是第二斜面112B和第三斜面112C的边界，第三弯曲部分111C可以是第三斜面112C和第四斜面112D的边界，并且第四弯曲部分111D可以是第四斜面112D和第一斜面112A的边界。然而，该实施例不限于此。参考图12和13，发光元件封装100B的斜面112A至112D可以不具有弯曲部分。
封装主体110可以由诸如硅基晶片级封装、硅基板、碳化硅(SiC)或氮化铝(AlN)的、具有良好绝缘性或导热性的基板形成，可以由具有高反射率的诸如聚邻苯二甲酰胺(PPA)的树脂材料形成，或者可以由环氧模塑料(EMC)形成，但实施例不受限于封装主体110的材料。当封装主体110由塑料形成时，可以防止变色。
同时，根据实施例的发光元件封装100A可以包括至少一个元件部分。所述至少一个元件部分可以布置在第一引线框架LF1或第二引线框架LF2中的至少一个引线框架的元件区域中。
根据一个实施例，所述至少一个元件部分可以包括布置在空腔C内的发光元件。
根据另一实施例，所述至少一个元件部分还可以包括半导体元件以及发光元件。在图6a的情况下，所述至少一个元件部分被示出为包括发光元件120和半导体元件140两者，但在某些情况下可以省略半导体元件140。
这里，半导体元件140可以是保护该发光元件封装的保护元件，例如齐纳二极管(ZD)，但实施例不限于此。在下文中，半导体元件140将被描述为齐纳二极管，但以下的描述也适用于半导体元件140具有除了齐纳二极管以外的形式的情况。
发光元件120可以布置在第一引线框架LF1或第二引线框架LF2中的至少一个引线框架上。
例如，如图1、图6a和图8所示，发光元件120和120A可以在空腔C内布置在第二引线框架LF2的顶表面LFT2上，并且如稍后将描述的图15和图16和图17中所示，发光元件120和120A可以在空腔C内布置在暴露的第一引线框架LF1和第二引线框架LF2的暴露的前表面上方。
为了便于描述，在第一引线框架LF1和第二引线框架LF2中，其上布置有发光元件120的引线框架被称为“第二引线框架LF2”，而其上布置有齐纳二极管140的引线框架被称为“第一引线框架LF1”。
第二引线框架LF2中包括的第一元件区域DA1可以定义为被暴露而不是被封装主体110覆盖的第二引线框架LF2的前表面中的、其中可以布置发光元件120和120A的区域。因为第一元件区域DA1被暴露以允许发光元件120和120A布置在其中，所以其面积可以由发光元件120和120A的尺寸决定。
在根据一个实施例的发光元件封装100A中，发光元件120可以是如图8中所示的水平型发光二极管，但实施例不限于此。即，在图1和6a所示的发光元件封装100A中，发光元件120可以是垂直型发光二极管。可替选地，在稍后将描述的图15和16所示的发光元件封装100C中，发光元件120C可以是倒装芯片型发光二极管，如图17和图18中所示。这里，倒装芯片型发光二极管是具有倒装芯片键合结构的发光二极管，并且稍后将参考图18对其详细描述。
例如，发光元件120、120A、120B和120C可以是发射红光、绿光、蓝光或白光的发光二极管，但实施例不限于此。可替选地，该发光元件可以是发射紫外光的紫外(UV)发光二极管，但实施例不限于此。
图9示出了图1和图6a中所示的发光元件120的一个实施例120A的截面图。即，图9中所示的发光元件120A以图8中所示的发光元件120A的放大比例被示出。
参考图9，水平型发光元件120A可以包括基板122A、发光结构124A、第一电极128A和第二电极129A。
基板122A可以布置在第二引线框架LF2的暴露的前表面的第一元件区域DA1中。基板122A可以由载体晶片形成，该载体晶片是适合半导体材料生长的材料。另外，基板122A可以由具有优异导热性的材料形成。基板122A可以包括蓝宝石Al2O3、GaN、SiC、ZnO、Si、GaP、InP、Ga2O3或GaAs中的至少一种，但实施例不受限于基板122A的材料。另外，在基板122A的顶表面中可以形成有不平坦图案(未示出)。
为了减小基板122A和发光结构124A之间的热膨胀系数(CTE)和晶格失配的差异，可在122A和124A二者之间进一步布置有缓冲层(或转移层)(未示出)。该缓冲层可以包括从由Al、In、N和Ga组成的组中选择的至少一种材料，但其不限于此。另外，该缓冲层可以具有单层或多层结构。
发光结构124A可以布置在基板122A上。例如，发光结构124A可以包括依次堆叠在基板122A上的第一导电半导体层124A-1、有源层124A-2和第二导电半导体层124A-3。
第一导电半导体层124A-1布置在基板122A上。第一导电半导体层124A-1可以由掺杂有第一导电掺杂物的化合物半导体、例如III-V族或II-VI族化合物半导体形成。当第一导电半导体层124A-1是n型半导体层时，第一导电掺杂物可以是n型掺杂物，并且可以包括Si、Ge、Sn、Se或Te，但其不限于此。
例如，第一导电半导体层124A-1可以包括具有AlxInyGa(1-x-y)N(0≤x≤1,0≤y≤1,0≤x+y≤1)的组成式的半导体材料。第一导电半导体层124A-1可以包括GaN、InN、AlN、InGaN、AlGaN、InAlGaN、AlInN、AlGaAs、InGaAs、AlInGaAs、GaP、AlGaP、InGaP、AlInGaP和InP中的一种或多种。
有源层124A-2可以布置在第一导电半导体层124A-1和第二导电半导体层124A-3之间。有源层124A-2是这样的层：其中，通过第一导电半导体层124A-1引入的电子(或空穴)与通过第二导电半导体层124A-3引入的空穴(或电子)彼此汇合，从而发射具有由有源层124A-2的构成材料的固有能带确定的能量的光。有源层124A-2可以具有单阱结构、多阱结构、单量子阱结构、多量子阱(MQW)结构、量子线结构或量子点结构中的至少一种。
有源层124A-2可以包括阱层和阻挡层，其具有从InGaN/GaN，InGaN/InGaN、GaN/AlGaN、InAlGaN/GaN、GaAs(InGaAs)/AlGaAs、和GaP(InGaP)/AlGaP中选择的一个或多个的成对结构，但其不限于此。阱层可以由具有比阻挡层的带隙能量低的带隙能量的材料形成。
可以在有源层124A-2上和/或下方形成有导电包覆层(未示出)。该导电包覆层可以由具有比有源层124A-2的阻挡层的带隙能量高的带隙能量的半导体形成。例如，该导电包覆层例如可以包括GaN、AlGaN、InAlGaN或超晶格结构。另外，该导电包覆层可以被掺杂成n型或p型。
另外，实施例不受限于从有源层124A-2放出的光的波长带。
第二导电半导体层124A-3可以布置在有源层124A-2上。第二导电半导体层124A-3可以由半导体化合物形成，并且可以由诸如III-V族或II-VI族化合物半导体的化合物半导体形成。例如，第二导电半导体层124A-3可以包括具有InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)的组成式的半导体材料。第二导电半导体层124A-3可以掺杂有第二导电掺杂物。当第二导电半导体层124A-3是p型半导体层时，该第二导电掺杂物可以是p型掺杂物，并且可以包括Mg、Zn、Ca、Sr、Ba等。
第一导电半导体层124A-1可以被构造为n型半导体层，并且第二导电半导体层124A-3可以被构造为p型半导体层。可替选地，第一导电半导体层124A-1可以被构造为p型半导体层，并且第二导电半导体层124A-3可以被构造为n型半导体层。
发光结构124A可以具有n-p结结构、p-n结结构、n-p-n结结构和p-n-p结结构中的任一种结构。
第一电极128A可以布置在通过台面蚀刻(mesa etching)而暴露的第一导电半导体层124A-1上。这里，可以通过对第一导电半导体层124A-1的一部分、第二导电半导体层124A-3和有源层124A-2进行台面蚀刻来暴露第一导电半导体层124A-1。
第一电极128A可以包括欧姆接触材料，并因此可以执行欧姆功能，这可以消除对要布置的单独的欧姆层(未示出)的需要，或者可以将单独的欧姆层布置在第一电极128A上或下方。
第二电极129A可以布置在第二导电半导体层124A-3上并电连接到第二导电半导体层124A-3。第二电极129A可以包括透明电极层(未示出)。该透明电极层可以是透明导电氧化物(TCO)。例如，该透明电极层可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锌锡(IZTO)、氧化铟铝锌(IAZO)、氧化铟镓锌(IGZO)、氧化铟镓锡(IGTO)、氧化铝锌(AZO)、氧化锑锡(ATO)、氧化镓锌(GZO)、IrOx、RuOx、RuOx/ITO、Ni/IrOx/Au或Ni/IrOx/Au/ITO中的至少一个，但其不限于这些材料。
第二电极129A可以具有欧姆特性，并且可以包括用于与第二导电半导体层124A-3欧姆接触的材料。当第二电极129A执行欧姆功能时，可能不形成单独的欧姆层(未示出)。
第一电极128A和第二电极129A中的每一个可以由能够发射从有源层124A-2放出的光(而不是吸收该光)的任何材料形成，并且可以在第一导电半导体层124A-1和第二导电半导体层124A-3上生长成高质量。例如，第一电极128A和第二电极129A中的每一个可以由金属形成，并且可以由Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf或它们的选择性组合而形成。
图10示出了图1和图6a中所示的发光元件120的另一实施例120B的截面图。即，图8中所示的发光元件120A可以被图10中所示的发光元件120B替换。在这种情况下，可以省略第三导线136、第三接合区域BA3和第三凹槽部分H3。
参考图10，垂直型发光元件120B可以包括支撑基板122B、反射层126、发光结构124B和第一电极128B。
支撑基板122B支撑发光结构124B。支撑基板122B可以由金属或半导体材料形成。另外，支撑基板122B可以由具有高的导电性和导热性的材料形成。例如，支撑基板122B可以由包括铜(Cu)、Cu合金、金(Au)、镍(Ni)、钼(Mo)或铜钨(Cu-W)中的至少一种的金属材料或者由包括Si、Ge、GaAs、ZnO或SiC中的至少一种的半导体形成。
反射层126可以布置在支撑基板122B上。支撑基板122B可以用作图9中所示的第二电极129A。
反射层126用于反射从发光结构124B的有源层124B-2放出并向支撑基板122B(即，在-z轴方向上)直射而不是向上(即，在+z轴方向)发射的光。也就是说，反射层126可以反射从发光结构124B被引入的光，由此提高发光元件120B的光提取效率。反射层126可以由光反射材料、例如包括Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au或Hf中的至少一种的金属或合金形成，但实施例不限于此。
反射层126可以利用金属或其合金以及诸如IZO、IZTO、IAZO、IGZO、IGTO、AZO或ATO的透光导电材料以多层形成，并且例如可以以IZO/Ni、AZO/Ag、IZO/Ag/Ni、AZO/Ag/Ni等形成。
虽然未示出，但可进一步在反射层126和第二导电半导体层124B-3之间布置有欧姆层(未示出)。在这种情况下，该欧姆层可以与第二导电半导体层124B-3欧姆接触，从而用于允许电力被顺利地供应给发光结构124B。
在图10的情况下，发光元件120B被示出为包括反射层126，但实施例不限于此。即，在一些情况下，反射层126可以省略。
发光结构124B可以布置在反射层126上。发光结构124B可以包括在反射层126上彼此依次堆叠的第二导电半导体层124B-3、有源层124B-2和第一导电半导体层124B-1。在此，图10中所示的第一导电型半导体层124B-1、有源层124B-2和第二导电型半导体层124B-3执行与图9中分别示出的第一导电半导体层124-1、有源层124-A和第二导电半导体层124-3相同的功能，因此将省略其重复描述。
第一电极128B可以布置在发光结构124B的第一导电半导体层124B-1上。第一电极128B可以用作图9中所示的第一电极128A。虽然未示出，但第一电极128B可以具有预定的图案形状。另外，为了提高光提取效率，第一导电半导体层124B-1的顶表面可以具有粗糙图案(未示出)。另外，第一电极128B的顶表面可以形成有粗糙图案(未示出)，以提高光提取效率。
在图1、图6a和图8中的每一个中示出的发光元件120可以具有图9或图10中所示的水平或垂直接合结构，但实施例不限于此。即，毋庸讳言，本实施例的发光元件封装100A中包括的发光元件120可以具有与图9或图10中所示的结构不同的结构。
在图1、图6a、图8以及图9和图10中分别示出的发光元件120、120A和120B中，第一电极128A和128B可以电连接到第一引线框架LF1，并且第二电极129A和122B可以电连接到第二引线框架LF2。
同时，齐纳二极管140可以布置在第一引线框架LF1上，以便增加发光元件封装100A的耐受电压。为此，第一引线框架LF1中包括的第二元件区域DA2可以定义为在第一引线框架LF1的前表面中分配的用于布置齐纳二极管140的区域。因为第二元件区域DA2被暴露以允许齐纳二极管140布置在第二元件区域DA2上，第二元件区域DA2的面积可以由齐纳二极管140的尺寸决定。
封装主体110可以还包括盲孔(或凹部)TH。盲孔TH用于暴露与第一导线132的一端连接的部分。盲孔TH可以具有适合于允许第一导线132连接到齐纳二极管140的形状。例如，当盲孔TH被倾斜地形成时，第一导线132可以更容易地被引入到盲孔TH中，从而连接到齐纳二极管140。
根据一个实施例，如图1或图6a中所示，第二元件区域DA2和齐纳二极管140都可以被盲孔TH暴露。根据另一实施例，不同于图1或图6a的图示，盲孔TH可以不暴露整个第二元件区域DA2，而是可以仅暴露齐纳二极管140的与第一导线132的一端连接的部分。
另外，参考图6a，盲孔TH可以与第一元件区域DA1间隔开预定距离。
通常，在发光元件封装中，从发光元件放出的光可能被齐纳二极管吸收，这可能减少发光元件封装的总体光量。然而，在根据本实施例的发光元件封装100A的情况下，参考图8，布置在齐纳二极管140与发光元件120之间的封装主体110的第一厚度T1可以大于发光元件120的第二厚度T2或齐纳二极管140的第三厚度T3。这用于通过该封装主体110将齐纳二极管140相对于发光元件120隐藏。因此，从发光元件120放出的光可以不被隐藏的齐纳二极管140吸收，这可提高发光元件封装100A的光提取效率。
第一厚度T1可以大于齐纳二极管140的第三厚度T3。当齐纳二极管140的第三厚度T3在从50μm至100μm的范围内时，第一厚度T1可以大于50μm。另外，当第一厚度T1小于50μm时，空腔C的具有比斜面112A至112D低的反射率的底表面可能被过度地暴露，这可能会降低光提取效率。因此，第一厚度T1可以大于50μm但小于或等于200μm，但实施例不限于此。
同时，至少一个元件(例如，发光元件120或齐纳二极管140中的至少一个)可以通过至少一根导线连接到第一引线框架LF1或第二引线框架LF2中的至少一个引线框架的接合区域。将在下文中描述这一点。
如图1、图6a和图8中所示，上述至少一根导线可以包括第一至第三导线132、134和136。
第一导线132用于将齐纳二极管140和第二引线框架LF2电互连。为此，第一导线132可以具有电连接到齐纳二极管140的一端和电连接到第二引线框架LF2的另一端。在这种情况下，第二引线框架LF2中包括的第一接合区域BA1可以定义为第二引线框架LF2的前表面的、与第一导线132的所述另一端电连接的区域。第一接合区域BA1可以被封装主体110中包括的第一凹槽部分H1暴露。即，第一凹槽部分H1暴露第二引线框架LF2的与第一导线132的所述另一端连接的第一接合区域BA1。
另外，根据本实施例的发光元件120、120A或120B的第一电极128A或128B和第二电极129A或122B可以分别通过导线电连接到第一引线框架LF1和第二引线框架LF2，但实施例不限于此。
第二导线134用于将发光元件120、120A或120B的第一电极128A或128B与第一引线框架LF1电互连。因此，发光元件120、120A或120B的第一导电半导体层124A-1或124B-1可以经由第二导线134电连接到第一引线框架LF1。为此，第二导线134可以具有电连接到发光元件120、120A或120B的第一电极128A或128B的一端和电连接到第一引线框架LF1的另一端。在这种情况下，第一引线框架LF1中包括的第二接合区域BA2可以是被暴露而不是被封装主体110覆盖的第一引线框架LF1的前表面的与第二导线134的所述另一端电连接的区域。
第二接合区域BA2可以通过封装主体110中包括的第二凹槽部分H2暴露。即，第二凹槽部分H2可以暴露第一引线框架LF1的与第二导线134连接的第二接合区域BA2。此时，第二引线框架LF2的一部分和位于第二导线134所经过的路径上的绝缘层114可以与第二接合区域BA2一起通过第二凹槽部分H2被暴露。
当发光元件120具有图9中所示的水平接合结构时，第三导线136用于将发光元件120或120A的第二电极129A和第二引线框架LF2电互连。因此，发光元件120或120A的第二导电半导体层124A-3可以经由第三导线136电连接到第二引线框架LF2。为此，第三导线136可以具有电连接到发光元件120或120A的第二电极129A的一端和电连接到第二引线框架LF2的另一端。在这种情况下，第二引线框架LF2中包括的第三接合区域BA3可以是第二引线框架LF2的前表面的与第三导线136的所述另一端电连接的区域。第三接合区域BA3可以被封装主体110中包括的第三凹槽部分H3暴露。即，第三凹槽部分H3可以暴露第二引线框架LF2的连接到第三导线136的第三接合区域BA2。
例如，第一至第三接合区域BA1至BA3可以分别具有用于第一至第三导线132、134和136的接合的足够大的平面面积。例如，当第一至第三接合区域BA1至BA3中的每一个具有圆形平面形状并且当第一至第三接合区域BA1至BA3中的每一个的平面面积小于0.049mm2时，可能无法将导线接合到第一到第三接合区域BA1到BA3中的每一个。另外，当第一至第三接合区域BA1至BA3中的每一个的平面面积大于0.15mm2时，具有比斜面112A至112D低的反射率的接合区域BA1至BA3的底表面可能过多地暴露，这可能会降低光提取效率。因此，第一至第三接合区域BA1至BA3中的每一个的平面面积可以在从0.049mm2至0.15mm2的范围内，但实施例不限于此。
然而，当发光元件120具有图10中所示的垂直接合结构时，发光元件封装100A可以不包括第三导线136。在这种情况下，与图1和图6a各自的图示不同，发光元件120B的第二导电半导体层122B可以在没有导线的情况下经由用作第二电极的支撑基板122B直接电连接到第二引线框架LF2。
另外，参考图1和图6a，当从平面形状观察时，第一和第三接合区域BA1和BA3被示出为与第一元件区域DA1相邻并且连接到第一元件区域DA1，但实施例不限于此。也就是说，根据另一实施例，当从平面形状观察时，第一接合区域BA1和第三接合区域BA3中的每一个可以通过封装主体110而与第一元件区域DA1间隔开。在这种情况下，第一凹槽部分H1和第三凹槽部分H3可以形成在封装主体110中，以采取盲孔(或凹部)的形式而分别暴露第一接合区域BA1和第三接合区域BA3。
上述第一凹槽部分H1和第三凹槽部分H3中的每一个可以在第二引线框架LF2上的封装主体110的斜面112A至112D中凹缩(indented)。例如，第一凹槽部分H1可以在第二引线框架LF2的第一元件区域DA1与第一接合区域BA1之间的边界处在斜面112A至112D中凹缩。另外，第三凹槽部分H3可以在第二引线框架LF2的第一元件区域DA1与第三接合区域BA3之间的边界处在斜面112A至112D中凹缩。
另外，第二凹槽部分H2可以在封装主体110的斜面112A至112D中从第二引线框架LF2的第一元件区域DA1向绝缘层114和第一引线框架LF2凹缩。在这种情况下，如图6a中所示，第二接合区域BA2、绝缘层114的一部分、以及第二引线框架LF2全都可以通过第二凹槽部分H2暴露，但实施例不限于此。即，虽然未示出，但第二凹槽部分H2可以采取盲孔的形式，该盲孔仅暴露第二接合区域BA2并且覆盖绝缘层114和第二引线框架LF2。
根据该实施例，第一至第三凹槽部分H1、H2和H3可以形成在封装主体110与如下的假想直线延长线汇合的位置：这些假想直线延长线将发光元件120的侧角连接到发光元件120的底表面的中心。这里，参考图6b，所述侧角是形成发光元件120的顶表面120TS和底表面120BS及侧表面C1、C2、C3和C4当中的两个相邻侧表面的边界的线。例如，发光元件120的侧角CR1对应于形成两个相邻侧表面C1和C4的边界的线，侧角CR2对应于形成两个相邻侧表面C1和C2的边界的线，侧角CR3对应于形成两个相邻侧表面C2和C3的边界的线，并且侧角CR4对应于形成侧表面C3和C4的边界的线。
当发光元件120具有矩形平面形状时，第一至第三凹槽部分H1、H2和H3可以形成在封装主体110与假想直线延长线汇合的位置处，这些假想直线延长线将发光元件120的侧角CR1、CR2、CR3、CR4连接到发光元件120的底表面的中心。
第一凹槽部分H1可以布置在封装主体110与第一假想直线延长线汇合的位置处，该第一假想直线延长线将第一至第四侧角CR1至CR4中的第一侧角连接到发光元件120的底表面的中心，并且第二凹槽部分H2可以布置在封装主体110与第二假想直线延长线汇合的位置处，该第二假想直线延长线将第二侧角连接到发光元件120的底表面的中心，该第二侧角对应于第一至第四侧角CR1至CR4中的、除了所述第一侧角之外的侧角中的任一个。另外，第三凹槽部分H3可以布置在封装主体110与第三假想直线延长线汇合的位置处，该第三假想直线延长线将第三侧角连接到发光元件120的底表面的中心，该第三侧角对应于第一至第四侧角CR1至CR4中的、除了第一侧角和第二侧角之外的侧角中的任一个。
例如，参考图6a和图6b，第一凹槽部分H1可以布置在封装主体110与第一假想直线延长线汇合的位置处，该第一假想直线延长线将第一至第四侧角CR1至CR4中的第一侧角CR4连接到发光元件120的底表面120BS的中心BSC，并且第二凹槽部分H2可以布置在封装主体110与第二假想直线延长线IL3汇合的位置处，该第二假想直线延长线IL3将第二侧角CR3连接到发光元件120的底表面120BS的中心BSC，该第二侧角CR3对应于第一至第四侧角CR1至CR4中的、除了第一侧角CR4之外的侧角中的任一个。另外，第三凹槽部分H3可以布置在封装主体110与第三假想直线延长线IL2汇合的位置处，该第三假想直线延长线IL2将第三侧角CR2连接到发光元件120的底表面120BS的中心BSC，该第三侧角CR2对应于第一至第四侧角CR1至CR4中的、除了第一侧角CR4和第二侧角CR3之外的侧角中的任一个。
通常，通过发光元件120的侧表面C1、C2、C3和C4放出的光量大于通过发光元件120的侧角CR1、CR2、CR3和CR4放出的光量。考虑到这一点，当第一到第三接合区域BA1、BA2和BA3布置在封装主体110与将发光元件120的侧表面C1、C2、C3和C4(而不是侧角CR1、CR2、CR3和CR4)连接到发光元件120的底表面120BS的中心BSC的假想直线延长线汇合的位置处时，通过发光元件120的侧表面放出的光可能在形成第一至第三凹槽部分H1至H3的位置处被第一引线框架和第二引线框架LF1和LF2反射，从而，由封装主体110的斜面112A至112D反射的光量可能减少。
然而，根据本实施例，当第一至第三接合区域BA1、BA2和BA3布置在封装主体110与将侧角CR1、CR2、CR3和CR4(而不是发光元件120的侧表面C1、C2、C3和C4)连接到发光元件120的底表面120BS的中心BSC的假想直线延长线IL2和IL3汇合的位置处时，通过发光元件120的侧表面C1、C2、C3和C4放出的光可以被其中未形成有第一至第三凹槽部分H1至H3的、封装主体110的斜面112A至112D反射，而不是被第一引线框架和第二引线框架LF1和LF2反射，从而，由封装主体110的斜面112A至112D反射的光量可以增加，这可以增加从发光元件封装100A发射的光量。
另外，盲孔TH和第一至第三凹槽部分H1、H2和H3可以布置在第一至第四弯曲部分111A、111B、111C和111D上。也就是说，盲孔TH和第一至第三凹槽部分H1、H2和H3可以布置得比空腔C的底表面CB的侧面更靠近角部。这里，底表面CB的各个侧面对应于发光元件120的边C1、C2、C3和C4。参考图6a，第一凹槽部分H1和盲孔TH可以布置在第四弯曲部111D中，第二凹槽部分H2可以布置在第三弯曲部111C中，并且第三凹槽部分H3可以布置在第二弯曲部分111B中。
如上所述，当盲孔TH和第一至第三凹槽部分H1至H3布置在第一至第四弯曲部分111A至111D(该第一至第四弯曲部分111A至111D比所述底表面的侧面更靠近空腔C1的底表面CB的角部)中的任一个内时，因为由斜面112A、112B、112C、112D反射的光量增加，通过发光元件120的侧表面放出的光量可以增加，与其中相同的TH、H1、H2和H3布置在斜面112A至112D中的任一个内而不是在第一至第四弯曲部分111A至111D中的情况相比，这可以增加要发射的光量。这是因为第一至第四弯曲部分111A至111D的反射率低于斜面112A、112B、112C和112D的反射率。
如上所述，在这些实施例中，当盲孔TH和第一至第三凹槽部分H1至H3布置在第一至第四弯曲部分111A至111D中的任一个内时，与盲孔TH和第一至第三凹槽部分H1至H3布置在斜面112A至112D中而不是在第一至第四弯曲部分111A至111D中的情况相比，可以增加从发光元件封装100A发射的光量。
上述第一至第三接合区域BA1至BA3中的每一个可以具有比引线接合(wirebonding)所需的最小面积大的面积，因为这是用于将第一导线132接合至第三导线136的面积。
另外，封装主体110的斜面112A至112D的第一至第四弯曲部分111A、111B、111C和111D位于与发光元件120的侧角CR1至CR4及发光元件120的底表面120BS的中心BSC相同的线上，但实施例不限于此。
图11a至图11c示出了图6A中所示的部分“A”的实施例A1、A2和A3的放大平面图。
根据本实施例，第一至第三凹槽部分H1、H2和H3中的每一个均可以具有圆形平面形状或多边形平面形状中的至少一种。例如，如图11a中所示，第一凹槽部分H1可以具有圆形平面形状；如图11b中所示，可以具有菱形平面形状；或者如图11c中所示，可以具有三角形平面形状。此时，在第一凹槽部分H1的平面形状中，顶点H1A、H1B和H1C可以布置在与发光元件120的侧角CR1、CR2、CR3、CR4及发光元件120的底表面120BS的中心BSC相同的线上。
毋庸讳言，第二凹槽部分H2或第三凹槽部分H3可以具有图11a和11c中所示的平面形状中的任一种。
图12示出了根据另一实施例的发光元件封装100B的顶部透视图，图13示出了图12中所示的发光元件封装100B的平面图，并且图14示出了沿着图13中所示的发光元件封装100B的线B-B'截取的剖视图。
以与空腔C的上边缘CE的平面形状相同的方式，第一元件区域DA1和第二元件区域DA2中的每一个均可以基于其目的和设计而具有圆形平面形状、椭圆形平面形状或多边形平面形状中的至少一种，但实施例不限于此。
例如，如图1和6a中所示，属于空腔C的底表面CB的第一元件区域DA1可以具有矩形平面形状。可替选地，在另一示例中，如图12和13中所示，属于空腔C的底表面CB的第一元件区域DA1可以具有圆形平面形状。另外，在图12和13的情况下，空腔C的上边缘CE被示出为具有矩形平面形状，但也可以以与第一元件区域DA1相同的方式具有圆形平面形状。
在这种情况下，封装主体110的斜面112E可以不包括如图1和6a中所示的弯曲部分111A、111B、111C和111D。
如上所述，除了第一元件区域DA1具有不同的平面形状且斜面112E不包括第一至第四弯曲部分111A、111B、111C和111D之外，图12、图13和图14中所示的发光元件封装100B与图1、图6a和图8中所示的发光元件封装100A相同，因此下面将省略重复的描述。
在发光元件封装100B中，第一至第三接合区域BA1至BA3可以布置在封装主体110与如下的假想直线延长线汇合的位置处：这些假想直线延长线将发光元件120的侧角CR1至CR4连接到发光元件120的底表面120BS的中心BSC。即，分别暴露了第一至第三接合区域BA1至BA3的第一至第三凹槽部分H1至H3可以布置在封装主体110与如下的假想直线延长线汇合的位置处：这些假想直线延长线将发光元件120的侧角CR2至CR4连接到发光元件120的底表面120BS的中心BSC。例如，在不具有弯曲部分的斜面112E上，盲孔TH和第一接合区域BA1可以布置在与第四侧角CR4及发光元件120的底表面120BS的中心BSC相同的线上，第二接合区域BA2可以布置在与第三侧角CR3及发光元件120的底表面120BS的中心BSC相同的线上，并且第三接合区域BA3可以布置在与第二侧角CR2及发光元件120的底表面120BS的中心BSC相同的线上。然而，实施例不限于此。
图15示出了根据又一实施例的发光元件封装100C的顶部透视图，图16示出了图15中所示的发光元件封装100C的平面图，图17示出了沿着图16中所示的发光元件封装100C的线C-C'截取的剖视图，并且图18示出了图17中所示的发光元件120C的放大截面图。
图15至图17中所示的发光元件120C被布置成直接电连接到第一引线框架LF1和第二引线框架LF2，而不是经由导线而电连接到第一引线框架LF1和第二引线框架LF2。为此，第一引线框架LF1和第二引线框架LF2通过空腔C被暴露，以便直接连接到发光元件120C。因此，与图1、图6a和图8的图示不同，图15、图16和图17中所示的发光元件封装100C仅包括第一导线132，而不具有第二导线134和第三导线136。
另外，在图1、图6a和图8的情况下，暴露了第一接合区域BA1的第一凹槽部分H1布置在封装主体110与如下的假想直线延长线汇合的位置处：该假想直线延长线将发光元件120和120A的第四侧角CR4连接到发光元件120和120A的底表面120BS的中心BSC，然而，在图15、图16和图17的情况下，还参考图6b，暴露了第一接合区域BA1的第一凹槽部分H1布置在封装主体110与假想直线延长线IL1汇合的位置处，该假想直线延长线IL1将发光元件120C的第一侧角CR1连接到发光元件120的底表面120BS的中心BSC。然而，实施例不限于此。即，图15、图16和图17中所示的第一凹槽部分H1可以布置在封装主体110与假想直线延长线IL2汇合的位置处，该假想直线延长线IL2将发光元件120C的第二侧至第四侧角CR2至CR4中的一个侧角(例如，第二侧角CR2)连接到发光元件120C的底表面120BS的中心BSC。
另外，与图8中所示的空腔C不同，参考图17，能够理解的是，除了斜面112A至112D和形成第一元件区域DA1的第二引线框架LF2的顶表面LF2之外，绝缘层114的顶表面114T和形成第三元件区域DA3的第一引线框架LF1的顶表面LFT1也可以限定空腔C。
在根据又一实施例的发光元件封装100C的情况下，第一引线框架LF1还可以包括第三元件区域DA3。第三元件区域DA3可以定义为在第一引线框架LF1的前表面中分配的用于布置发光元件120C的一部分的区域。因为第三元件区域DA3是被暴露而使得发光元件120C的一部分布置于其上的区域，所以第三元件区域的面积可以由发光元件120C的尺寸决定。
除了上述区别之外，图15、图16和17中所示的发光元件封装100C与图1、图6a和图8中所示的发光元件封装100A相同，因此，与相同部分有关的描述将被省略，并且下面将仅描述不同的部分。例如，发光元件封装100C的正视图、后视图、左视图、右视图和底视图可以分别与图2中所示的正视图、图3中所示的后视图、图4中所示的左视图、图5中所示的右视图及图7中所示的底视图相同。
根据上述实施例的发光元件封装100A和100B中包括的发光元件120可以具有图9中所示的水平接合结构，或者可以具有图10中所示的垂直接合结构。另一方面，发光元件封装100C中包括的发光元件120C可以具有图15、图16和图17中所示的倒装芯片接合结构。
图18示出了图17中所示的发光元件120C的放大截面图。
参考图18，具有倒装芯片接合结构的发光元件120C可以包括基板122C、发光结构124C及第一电极128C和第二电极129C。这里，基板122C、发光结构124C及第一电极128C和第二电极129C执行与图9中所示的基板122A、发光结构124A及第一电极128A和第二电极129A相同的功能，因此将省略其重复描述。即，图18中所示的第一导电半导体层124C-1、有源层124C-2和第二导电半导体层124C-3分别执行与图9中所示的第一导电半导体层124A-1、有源层124A-2和第二导电半导体层124A-3相同的功能。
然而，因为图18中所示的发光元件100C具有倒装芯片接合结构，从有源层124C-2放出的光可以通过第一电极128C、第一导电半导体层124C-1和基板122C被发射。为此，第一电极128C、第一导电半导体层124C-1和基板122C可以由透光材料形成。此时，第二导电半导体层124C-3和第二电极129C可以由透光材料或非透光材料或者由反射材料形成，但实施例不受限于其特定材料。
另外，第一电极128C和第二电极129C中的每一个可以由能够反射或透射从有源层124C-2放出的光而不是吸收该光的任何材料形成，并且可以在第一导电半导体层124C-1和第二导电半导体层124C-3上生长成高质量。例如，第一电极128C和第二电极129C中的每一个可以由金属形成，并且可以由Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf或它们的选择性组合而形成。
再次参考图17，根据又一实施例的发光元件封装100C还可以包括第一焊料部分162和第二焊料部分164。
第一焊料部分162可以布置在发光元件120C的第一电极128C与第一引线框架LF1之间，以便将第一电极128C和第一引线框架LF1彼此电连接。这里，其上布置有第一焊料部分162的第一引线框架LF1可以通过空腔C被暴露，而不是被封装主体110覆盖。因此，发光元件120C的第一导电半导体层124C-1可以经由第一电极128C和第一焊料部分162电连接到第一引线框架LF1。
另外，第二焊料部分164可以布置在发光元件120C的第二电极129C与第二引线框架LF2之间，以便将第二电极129C和第二引线框架LF2彼此电连接。这里，其上布置有第二焊料部分164的第二引线框架LF2可以通过空腔C被暴露，而不是被封装主体110覆盖。因此，发光元件120C的第二导电半导体层124C-3可以经由第二电极129C和第二焊料部分164电连接到第二引线框架LF2。
第一焊料部分162和第二焊料部分164中的每一个可以是焊膏或焊球。
图17和图18中所示的发光元件120C仅作为示例给出，并且实施例不限于此。即，如图17和18中所示，发光元件封装100C可以包括具有倒装芯片接合结构的各种形状中的任一种形状的发光元件。
另外，在发光元件封装100C中，由绝缘层114的暴露的顶表面及第一元件区域DA1和第三元件区域DA3限定的、空腔C的底表面CB可以基于其目的和设计而具有圆形平面形状、椭圆形平面形状或多边形平面形状，但实施例不限于特定的平面形状。例如，如图15和图16中所示，空腔C的底表面CB的第一元件区域DA1和第三元件区域DA3及绝缘层114可以具有矩形平面形状，并且如图12和图13中所示，也可以具有圆形平面形状。
同时，如图8、图14或图17中所示，在根据上述实施例的发光元件封装100A、100B和100C中，第一引线框架LF1的顶表面LFT1、第二引线框架LF2的顶表面LFT2和绝缘层114的顶表面114T可以位于同一水平面上，而不是形成台阶，但实施例不限于此。即，根据另一实施例，与示图不同，第一引线框架LF1的顶表面LFT1、第二引线框架LF2的顶表面LFT2和绝缘层114的顶表面114T可以形成台阶。
另外，为了便于描述，在图1、图6a、图12、图13、图15和图16中省略了成型构件150的图示。然而，如图8、图14和图17中所示，根据实施例的发光元件封装100A、100B和100C还可以包括成型构件150。成型构件150可以包围并保护发光元件120、120A、120B或120C。
成型构件150例如可以由诸如硅(Si)的透明聚合物树脂形成，并且，因为它包含荧光物质，所以可以改变从发光元件120、120A、120B或120C发射的光的波长。该荧光物质可以包括能够将发光元件120、120A、120B或120C中产生的光变成白光的任何波长改变材料，例如YAG基荧光物质、TAG基荧光物质、硅酸盐基荧光物质、硫化物基荧光物质或氮化物基荧光物质，但实施例不受限于荧光物质的类型。
可以从(Y,Tb,Lu,Sc,La,Gd,Sm)3(Al,Ga,In,Si,Fe)5(O,S)12:Ce中选择YAG基荧光物质和TAG基荧光物质，并且可以从(Sr,Ba,Ca,Mg)2SiO4:(Eu,F,Cl)中选择硅酸盐基荧光物质。
另外，可以从(Ca,Sr)S:Eu和(Sr,Ca,Ba)(Al,Ga)2S4:Eu中选择硫化物基荧光物质，并且可以从(Sr,Ca,Si,Al,O)N:Eu(例如CaAlSiN4:Euβ-SiAlON:Eu)和(Cax,My)(Si,Al)12(O,N)中选择氮化物基荧光物质，其基于Ca-αSiAlON:Eu(其中M是Eu、Tb、Yb或Er中的至少一种材料，0.05<(x+y)<0.3，0.02<x<0.27和0.03<y<0.3)。
作为红色荧光物质，可以使用包括N(例如，CaAlSiN3:Eu)的氮化物基荧光物质。这种氮化物基红色荧光物质对于诸如热和水分的外部环境具有更高的可靠性，并且比硫化物基荧光物质具有更低的变色可能性。
发光元件封装100A、100B和100C还可以包括布置在成型构件150上的透镜(未示出)。该透镜(未示出)可以调节从发光元件封装100A、100B和100C放出的光的分布。
另外，在根据实施例的发光元件组件100A和100C中，第一至第三接合区域BA1至BA3、用于暴露这些接合区域的第一至第三凹槽部分H1至H3、以及盲孔TH在斜面112A、112B、112C、112D以及112E上布置在封装主体110与如下的假想直线延长线汇合的位置处：这些假想直线延长线将发光元件120、120A、120B和120C的侧角CR1、CR2、CR3和CR4连接到发光元件120、120A、120B和120C的底表面的中心。
例如，参考图1、图6a、图12、图13、图15和图16，盲孔TH和第一至第三接合区域BA1至BA3布置在斜面112A、112B、112C和112D的弯曲部分111A、111B、111C和111D中。因此，当斜面112A、112B、112C、112D、112E的反射率大于空腔C的底表面的反射率时，能够最小化第一至第三凹槽部分H1至H3中的光的反射率的损失，该第一至第三凹槽部分H1至H3暴露了与接合区域BA1、BA2和BA3相对应的第一和第二引线框架LF1和LF2的顶表面LFT1和LFT2。
另外，如上述实施例中，当在弯曲部分111A、111B、111C和111D中形成用于暴露第一至第三接合区域BA1至BA3的第一至第三凹槽部分H1至H3时，在发光元件封装100A和100C中，斜面112A至112D与发光元件120、120A、120B和120C之间在宽度方向上的距离可以进一步减小，这可以导致光提取效率增加。这是因为：斜面112A至112D与发光元件120之间的距离越小，空腔C的底表面的面积就越小并且斜面112A至112D的面积就越大。
这里，该宽度方向可以是与发光元件120的厚度方向交叉的方向，并且例如可以是与发光元件120的厚度方向正交的方向。例如，斜面112A至112E与发光元件120之间的距离可以是图6a、图8、图13、图16和17中所示的沿y轴方向的第一距离D1或第四距离D4或者沿x轴方向的第二距离D2或第三距离D3中的至少一个。
当第一至第四距离D1至D4中的每一个小于30μm时，可能出现工艺缺陷，例如，第一元件区域DA1未被形成在期望的区域上的问题。这样，考虑到工艺余量，第一至第四距离D1至D4中的每一个都等于或大于30μm，例如等于或大于50μm。如上所述，第一至第四距离D1至D4中的每一个越小，斜面112A至112E的面积就越比空腔C的底表面的面积大，这导致光提取效率增加。因此，第一至第四距离D1至D4中的每一个可以是30μm，但实施例不限于此。
与第一至第四距离D1至D4增加的情况相比，第一至第四距离D1至D4越小，第一角度θ1和第二角度θ2中的每一个就越小。
第一角度θ1和第二角度θ2越小，斜面112A和封装主体110所覆盖的面积就越大，因此，斜面112A至112E的面积就越大。这样，第一引线框架LF1和第二引线框架LF2的暴露面积越小且斜面112A至112E的面积越大，发光元件封装100A、100B和100C的光反射能力就越大，这可以提高光提取效率。这是因为斜面112A至112E的反射率大于第二引线框架LF2的反射率。然而，当第一角度θ1和第二角度θ2中的每一个大于60°时，可能难以预期光提取效率的提高。
另外，第一角度θ1和第二角度θ2越大，从发光元件封装100A、100B和100C的斜面112A至112E反射的光就越容易逃脱，这可以提高光提取效率。然而，当第一角度θ1和第二角度θ2中的每一个小于30°时，可能难以预期光提取效率的提高。
如上所述，可以考虑到第一距离D1和第二距离D2以及光的逃脱来确定第一角度θ1和第二角度θ2。即，斜面112A至112E需要具有适合于光的反射的第一角度θ1和第二角度θ2。例如，第一角度θ1和第二角度θ2中的每一个均可以在30°至60°的范围内，例如可以是45°，但实施例不限于此。另外，当第一接合区域BA1的沿x轴方向的长度和第一接合区域BA1的沿y轴方向的长度中的每一个为0时，可能无法确保将第一导线132的所述另一端连接到第二引线框架LF2所需的面积。另外，当第一接合区域BA1的沿x轴方向的长度和第一接合区域BA1的沿y轴方向的长度中的每一个大于400μm时，具有比斜面112A至112E低的反射率的、空腔C的底表面可能被过多地暴露，这可能降低光提取效率。因此，第一接合区域BA1的沿x轴方向和y轴方向的长度可以大于0μm但小于或等于400μm，但实施例不限于此。
当第三接合区域BA3的沿x轴方向的长度和第三接合区域BA3的沿y轴方向的长度中的每一个为0时，可能无法确保将第三导线136的所述另一端连接到第二引线框架LF2所需的面积。另外，当第三接合区域BA3的沿x轴方向的长度和第三接合区域BA3的沿y轴方向的长度中的每一个大于400μm时，具有比斜面112A至112E低的反射率的、空腔C的底表面可能被过多地暴露，这可能降低光提取效率。因此，第三接合区域BA3的沿x轴方向的长度和第三接合区域BA3的沿y轴方向的长度中的每一个可以大于0μm但小于或等于400μm，但实施例不限于此。
如上所述，第一和第三接合区域BA1至BA3的平面面积可以在0.049mm2至0.15mm2的范围内，并且，可以确定第一接合区域BA1和第三接合区域BA3的沿x轴方向和y轴方向的长度，以满足该平面面积。
另外，例如，当发光元件120、120A、120B和120C的沿x轴方向的长度和发光元件120、120A、120B和120C的沿y轴方向的长度中的每一个在从100μm到1000μm的范围内并且当第一元件区域DA1的沿x轴方向的长度和第一元件区域DA1的沿y轴方向的长度中的每一个小于150μm时，其中可以布置发光元件120、120A、120B和120C的第二引线框架LF2的前表面的面积可能减小。另外，当第一元件区域DA1的沿x轴方向的长度和第一元件区域DA1的沿y轴方向的长度中的每一个大于1050μm时，具有比斜面112A至112D低的反射率的、空腔C的底表面可能被过多地暴露，这可能降低光提取效率。因此，第一元件区域DA1的沿x轴方向的长度和第一元件区域DA1的沿y轴方向的长度中的每一个可以在从150μm到1050μm的范围内，但实施例不限于此。
另外，第二元件区域DA2的分别沿x轴方向和y轴方向的长度的最小值由齐纳二极管140的尺寸决定。另外，当第二元件区域DA2的沿x轴方向的长度和第二元件区域DA2的沿y轴方向的长度中的每一个大于400μm时，具有比斜面112A至112E低的反射率的、空腔C的底表面可能被过多地暴露，这可能降低光提取效率。因此，第二元件区域DA2的沿x轴方向的长度和第二元件区域DA2的沿y轴方向的长度中的每一个的最大值可以是400μm，但实施例不限于此。
根据实施例的多个发光元件封装可以排列在电路板上，并且，诸如导光板、棱镜片和扩散片的光学构件可以布置在该发光元件封装的光学路径上。所述发光元件封装、电路板和光学构件可以用作背光单元。
另外，根据实施例的发光元件封装可以被包括在诸如显示装置、指示器装置和照明装置等的发光装置中。
这里，该显示装置可以包括底盖、布置在底盖上的反射器、用于发光的发光模块、布置在反射器前方以向前引导从发光模块反射的光的导光板、包括布置在导光板前方的棱镜片的光学片、布置在光学片前方的显示面板、连接到显示面板以向该显示面板提供图像信号的图像信号输出电路、以及布置在显示面板前方的滤色器。这里，所述底盖、反射器、发光模块、导光板和光学片可以形成背光单元。
另外，该照明装置可以包括：光源模块，其包括电路板和根据实施例的发光元件封装；散热器，其散发光源模块的热量；以及供电单元，其处理或转换从外部接收的电信号以将其提供给光源模块。例如，该照明装置可以包括灯、头灯或路灯。
该头灯可以包括：发光模块，该发光模块包括布置在电路板上的发光元件封装；反射器，该发射器在给定方向上、例如在向前方向上反射从发光模块发射的光；透镜，该透镜将反射器反射的光向前折射；以及遮光罩，该遮光罩阻挡或反射已由反射器反射从而直射到透镜的光的一部分，以便实现设计者所希望的光分布图案。
上面的描述仅作为示例描述了实施例的技术精神，并且在不脱离本公开的范围和精神的情况下，本领域技术人员能够进行与上述描述相关的各种修改和替换。因此，为了描述而提供所公开的实施例，并非旨在限制本公开的技术范围，而且本公开的技术范围不限于这些实施例。本公开的范围应基于所附权利要求书来解释，并且，落入与权利要求书等同的范围内的所有技术构思都应理解为属于本公开的范围。
本发明的模式
已经在上述“具体实施方式”中充分描述了用于实施实施例的模式。
工业适用性
根据实施例的发光元件封装或发光装置可以用在显示装置、指示器装置、照明装置等中。

Claims (20)

1.一种发光元件封装，包括：
第一引线框架和第二引线框架，所述第一引线框架和第二引线框架彼此电气隔离；
封装主体，所述封装主体包括斜面，所述斜面被构造成与所述第一引线框架或第二引线框架中的至少一个引线框架一起限定空腔；
至少一个元件单元，所述至少一个元件单元布置在所述第一引线框架或第二引线框架中的至少一个引线框架的元件区域中；以及
至少一根导线，所述至少一根导线被构造成将所述至少一个元件单元连接到所述第一引线框架或第二引线框架中的至少一个引线框架的接合区域，
其中，所述封装主体包括至少一个凹槽部分，所述至少一个凹槽部分布置在所述封装主体与假想直线延长线汇合的位置处以暴露所述接合区域，所述假想直线延长线将所述至少一个元件单元的侧角与所述元件单元的底表面的中心互连。
2.根据权利要求1所述的封装，其中，所述至少一个凹槽部分布置在所述斜面的弯曲部分中。
3.根据权利要求1所述的封装，其中，所述接合区域具有在从0.049mm2至0.15mm2的范围内的平面面积。
4.根据权利要求1所述的封装，其中，所述至少一个元件单元包括发光元件，所述发光元件包括发光结构，所述发光结构包括第一导电半导体层、第二导电半导体层和有源层，并且布置在所述第二引线框架上。
5.根据权利要求4所述的封装，其中，所述至少一个元件单元还包括保护元件，所述保护元件布置在所述第一引线框架上。
6.根据权利要求5所述的封装，其中，所述至少一根导线包括第一导线，所述第一导线被构造成将所述保护元件和所述第二引线框架电互连。
7.根据权利要求4至6中的任一项所述的封装，其中，所述发光元件的所述第一导电半导体层和第二导电半导体层分别直接电连接到所述第一引线框架和第二引线框架。
8.根据权利要求6所述的封装，其中，所述至少一根导线还包括第二导线，所述第二导线被构造成将所述发光元件的所述第一导电半导体层与所述第一引线框架电互连。
9.根据权利要求8所述的封装，其中，所述至少一根导线还包括第三导线，所述第三导线被构造成将所述发光元件的所述第二导电半导体层与所述第二引线框架电互连。
10.根据权利要求9所述的封装，其中，所述至少一个接合区域包括第一接合区域、第二接合区域和第三接合区域，并且
其中，所述至少一个凹槽部分包括：
第一凹槽部分，所述第一凹槽部分被构造成暴露所述第一接合区域，所述第一接合区域连接到所述第一导线并且形成在所述第二引线框架上；
第二凹槽部分，所述第二凹槽部分被构造成暴露所述第二接合区域，所述第二接合区域连接到所述第二导线并且形成在所述第一引线框架上；以及
第三凹槽部分，所述第三凹槽部分被构造成暴露所述第三接合区域，所述第三接合区域连接到所述第三导线并且形成在所述第二引线框架上。
11.根据权利要求8所述的封装，其中，所述发光元件的所述第二导电半导体层直接电连接到所述第二引线框架。
12.根据权利要求4所述的封装，其中，所述空腔包括具有圆形平面形状、椭圆形平面形状或多边形平面形状中的至少一种平面形状的底表面。
13.根据权利要求1所述的封装，其中，所述接合区域和所述元件区域以平面形状彼此连接。
14.根据权利要求1所述的封装，其中，所述接合区域和所述元件区域通过所述封装主体以平面形状彼此分离。
15.根据权利要求5所述的封装，其中，所述保护元件通过形成在所述封装主体中的盲孔暴露，并且所述盲孔位于所述斜面的弯曲部分中。
16.根据权利要求10所述的封装，还包括绝缘层，所述绝缘层被构造成将所述第一引线框架和所述第二引线框架彼此电气隔离，
其中，所述第二凹槽部分暴露所述第二接合区域、所述绝缘层的一部分、以及所述第二引线框架的一部分。
17.根据权利要求1所述的封装，其中，所述至少一个凹槽部分具有圆形平面形状或多边形平面形状中的至少一种。
18.根据权利要求5所述的封装，其中，布置在所述保护元件和所述发光元件之间的所述封装主体具有比所述发光元件的厚度大的厚度。
19.根据权利要求5所述的封装，其中，布置在所述保护元件和所述发光元件之间的所述封装主体具有比所述保护元件的厚度大的厚度。
20.一种发光装置，其包括根据权利要求1所述的发光元件封装。
CN201680050266.4A 2015-08-28 2016-08-26 发光器件封装和发光装置 Pending CN107949921A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020150121635A KR102426874B1 (ko) 2015-08-28 2015-08-28 발광 소자 패키지
KR10-2015-0121635 2015-08-28
PCT/KR2016/009507 WO2017039237A1 (ko) 2015-08-28 2016-08-26 발광 소자 패키지 및 발광 장치

Publications (1)

Publication Number Publication Date
CN107949921A true CN107949921A (zh) 2018-04-20

Family

ID=58187962

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680050266.4A Pending CN107949921A (zh) 2015-08-28 2016-08-26 发光器件封装和发光装置

Country Status (4)

Country Link
US (1) US10593848B2 (zh)
KR (1) KR102426874B1 (zh)
CN (1) CN107949921A (zh)
WO (1) WO2017039237A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110139514A (ko) * 2010-06-23 2011-12-29 서울반도체 주식회사 발광 장치
JP2014038876A (ja) * 2010-12-15 2014-02-27 Panasonic Corp 半導体発光装置
KR20140077683A (ko) * 2012-12-14 2014-06-24 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 조명 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311916A (ja) 2003-02-21 2004-11-04 Kyocera Corp 発光素子収納用パッケージおよび発光装置
WO2008038997A1 (en) 2006-09-27 2008-04-03 Seoul Semiconductor Co., Ltd. Light emitting diode package employing leadframe with plated layer of high brightness
JP4795293B2 (ja) * 2007-03-30 2011-10-19 ローム株式会社 半導体発光装置
JP2010080502A (ja) * 2008-09-24 2010-04-08 Toyoda Gosei Co Ltd 発光装置
JP2012049348A (ja) * 2010-08-27 2012-03-08 Sharp Corp 発光装置
US20150295149A1 (en) * 2011-07-25 2015-10-15 Samsung Electronics Co., Ltd. Led package and method for manufacturing same
JP2013179271A (ja) * 2012-01-31 2013-09-09 Rohm Co Ltd 発光装置および発光装置の製造方法
KR20140029617A (ko) * 2012-08-29 2014-03-11 엘지이노텍 주식회사 발광 소자 패키지
KR102029802B1 (ko) * 2013-01-14 2019-10-08 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 장치
JP6232792B2 (ja) * 2013-07-17 2017-11-22 日亜化学工業株式会社 発光装置
US20160079217A1 (en) * 2014-09-12 2016-03-17 Kabushiki Kaisha Toshiba Semiconductor light emitting device and lead frame

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110139514A (ko) * 2010-06-23 2011-12-29 서울반도체 주식회사 발광 장치
JP2014038876A (ja) * 2010-12-15 2014-02-27 Panasonic Corp 半導体発光装置
KR20140077683A (ko) * 2012-12-14 2014-06-24 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 조명 장치

Also Published As

Publication number Publication date
US10593848B2 (en) 2020-03-17
KR20170025322A (ko) 2017-03-08
WO2017039237A1 (ko) 2017-03-09
KR102426874B1 (ko) 2022-07-29
US20180254392A1 (en) 2018-09-06

Similar Documents

Publication Publication Date Title
US8759841B2 (en) Light emitting device package and lighting system
KR101799451B1 (ko) 발광 소자
JP5416149B2 (ja) 発光素子パッケージ及び照明システム
CN107924968A (zh) 发光元件、包括发光元件的发光元件封装和包括发光元件封装的发光装置
KR101762787B1 (ko) 발광소자, 발광소자 패키지 및 조명 시스템
JP2011216891A (ja) 発光素子パッケージ及び照明システム
JP6901490B2 (ja) 発光素子パッケージ及びこれを含む照明装置
US20150034991A1 (en) Light emitting device, light emitting device package
KR20120138276A (ko) 발광소자 패키지
KR20130052944A (ko) 발광 소자 및 발광 소자 패키지
US8809884B2 (en) Light emitting device including an electrode on a textured surface, light emitting device package and lighting system
JP5566850B2 (ja) 発光素子、発光素子パッケージ及び照明システム
CN107851698B (zh) 发光器件封装件
KR101946832B1 (ko) 백라이트 유닛 및 이를 포함하는 표시 장치
JP2011146707A (ja) 発光素子チップ、発光素子パッケージ
CN107949921A (zh) 发光器件封装和发光装置
KR20140055157A (ko) 발광 소자 패키지
KR102410790B1 (ko) 반도체 소자 패키지
KR20170094859A (ko) 발광 소자 패키지 및 이를 포함하는 조명 장치
KR101902515B1 (ko) 발광소자 패키지 및 조명 장치
KR101830950B1 (ko) 발광소자
KR101991033B1 (ko) 발광소자 패키지
KR102024294B1 (ko) 발광소자 패키지
KR20120109731A (ko) 발광 소자
KR20130020172A (ko) 발광소자 패키지 및 조명 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180420