KR102410790B1 - 반도체 소자 패키지 - Google Patents

반도체 소자 패키지 Download PDF

Info

Publication number
KR102410790B1
KR102410790B1 KR1020170127962A KR20170127962A KR102410790B1 KR 102410790 B1 KR102410790 B1 KR 102410790B1 KR 1020170127962 A KR1020170127962 A KR 1020170127962A KR 20170127962 A KR20170127962 A KR 20170127962A KR 102410790 B1 KR102410790 B1 KR 102410790B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
disposed
resin part
frame
device package
Prior art date
Application number
KR1020170127962A
Other languages
English (en)
Other versions
KR20190038020A (ko
Inventor
김충열
송용선
정광원
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020170127962A priority Critical patent/KR102410790B1/ko
Publication of KR20190038020A publication Critical patent/KR20190038020A/ko
Application granted granted Critical
Publication of KR102410790B1 publication Critical patent/KR102410790B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

실시예에 따른 반도체소자패키지는 지지부재; 상기 지지부재 상에 배치되는 제1프레임 및 제2프레임; 상기 지지부재 상에 배치되는 몸체;
상기 몸체의 외곽에 배치되는 제1수지부; 및 상기 제1 및 제2프레임 상에 배치되며, 제1본딩부 및 제2본딩부를 포함하는 반도체소자;를 포함하고, 상기 지지부재의 제1방향의 폭은 상기 몸체의 제1방향의 폭보다 크고, 상기 제1 및 제2프레임은 상기 지지부재 상면의 일부영역 및 측면을 감싸며 배치되고, 상기 제1수지부는 상기 몸체와 제1프레임 및 제2프레임 사이에 배치되고, 상기 제1본딩부는 상기 1프레임 상에, 상기 제2본딩부는 상기 제2프레임 상에 배치되는 반도체소자패키지.
본 발명에 따르면, 반도체소자패키지를 구성하는 각 구성 간의 화학적 결합을 강화하여 반도체소자패키지의 신뢰성이 향상될 수 있다.
또한, 본 발명에 따르면, 반도체소자패키지를 구성하는 물질이 해당 영역을 벗어나 분출되는 플래시(flash) 현상을 방지할 수 있고, 이에 따라 반도체소자패키지의 오염을 방지할 수 있다.

Description

반도체 소자 패키지 {Semiconductor device package}
본 발명은 반도체소자패키지에 관한 것이다.
3-5족 또는 2-6족 등의 화합물 반도체 물질을 이용한 발광다이오드나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광물질을 이용하거나 색을 조절함으로써 효율이 좋은 백색 광성도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비 전력, 반영구적인 수명, 빠른 응답속도, 안정성, 환경 친화성의 장점을 가진다.
이런 반도체소자에 대해서 패키징 공정을 수행하여 반도체소자패키지를 형성한다.
패키징 공정을 수행하며 반도체소자패키지 각 구성의 연결부위에서 강한 응력이 발생될 수 있고, 응력은 연결부위에 크랙(Crack)을 형성하게 되어, 각 구성간의 전기적 연결을 파괴하게 된다.
이를 방지하기 위한 반도체소자패키지에 대한 많은 연구들이 진행되고 있다.
최근에는 이를 방지하기 위한 반도체소자패키지의 구조에 대한 다양한 개발이 이루어지고 있다.
본 발명은 신뢰성을 향상시킨 반도체소자패키지를 제공하기 위한 것이다.
또한, 본 발명은 몰딩 플래시 현상을 방지하는 반도체소자 패키지를 제공하기 위한 것이다.
실시예에 따른 반도체소자패키지는 지지부재; 상기 지지부재 상에 배치되는 제1프레임 및 제2프레임; 상기 지지부재 상에 배치되는 몸체; 상기 몸체의 외곽에 배치되는 제1수지부; 및 상기 제1 및 제2프레임 상에 배치되며, 제1본딩부 및 제2본딩부를 포함하는 반도체소자; 를 포함하고, 상기 지지부재의 제1방향의 폭은 상기 몸체의 제1방향의 폭보다 크고, 상기 제1 및 제2프레임은 상기 지지부재 상면의 일부영역 및 측면을 감싸며 배치되고, 상기 제1수지부는 상기 몸체와 제1프레임 및 제2프레임 사이에 배치되고, 상기 제1본딩부는 상기 1프레임 상에, 상기 제2본딩부는 상기 제2프레임 상에 배치될 수 있다.
상기 제1수지부는 상기 반도체소자의 측면과 제1 및 제2프레임 사이에 배치될 수 있다.
상기 제1수지부의 수평방향 폭은 상기 제1 및 제2프레임과 상기 반도체소자 측면이 접하는 지점부터 상기 제1 및 제2프레임 외측면 방향의 수평방향 폭에 대비하여 3배 이상 내지 3.5배 이하일 수 있다.
상기 제1프레임 상면의 수평방향 폭 및 제2프레임 상면의 수평방향 폭은 서로 같고, 상기 제1프레임 및 제2프레임 상면의 수평방향 폭에 대비하여 제1수지부의 수평방향 폭은 0.16 이상 내지 0.19 이하일 수 있다.
상기 제1수지부의 수평방향 폭은 130um 이상 내지 155um 이하일 수 있다.
상기 제1수지부는 PSR 잉크 또는 유기물 등으로 구성될 수 있다.
상기 제1수지부의 두께는 1um 이상 내지 30um 이하일 수 있다.
상기 제1수지부의 두께는 제1본딩부 및 제2본딩부의 두께보다 클 수 있다.
상기 제1 및 제2프레임은 접촉 영역을 포함하고, 상기 접촉 영역은 상기 제1및 제2프레임의 상면의 일부 영역, 측면 및 하면을 포함할 수 있다.
상기 제1 및 제2프레임 상면에서의 상기 접촉 영역의 수평방향 폭은 110um 이상 내지 140um 이하일 수 있다.
상기 제1수지부는 상기 접촉 영역과 반도체소자 측면 사이에 배치될 수 있다.
상기 제1프레임 및 제2프레임은 지지부재 측면에서 연장되어, 지지부재 하면을 감싸며 배치될 수 있다.
상기 캐비티에 제2수지부가 배치되고, 상기 제1수지부는 제2수지부와 서로 다른 물질로 구성될 수 있다.
상기 제2수지부는 파장변환물질을 포함할 수 있다.
상기 파장변환물질은 형광체일 수 있다.
상기 몸체는 캐비티를 포함할 수 있다.
본 발명에 따르면, 반도체소자패키지를 구성하는 각 구성 간의 화학적 결합을 강화하여 반도체소자패키지의 신뢰성이 향상될 수 있다.
또한, 본 발명에 따르면, 반도체소자패키지를 구성하는 물질이 해당 영역을 벗어나 분출되는 플래시(flash) 현상을 방지할 수 있고, 이에 따라 반도체소자패키지의 오염을 방지할 수 있다.
한편, 본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 실시예에 따른 반도체소자패키지의 사시도이다.
도 2는 도 1을 A-A'방향으로 절단한 제1실시예에 따른 반도체소자패키지의 단면을 도시한 것이다.
도 3은 제1실시예에 따른 반도체소자의 단면을 도시한 것이다.
도 4는 제1실시예에 따른 지지부재 상에 배치된 반도체소자의 사시도이다.
도 5는 제1실시예에 따른 제1수지부의 수평방향 폭에 따른 전단 응력에 대한 그래프이다.
도 6은 제1실시예에 따른 지지부재, 프레임 및 제1수지부의 상면을 도시한 것이다.
도 7은 도 1을 A-A'방향을 절단한 제2실시예에 따른 반도체소자패키지의 단면을 도시한 것이다.
도 8은 도 1을 A-A'방향으로 절단한 제3실시예에 따른 반도체소자패키지의 단면을 도시한 것이다.
본 발명의 전술한 목적과 기술적 구성 및 그에 따른 작용 효과에 관한 자세한 사항은 이하의 상세한 설명에 의해 보다 명확하게 이해될 것이다. 본 발명의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패턴 또는 패턴들의 "상/위(On)"에 또는 "하/아래(Under)"에 배치된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 배치되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면은 이 기술분야의 통상의 지식을 가진 자가 본 발명을 쉽게 이해하고 실시할 수 있도록 도시된 것으로 그 크기나 간격은 실제와 동일하지 않을 수 있음을 이해하여야 한다.
본 실시예들은 다른 형태로 변형되거나 여러 실시예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시예로 한정되는 것은 아니다.
특정 실시예에서 설명된 사항이 다른 실시예에서 설명되어 있지 않더라도, 다른 실시예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시예에서 관련된 설명으로 이해될 수 있다.
예를 들어, 특정 실시예에서 구성 A에 대한 특징을 설명하고 다른 실시예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.
이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.
단수의 표현은 문맥상 명백하게 다르게 표현하지 않는 한, 복수의 표현을 포함한다. "포함한다" 또는 "가진다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하기 위한 것으로, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들이 부가될 수 있는 것으로 해석될 수 있다.
이하, 첨부된 도면을 참조하여 실시예를 상세히 설명하기로 한다.
도 1은 실시예에 따른 반도체소자패키지의 사시도이다.
도 2는 도 1을 A-A'방향으로 절단한 제1실시예에 따른 반도체소자패키지의 단면을 도시한 것이다.
2(a)를 참조하면, 지지부재(110)는 폴리프탈아미드(PPA:Polyphthalamide), PCT(Polychloro Tri phenyl), LCP(Liquid Crystal Polymer), PA9T(Polyamide9T), 실리콘, 에폭시 몰딩 컴파운드(EMC : Epoxy molding compound),실리콘 몰딩 컴파운드(SMC), 세라믹 PSG(photo sensitive glass), 사파이어(Al2O3) 등 중 하나 이상으로 구성될 수 있으나 이에 한정하지는 않는다.
몸체(120)는 상기 지지부재(110) 상에 배치될 수 있다.
제1방향은 수평방향이고, 상기 지지부재(110)의 제1방향의 폭은 상기 몸체(120)의 제1방향의 폭보다 클 수 있다.
상기 몸체(120)의 측면은 경사면일 수 있다.
예를 들어, 상기 몸체(120)의 측면은 하면에서 상면으로 갈수록 내측방향으로 기울어지는 경사면일 수 있다.
상기 몸체(120)는 캐비티를 포함할 수 있고, 상기 캐비티 내에 반도체소자(130)가 배치될 수 있다.
상기 캐비티는 상기 지지부재(110) 상면으로부터 오목한 구조, 예를 들어 리세스 구조 또는 컵 구조를 포함할 수 있다.
상기 캐비티의 상부형상은 다각형 형상, 원 형상, 타원형상 또는 다각형 형상의 모서리가 곡면인 형상을 포함할 수 있다.
제1실시예에 따른 캐비티는 측 단면에서 볼 때, 상부의 수평방향 폭이 하부의 수평방향 폭보다 작은 형상으로 제공될 수 있다.
상기 캐비티의 측면은 경사면 또는 수직한 면일 수 있다.
상기 캐비티의 둘레면은 상기 반도체소자(130)로부터 방출된 광이 반사될 수 있으며, 이를 통해 광 추출 효율이 개선될 수 있다.
상기 몸체(120)는 반사물질을 포함하는 수지로 구성될 수 있다.
상기 수지는 에폭시 수지, 실리콘 수지, 폴리이미드 수지, 요소 수지 및 아크릴 수지 중 하나 이상일 수 있으나 이에 한정하지는 않는다.
상기 반사물질은 TiO2 또는 SiO2 일 수 있으나 이에 한정하지는 않는다.
반도체소자(130)는 몸체(120) 상에 배치될 수 있다.
상기 반도체소자(130)는 몸체(120)가 포함하는 캐비티 내에 배치될 수 있다.
상기 반도체소자(130)는 발광소자, 수광소자 등 각종 전자소자일 수 있다.
제1실시예에 따른 반도체소자(130)는 발광소자일 수 있다.
상기 발광소자는 전자와 정공이 재결합함으로써 빛을 방출하게 되고, 이 빛의 파장은 물질고유의 에너지 밴드갭에 의해서 결정되며, 자외선 대역부터 가시광선 대영의 파장범위 내에서 발광할 수 있다.
상기 발광소자는 적색, 녹색, 청색, 백색 등의 빛을 방출하는 유색 발광 다이오드 또는 자외선을 방출하는 UV(Ultra Violet) 발광 다이오드 일 수 있으나 이에 한정하지는 않는다.
또한, 발광다이오드는 한 개 이상 배치될 수 있다.
상기 반도체소자(130)는 수평형 타입(Horizontal type), 수직형 타입(Vertical type) 또는 플립칩(flip chip)일 수 있다.
예를 들어, 실시예에 따른 반도체소자(130)는 플립칩(filpchip)일 수 있다.
도 3를 참조하면, 실시예에 따른 반도체소자(130)는 지지부(134), 반도체구조물(133), 제1전극(137) 및 제2전극(138)을 포함할 수 있다.
상기 지지부(134)는 사파이어 기판(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge을 포함하는 그룹 중에서 선택될 수 있다.
상기 반도체구조물(133)은 제1도전형반도체층(133a), 제2도전형 반도체층(133c), 제1도전형반도체층(133a)과 제2도전형반도체층(133c) 사이에 배치된 활성층(133b)을 포함할 수 있다.
상기 반도체구조물(133)은 화합물반도체로 제공될 수 있다. 상기 발광구조물은 예로서 2족-6족 또는 3족-5족 화합물 반도체로 제공될 수 있다. 예로서, 상기 발광구조물은 알루미늄(Al), 갈륨(Ga), 인듐(In), 인(P), 비소(As), 질소(N)로부터 선택된 적어도 두 개 이상의 원소를 포함하여 제공될 수 있다.
상기 반도체구조물(133)은 제1도전형반도체층(133a), 활성층(133b), 제2 도전형반도체층(133c)을 포함할 수 있다.
상기 제1 및 제2도전형반도체층(133a, 133c)은 3족-5족 또는 2족-6족의 화합물 반도체 중에서 적어도 하나로 구현될 수 있다. 상기 제1 및 제2 도전형 반도체층은 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다.
예컨대, 상기 제1 및 제2 도전형 반도체층(133a,133c)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등을 포함하는 그룹 중에서 선택된 적어도 하나를 포함할 수 있다.
상기 제1 도전형 반도체층(133a)은 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층일 수 있다.
상기 제2 도전형 반도체층(133c)은 Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑된 p형 반도체층일 수 있다.
상기 활성층(133b)은 화합물 반도체로 구현될 수 있다.
상기 활성층(133b)은 예로서 3족-5족 또는 2족-6족의 화합물 반도체 중에서 적어도 하나로 구현될 수 있다.
상기 활성층(133b)이 다중 우물 구조로 구현된 경우, 상기 활성층(133b)은 교대로 배치된 복수의 우물층과 복수의 장벽층을 포함할 수 있고, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 배치될 수 있다.
예컨대, 상기 활성층(133ㅠ)은 InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaAs, InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, InP/GaAs을 포함하는 그룹 중에서 선택된 적어도 하나를 포함할 수 있다.
실시예에 따른 반도체소자(130)는 제1전극(137) 및 제2전극(138)을 포함할 수 있다.
상기 제1 전극(137)은 제1 패드전극(131)과 제1 가지전극(135)을
포함할 수 있다.
상기 제1 전극(137)은 상기 제2도전형반도체층(133c)에 전기적으로 연결될 수 있다.
상기 제2 전극(138)은 제2 패드전극(132)과 제2 가지전극(136)을 포함할 수 있다.
상기 제2 전극(138)은 상기 제1 도전형 반도체층(133a)에 전기적으로 연결될 수 있다.
상기 제1 가지전극(135)과 상기 제2 가지전극(136)에 의하여 상기 제1 패드전극(131)과 상기 제2 패드전극(132)을 통하여 공급되는 전원이 상기 반도체구조물(123) 전체로 확산되어 제공될 수 있게 된다.
상기 제1 전극(137)과 상기 제2 전극(138)은 단층 또는 다층 구조로 형성될 수 있다. 예를 들어, 상기 제1 전극(137)과 상기 제2 전극(138)은 오믹 전극일 수 있다. 예를 들어, 상기 제1 전극(137)과 상기 제2 전극(138)은 ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나 또는 이들 중 2개 이상의 물질의 합금일 수 있다.
한편, 상기 반도체구조물(133)에 보호층이 더 제공될 수도 있다. 상기 보호층은 상기 반도체구조물(133)의 상면에 제공될 수 있다.
또한, 상기 보호층은 상기 반도체구조물(133)의 측면에 제공될 수도 있다.
상기 보호층은 상기 제1 패드전극(131)과 상기 제2 패드전극(132)이 노출되도록 제공될 수 있다.
또한, 상기 보호층은 상기 기판(134)의 둘레 및 하면에도 선택적으로 제공될 수 있다.
예로서, 상기 보호층은 절연물질로 제공될 수 있다. 예를 들어, 상기 보호층은 SixOy, SiOxNy, SixNy, AlxOy 를 포함하는 그룹 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.
실시예에 따른 반도체소자(130)는, 상기 활성층(133b)에서 생성된 빛이 발광소자의 6면 방향으로 발광될 수 있다.
상기 활성층(133b)에서 생성된 빛이 발광소자의 상면, 하면, 4개의 측면을 통하여 6면 방향으로 방출될 수 있다.
다시 도 2(a)를 참조하면, 상기 반도체소자(130)는 제1본딩부(142) 및 제2본딩부(144)를 포함할 수 있다.
상기 제1본딩부(142) 및 제2본딩부(144)은 상기 반도체소자(130)의 일면에 배치될 수 있다.
상기 제1본딩부(142) 및 제2본딩부(144)는 각각 제1전극(137) 및 제2전극(138)과 접촉될 수 있다.
상기 제1본딩부(142) 및 제2본딩부(144)을 통해 반도체소자(130)로 전류가 흐를 수 있다.
상기 제1본딩부(142) 및 제2본딩부(144)은 전기적인 접촉이 우수한 물질로 구성될 수 있다.
상기 제1본딩부(142) 및 제2본딩부(144)은 Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Be, Ge, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(Antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으나 이에 한정하지는 않는다.
또한, 상기 제1본딩부(142) 및 제2본딩부(144)은 단층 또는 다층으로 구성될 수 있다.
한편, 제2수지부(170)는 몸체(120) 상에 배치될 수 있다.
상기 제2수지부(170)는 캐비티 내에 배치될 수 있다.
또한, 상기 제2수지부(170)는 상기 캐비티 내에서 반도체소자(130)를 감싸며 배치될 수 있다.
제2수지부(170)는 반도체소자(130)에서 상기 제2수지부(170)로 입사된 광이 외부로 방출되는 경우, 상기 제2수지부(170)에서 외부로 방출되는 광의 파장을 변환할 수 있다.
상기 제2수지부(170)는 캐비티 내에 수지를 충진한 후, 이를 자외선 또는 열 경화하는 방식으로 제공될 수 있다.
상기 수지는 에폭시 수지, 실리콘 수지, 폴리이미드 수지, 요소 수지 및 아크릴 수지 중 하나 이상일 수 있으나 이에 한정하지는 않는다.
제2수지부(170)는 파장변환물질을 포함할 수 있다.
상기 파장변환물질은 형광체일 수 있다.
상기 파장변환물질은 황화물계, 산화물계 또는 질화물계 화합물 중 하나 이상을 포함할 수 있으나 이에 한정하지는 않는다.
예를 들어, 상기 파장변환물질은 필름으로 구현될 수 있고, 상기 제2수지부(170) 상면에 파장변환물질 필름이 배치될 수 있다.
상기 형광체는 사용자가 원하는 색을 구현하기 위해 다양하게 선택될 수 있다.
상기 형광체는 반도체소자(130)에서 방출되는 광의 파장에 따라 종류가 정해질 수 있다.
예를 들어, 반도체소자(130)가 자외선 파장대의 광을 방출하는 경우 형광체는 녹색 형광체, 청색 형광체 및 적색 형광체가 선정될 수 있다. 반도체소자(130)가 청색 파장 대의 광을 방출하는 경우 형광체는 황색 형광체 또는 적색형광체 및 녹색형광체의 조합 또는 황색형광체, 적색형광체 및 녹색형광체의 조합이 선정될 수 있다.
상기 프레임(150)은 지지부재(110) 상에 배치될 수 있다.
상기 프레임(150)은 상기 지지부재(110)를 둘러싸며 배치될 수 있다.
상기 프레임(150)은 하나 이상 일 수 있으나 이에 한정하지는 않는다.
상기 복수의 프레임(150) 일부 영역이 캐비티 내에 배치될 수 있다.
실시예에 따른 프레임(150)은 제1프레임(152) 및 제2프레임(154)을 포함할 수 있다.
상기 제1프레임(152) 및 제2프레임(154)은 서로 이격되어 전기적으로 분리된다.
제1프레임(152) 및 제2프레임(154) 상에 반도체소자(130)가 배치될 수 있다.
상기 제1프레임(152) 및 제2프레임(154)은 반도체소자(130)와 직접 접촉되거나, 전도성을 갖는 재료(미도시)를 통해서 전기적으로 연결될 수 있다.
또한, 상기 제1프레임(152) 및 제2프레임(154)은 와이어 본딩, 플립본딩, 다이 본딩 등의 방식으로 반도체소자(130)와 전기적으로 연결될 수 있으나 이에 한정하지는 않는다.
제1프레임(152)은 지지부재(110) 상면에 일부영역에 배치되는 영역(152a) 및 지지부재(110) 측면에 배치되는 영역(152b)을 포함할 수 있다.
또한, 상기 제1프레임(152)은 지지부재(110) 측면에 배치되는 영역(152b)에서 연장되어 지지부재(110) 하면에 배치되는 영역(152c)을 더 포함할 수 있다.
제2프레임(154)은 지지부재(110) 상면에 배치되는 영역(154a) 및 지지부재(110) 측면에 배치되는 영역(154b)을 포함할 수 있다.
또한, 상기 제2프레임(154)은 지지부재(110) 측면에 배치되는 영역(154b)에서 연장되어 지지부재(110) 하면에 배치되는 영역(154c)을 포함할 수 있다.
상기 제1프레임(152) 및 제2프레임(154)은 회로 기판 상에 부착되거나, 외부 전원을 공급받을 수 있다.
따라서, 제1프레임(152) 및 제2프레임(154)에 전원이 연결되면, 반도체소자(130)에 전원이 인가될 수 있다.
상기 제1 및 제2프레임(152, 154)은 금속 재질, 예를 들어 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 적어도 하나 이상을 포함할 수 있다. 또한, 상기 제1 및 제2프레임(152, 154))은 단층 또는 다층 구조를 가지도록 구성될 수 있으며, 이에 한정하지는 않는다. 또한, 상기 제1 및 제2 프레임(152, 154)의 표면에는 별도의 반사층(미도시)이 더 배치될 수 있으나 이에 한정하지는 않는다.
상기 프레임(150)은 접촉 영역을 포함할 수 있다.
상기 접촉 영역은 접착제가 배치되는 영역일 수 있다.
상기 접착제를 통해 반도체소자패키지가 회로기판에 부착될 수 있다.
예를 들어, 상기 접착제는 솔더페이스트일 수 있으며, 솔더링 될 수 있다.
상기 접착제로서, 전기적인 접촉이 우수한 물질로 구성될 수 있다.
상기 접촉 영역에 접착제가 배치됨으로써, 상기 반도체소자(130)와 회로기판이 전기적으로 연결될 수 있다.
상기 접촉 영역에 접착제가 배치됨으로써, 제1 및 제2프레임(152,154)을 통해 직접 전기적으로 연결되는 것 보다 더 안정적으로 전기적 연결을 할 수 있다.
상기 접촉 영역은 프레임(150)의 측면 및 하면을 포함할 수 있다.
예를 들어, 상기 접촉영역은 상기 제1 및 제2프레임(152,154)이 지지부재(110) 측면에 배치되는 영역(142b, 144b)과 지지부재(110) 하면에 배치되는 영역(142c, 144c)을 포함할 수 있다.
또한, 상기 접촉 영역은 프레임(150)의 측면에서 연장되어, 프레임(150) 상면의 일부 영역까지 포함할 수 있다.
상기 접촉 영역이 프레임(150)의 상면의 일부 영역을 포함하면, 상기 접촉영역에 배치되는 접착제가 프레임(150)의 둘레를 모두 감싸게 되어, 외부전원이 좀 더 안정적으로 반도체소자패키지에 인가될 수 있다.
상기 프레임(150)의 상면에서 상기 접촉 영역의 수평방향 폭(w)은 110um 이상 내지 140um 이하일 수 있다.
상기 접촉 영역의 수평방향 폭(w)이 110um 이상인 경우, 접촉영역이 확보되어, 접착제가 프레임(150)을 감싸며 배치될 수 있으므로, 더 안정적으로 반도체소자패키지로 전원을 인가할 수 있어, 반도체소자패키지의 전기적 특성을 확보할 수 있다.
또한, 반도체소자패키지의 손상(Crack)을 방지할 수 있다.
상기 접촉 영역의 수평방향 폭(w)이 140um 이하인 경우, 상기 프레임(150) 상에 제1수지부(160)가 배치되는 영역이 확보되어, 반도체소자패키지의 신뢰성을 확보할 수 있다.
예를 들어, 프레임(150) 상면에서 실시예에 따른 접촉 영역의 수평방향 폭(w)은 130um 일 수 있다.
도 4를 참조하면, 프레임(150)의 y축방향의 폭(b)이 반도체소자(130)의 y축방향 폭(a)보다 더 클 수 있다.
상기 반도체소자(130)는 상기 몸체(120)가 포함하는 캐비티에 배치될 수 있다.
따라서, 프레임(150) 상에 몸체(120)가 배치되기 위해, 공간이 확보되어야 하므로, 상기 프레임(150)의 수직방향 폭은 상기 반도체소자(130)의 수직방향 폭보다 더 클 수 있다.
상기 프레임(150)의 y축 방향 폭(b)이 반도체소자(130)의 y축 방향 폭(a)보다 큰 경우, 몸체(120)가 배치될 수 있으므로, 상기 반도체소자패키지의 광 변환효율을 확보할 수 있다.
다시 도 2를 참조하면, 제1수지부(160)는 몸체(120)의 외곽부에 배치될 수 있다.
제1수지부(160)는 반도체소자(130)의 측면과 프레임(150) 사이에 배치될 수 있다.
상기 제1수지부(160)는 상기 반도체소자(130)의 측면과 제1 및 제2프레임(152,154)의 상면 사이에 배치될 수 있다.
상기 제1수지부(160)는 상기 몸체(120)의 하면과 제1 및 제2프레임(152,154)의 상면 사이에 배치될 수 있다.
제1수지부(160)는 상기 접촉 영역과 반도체소자(130) 측면 사이에 배치될 수 있다.
상기 제1수지부(160)는 상기 접촉 영역과 접할 수 있으나, 서로 영향을 주지 않는다.
상기 제1수지부(160)를 배치함으로써, 몸체(120)와 프레임(150)이 완벽하게 밀봉되어, 반도체소자패키지의 신뢰성이 향상될 수 있다.
또한, 제1수지부(160)를 배치함으로써, 몸체(120)를 구성하는 물질이 흐르는 플래시(flash) 현상을 방지하여 반도체소자패키지의 오염을 방지할 수 있다.
제1수지부(160)는 상기 반도체소자(130)의 양 측면에서 반도체소자(130)와 이격되어 배치될 수 있다.
상기 반도체소자(130)의 양 측면에 배치되는 제1수지부(160)의 두께는 동일할 수 있다.
상기 제1수지부(160)의 두께에 편차가 발생되면, 몸체(120)를 배치하는 공정 중에 몸체(120)를 구성하는 물질들이 흐를 수 있다.
따라서, 이를 방지하기 위해, 상기 반도체소자(130)의 양 측면에 배치되는 제1수지부(160)의 두께는 동일할 수 있다.
상기 제1수지부(160)는 PSR 잉크 또는 유기물 등으로 구성될 수 있으나 이에 한정하지는 않는다.
도 2(b)를 참조하면, 상기 제1수지부(160)의 두께(h2)는 1um 이상 내지 30um 이하일 수 있다.
상기 제1수지부(160)의 두께(h2)가 1um 이상인 경우, 상기 제1수지부(160)가 배치됨으로써, 몸체(120)를 구성하는 물질의 플래시현상을 방지하여, 반도체소자패키지의 신뢰성을 확보할 수 있다.
상기 제1수지부(160)의 두께(h2)가 30um 이하인 경우, 상기 몸체(120)를 구성하는 물질의 압력에 의한 제1수지부(160)의 손상(Crack)을 방지할 수 있다.
상기 제1수지부(160)의 수평방향 폭(d1)은 120um 이상 내지 160um 이하일 수 있다.
상기 제1수지부(160)의 수평방향 폭(d1)이 120um 이상인 경우, 반도체소자패키지의 신뢰성을 확보할 수 있다.
상기 제1수지부(160)의 수평방향 폭(d1)이 160um이하인 경우, 반도체소자패키지의 전기적 특성을 확보할 수 있다.
예를 들어, 제1실시예에 따른 제1수지부(160)의 수평방향 폭(d1)은 130um 일 수 있다.
상기 제1수지부(160)의 수평방향 폭(d1)은 상기 제1 및 제2프레임(152,154)과 상기 반도체소자(130) 측면이 접하는 지점부터 상기 제1 및 제2프레임(152,154) 외측면 방향의 수평방향 폭에 대비하여 3배 이상 내지 3.5배 이하일 수 있다.
상기 제1및 제2프레임(152,154)과 상기 반도체소자(130) 측면이 접하는 지점부터 상기 제1 및 제2프레임(152,154) 외측면 방향의 수평방향 폭을 제1거리라고 하면,
상기 제1거리 대비 상기 제1수지부(160)의 수평방향 폭이 3배 이상인 경우, 제1수지부(160)를 구성하는 물질이 흐르는 플래시현상을 방지하여, 반도체소자패키지의 신뢰성을 확보할 수 있다.
상기 제1거리 대비 상기 제1수지부(160)의 수평방향 폭이 3.5 배 이하인 경우, 접촉영역이 확보될 수 있어, 반도체소자패키지의 전기적 특성이 향상될 수 있다.
상기 제1프레임(152) 상면의 수평방향 폭 및 제2프레임(154) 상면의 수평방향 폭은 같고, 상기 제1 및 제2 프레임(30) 상면의 수평방향 폭(d3) 대비 제1수지부(160)의 수평방향 폭(d1)은 0.16 이상 내지 0.19이하일 수 있다.
상기 제1 및 제2프레임(154) 상면의 수평방향 폭(d3) 대비 제1수지부(160)의 수평방향 폭(d1)이 0.16이상인 경우, 상기 반도체소자패키지의 신뢰성을 확보할 수 있다.
상기 제1 및 제2프레임(154) 상면의 수평방향 폭(d3) 대비 제1수지부(160)의 수평방향 폭(d1)이 0.19이하인 경우, 상기 반도체소자패키지의 전기적인 특성을 확보할 수 있다.
도 5를 참조하면, 제1수지부(160)의 수평방향 폭에 따른 전단응력을 확인할 수 있다.
제1수지부(160)의 수평방향 폭이 증가함에 따라 몸체(120)와 프레임(150) 사이의 전단응력이 증가하는 것을 확인할 수 있다.
전단응력이 증가하면, 프레임(150)과 몸체(120) 사이의 밀봉력이 증가하는 것으로서, 플래시(flash) 현상을 방지할 수 있다.
따라서, 제1수지부(160)를 배치함으로써, 상기 반도체소자패키지의 신뢰성을 개선할 수 있다.
도 6을 참조하여, 제1 실시예에 따른 지지부재(110), 제1수지부(160) 및 프레임(150)에 대해 설명한다.
지지부재(110)는 중심부를 기준으로 양 외측면으로 돌출된 돌출부를 포함할 수 있다.
지지부재(110) 상에 프레임(150)이 배치될 수 있다.
상기 지지부재(110)는 하나 이상의 돌출부를 포함할 수 있다.
하나 이상의 돌출부는 서로 이격된 거리를 갖고, 배치될 수 있다.
상기 돌출부의 중심에 정렬부(180)를 포함할 수 있다.
상기 정렬부(180)를 통해, 공차를 최소화하여 돌출부 사이에 반도체소자(130)가 배치될 수 있다.
상기 정렬부(180)는 경우에 따라 생략될 수 있다.
프레임(150)은 상기 지지부재(110) 상에 배치될 수 있다.
프레임(150)은 상기 지지부재(110)의 돌출부 사이에 배치되는 하나 이상의 제1영역 및 상기 제1영역과 이격된 거리를 갖고 제1영역에 대해 수직으로 배치되는 제2영역을 포함할 수 있다.
상기 제1영역 및 제2영역 사이에 제1수지부(160)가 배치될 수 있다.
상기 제1영역 및 제2영역 사이에 제1수지부(160)가 배치되어, 서로 이격되어 보이나, 전기적, 물리적으로 연결되어 있다.
상기 제1수지부(160)는 지지부재(110)의 각 돌출부 사이의 배치될 수 있으며, 중심부방향으로 연장될 수 있다.
반도체소자패키지의 설계도를 향상시키기 위해, 상기 제1수지부(160)는 지지부재(110)의 돌출부의 양 외측면에 평행하여 배치될 수 있다.
상기 제1수지부(160)는 지지부재(110)의 돌출부와 접할 수 있다.
또한, 상기 지지부재(110)의 돌출부와 대응되는 단차부(S)를 포함할 수 있다.
상기 제1수지부(160)는 단차부(S)를 포함하는 a영역 및 단차부(S)를 포함하지 않는 b영역을 포함할 수 있다.
8상기 단차부(S)의 두께(l1)는 상기 제1수지부(160)의 수평방향 폭 대비 0.11 이상 내지 0.15 이하일 수 있다.
상기 단차부(S)의 두께 (l1)가 상기 제1수지부(160)의 수평방향 폭(d1) 대비 0.11이상인 경우, 반도체소자패키지의 신뢰성을 확보할 수 있다.
상기 단차부(S)의 두께(l1)가 상기 제1수지부(160)의 수평방향 폭(d1) 대비 0.15이하인 경우, 반도체소자패키지의 전기적인 특성을 확보할 수 있다.
상기 반도체소자패키지의 전기적인 특성을 확보하기 위해서, b영역의 수평방향 폭(l2)은 고정될 수 있다.
예를 들어, b영역의 외측은 SMT가 될 수 있으므로, SMT 되는 영역을 확보하기 위해 상기 b영역의 수평방향 폭(l2) 은 95um 일 수 있다.
도 6의 확대된 도면과 같이, 상기 돌출부 사이의 공간에 반도체소자(130)가 배치될 수 있다.
지지부재(110)의 중심부를 기준으로 반도체소자(130)가 배치될 수 있다.
도 7을 참조하여, 제2실시예에 따른 반도체소자패키지를 설명한다.
도 7에 도시된 제2실시예에 따른 반도체소자패키지를 설명함에 있어서, 도1 내지 도 6를 참조하여 설명된 내용과 중복되는 구성에 대해서는 설명을 생략한다.
제2실시예에 따른 제1수지부(160)는 반도체소자(130) 측면 및 제2수지부(170)와 접하는 제1영역(160a) 및 몸체(120)와 프레임(150) 상면 사이에 배치되는 제2영역을 포함할 수 있다.
상기 제1영역(160a)은 반도체소자(130) 측면과 접할 수 있다.
또한, 상기 제1영역은 제1본딩부(142) 및 제2본딩부(144)의 외측면과 접할 수 있다.
상기 제1영역(160a)을 통해, 반도체소자(130)를 견고하게 고정할 수 있다.
상기 제1영역(160a)은 제2수지부(170)와 서로 접할 수 있으나 서로 영향을 미치진 않는다.
상기 제1수지부(160)와 제2수지부(170)는 서로 다른 구성물질을 포함할 수 있다.
상기 제2영역(160b)은 몸체(120)의 하면과 제1프레임(152) 및 제2프레임(154) 상면 사이에 배치될 수 있다.
상기 제2영역(160b)을 통해, 몸체(120)를 구성하는 물질이 흐르는 플래시(flash)현상을 방지하여, 반도체소자패키지의 오염을 방지할 수 있다.
상기 제1수지부(160)는 몸체(120) 외측면으로 노출되는 제3영역을 더 포함할 수 있다.
상기 제3영역(160c)은 접촉 영역과 반도체소자(130) 측면 사이에 배치될 수 있다.
상기 제3영역(160c)은 상기 접촉 영역에 배치되는 접착제와 접할 수 있으나, 서로 영향을 주지 않는다.
제2실시예에 따른 상기 제1수지부(160)의 두께(h2)는 제1본딩부(142) 및 제2본딩부(144)의 두께(h1)보다 더 클 수 있다.
상기 제1수지부(160)의 두께(h2)는 제1본딩부(142) 및 제2본딩부(144)의 두께(h1) 대비 1배 이상 내지 1.5배 이하일 수 있다.
상기 제1수지부(160)의 두께(h2)가 제1본딩부(142) 및 제2본딩부(144)의 두께(h1) 대비 1배 이상인 경우, 상기 몸체(120)를 구성하는 물질의 플래시(flash)현상을 방지하여 반도체소자패키지의 신뢰성이 향상될 수 있다.
상기 제1수지부(160)의 두께(h2)가 제1본딩부(142) 및 제2본딩부(144)의 두께(h1) 대비 1.5배 이하인 경우, 상기 반도체소자(130)를 견고하게 고정하여 반도체소자패키지의 신뢰성을 확보할 수 있다.
도 8을 참조하여, 제3실시예에 따른 반도체소자패키지를 설명한다.
도 8에 도시된 제3실시예에 따른 반도체소자패키지를 설명함에 있어서, 도1 내지 도 7를 참조하여 설명된 내용과 중복되는 구성에 대해서는 설명을 생략한다.
몸체(120)는 상기 지지부재(110) 상에 배치될 수 있다.
상기 몸체(120)의 측면은 경사면일 수 있다.
예를 들어, 상기 몸체(120)의 측면은 하면에서 상면으로 갈수록 내측방향으로 기울어지는 경사면일 수 있다.
상기 몸체(120)는 컵 구조를 포함할 수 있다.
상기 몸체(120)의 상부형상은 다각형 형상, 원형상, 타원형상 또는 다각형 형상의 모서리가 곡면인 형상을 포함할 수 있다.
제3실시예에 따른 몸체(120)는 측 단면에서 볼 때, 상부의 수평방향 폭이 하부의 수평방향 폭보다 작은 형상으로 제공될 수 있다.
상기 몸체(120)는 파장변환물질을 포함하는 수지로 구성될 수 있다.
또한, 상기 몸체(120) 상부에 파장변환물질필름이 배치될 수 있다.
한편, 제2수지부(170)는 몸체(120) 상에 배치될 수 있다.
상기 제2수지부(170)는 상기 몸체(120) 내에 반도체소자(130)를 감싸며 배치될 수 있다.
상기 제2수지부(170)는 몸체(120) 내에 수지를 충진한 후, 이를 자외선 또는 열 경화하는 방식으로 제공될 수 있다.
상기 수지는 에폭시 수지, 실리콘 수지, 폴리이미드 수지, 요소 수지 및 아크릴 수지 중 하나 이상일 수 있으나 이에 한정하지는 않는다.
제2수지부(170)는 파장변환물질을 포함할 수 있다.
상기 파장변환물질은 형광체일 수 있다.
상기 파장변환물질은 황화물계, 산화물계 또는 질화물계 화합물 중 하나 이상을 포함할 수 있으나 이에 한정하지는 않는다.
예를 들어, 상기 파장변환물질은 필름으로 구현될 수 있고, 상기 제2수지부(170) 상면에 파장변환물질 필름이 배치될 수 있다.
상기 형광체는 사용자가 원하는 색을 구현하기 위해 다양하게 선택될 수 있다.
상기 형광체는 반도체소자(130)에서 방출되는 광의 파장에 따라 종류가 정해질 수 있다.
예를 들어, 반도체소자(130)가 자외선 파장대의 광을 방출하는 경우 형광체는 녹색 형광체, 청색 형광체 및 적색 형광체가 선정될 수 있다.
반도체소자(130)가 청색 파장 대의 광을 방출하는 경우 형광체는 황색 형광체 또는 적색형광체 및 녹색형광체의 조합 또는 황색형광체, 적색형광체 및 녹색형광체의 조합이 선정될 수 있다.
제3실시예에 따른 제1수지부(160)는 몸체(120)의 외곽에 배치될 수 있다.
제1수지부(160)는 반도체소자(130)의 측면과 프레임(150) 사이에 배치될 수 있다.
상기 제1수지부(160)는 상기 몸체(120)와 제1 및 제2프레임(152, 154) 의 상면 사이에 배치될 수 있다.
제1수지부(160)는 몸체(120)의 하면과 제1 및 제2 프레임(152, 154)의 상면 사이에 배치될 수 있다.
제1수지부(160)는 상기 접촉 영역과 반도체소자(130) 측면 사이에 배치될 수 있다.
상기 제1수지부(160)는 상기 접촉 영역과 접할 수 있으나, 서로 영향을 주지 않는다.
상기 제1수지부(160)를 배치함으로써, 몸체(120)와 프레임(150)이 완벽하게 밀봉되어, 반도체소자패키지의 신뢰성이 향상될 수 있다.
또한, 제1수지부(160)를 배치함으로써, 몸체(120)를 구성하는 물질이 흐르는 플래시(flash) 현상을 방지하여 반도체소자패키지의 오염을 방지할 수 있다.
한편, 이상에서 설명된 본 발명에 따른 반도체소자 패키지는 복수 개가 기판 상에 어레이될 수 있고, 반도체소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다.
또한, 본 발명에 따른 반도체소자 패키지를 포함하는 광원 장치로 구현될 수 있다.
또한, 광원 장치는 기판과 본 발명에 따른 반도체소자 패키지를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열체, 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 예를 들어, 광원 장치는, 램프, 헤드 램프, 또는 가로등을 포함할 수 있다. 또한, 실시 예에 따른 광원 장치는 출력되는 광이 필요한 제품에 다양하게 적용될 수 있다.
또한, 광원 장치는 바텀 커버와, 바텀 커버 위에 배치되는 반사판과, 광을 방출하며 반도체 소자를 포함하는 발광 모듈과, 반사판의 전방에 배치되며 발광 모듈에서 발산되는 빛을 전방으로 안내하는 도광판과, 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널과, 디스플레이 패널과 연결되고 디스플레이 패널에 화상 신호를 공급하는 화상 신호 출력 회로와, 디스플레이 패널의 전방에 배치되는 컬러 필터를 포함할 수 있다. 여기서 바텀 커버, 반사판, 발광 모듈, 도광판, 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
광원 장치의 또 다른 예로, 헤드 램프는 기판 상에 배치되는 발광 소자 패키지를 포함하는 발광 모듈, 발광 모듈로부터 조사되는 빛을 일정 방향, 예컨대, 전방으로 반사시키는 리플렉터(reflector), 리플렉터에 의하여 반사되는 빛을 전방으로 굴절시키는 렌즈, 및 리플렉터에 의하여 반사되어 렌즈로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 쉐이드(shade)를 포함할 수 있다.
이상과 같이 본 발명을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면, 본 발명의 기술적 사상과 필수적 특징을 유지한 채로 다른 형태로도 실시될 수 있음을 인지할 수 있을 것이다.
본 발명의 범위는 특허청구범위에 의하여 규정되어질 것이지만, 특허청구범위 기재사항으로부터 직접적으로 도출되는 구성은 물론 그 외 등가인 구성으로부터 도출되는 모든 변경 또는 변형된 형태 또한 본 발명의 권리범위에 포함되는 것으로 해석되어야 한다.
110 : 지지부재
120 : 몸체
130 : 반도체소자
140 : 본딩부
142 : 제1본딩부
144: 제2본딩부
150 : 프레임
152 : 제1프레임
154 : 제2프레임
160 : 제1수지부
170 : 제2수지부
180 : 정렬부

Claims (16)

  1. 지지부재;
    상기 지지부재 상에 배치되는 제1프레임 및 제2프레임;
    상기 지지부재 상에 배치되는 몸체;
    상기 몸체의 외곽에 배치되는 제1수지부;
    상기 제1 및 제2프레임 상에 배치되며, 제1본딩부 및 제2본딩부를 포함하는 반도체소자; 및
    상기 몸체 내의 상기 반도체 소자 주위에 형성된 캐비티; 및
    상기 캐비티 내에 배치되는 제2수지부;를 포함하고,
    상기 지지부재의 제1방향의 폭은 상기 몸체의 제1방향의 폭보다 크고,
    상기 제1 및 제2프레임은 상기 지지부재 상면의 일부영역 및 측면을 감싸며 배치되고,
    상기 제1수지부는 상기 몸체와 제1프레임 및 제2프레임 사이에 배치되고,
    상기 제1본딩부는 상기 제1프레임 상에, 상기 제2본딩부는 상기 제2프레임 상에 배치되며,
    상기 제1수지부는 상기 제2수지부와 서로 다른 물질로 구성되고,
    상기 제1수지부의 두께는 1um 이상 내지 30um 이하이고,
    상기 제1수지부의 수평방향 폭은 120um 이상 내지 160um 이하인 반도체소자패키지.
  2. 제1항에 있어서,
    상기 제1수지부는 상기 반도체소자의 측면과 제1 및 제2프레임 사이에 배치되는 반도체소자패키지.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 제1수지부는 PSR 잉크 또는 유기물 등으로 구성되는 반도체소자패키지.
  7. 삭제
  8. 제1항에 있어서,
    상기 제1수지부의 두께는 제1본딩부 및 제2본딩부의 두께보다 큰 반도체소자패키지,
  9. 제1항에 있어서,
    상기 제1 및 제2프레임은 접촉 영역을 포함하고,
    상기 접촉 영역은 상기 제1및 제2프레임의 상면의 일부 영역, 측면 및 하면을 포함하는 반도체소자패키지.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR1020170127962A 2017-09-29 2017-09-29 반도체 소자 패키지 KR102410790B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170127962A KR102410790B1 (ko) 2017-09-29 2017-09-29 반도체 소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170127962A KR102410790B1 (ko) 2017-09-29 2017-09-29 반도체 소자 패키지

Publications (2)

Publication Number Publication Date
KR20190038020A KR20190038020A (ko) 2019-04-08
KR102410790B1 true KR102410790B1 (ko) 2022-06-21

Family

ID=66164643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170127962A KR102410790B1 (ko) 2017-09-29 2017-09-29 반도체 소자 패키지

Country Status (1)

Country Link
KR (1) KR102410790B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101289073B1 (ko) * 2011-12-30 2013-07-22 삼성전자주식회사 발광소자 패키지 몰드 및 발광소자 패키지의 렌즈 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101606818B1 (ko) * 2014-03-05 2016-03-28 주식회사 루멘스 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101289073B1 (ko) * 2011-12-30 2013-07-22 삼성전자주식회사 발광소자 패키지 몰드 및 발광소자 패키지의 렌즈 제조방법

Also Published As

Publication number Publication date
KR20190038020A (ko) 2019-04-08

Similar Documents

Publication Publication Date Title
KR20190031094A (ko) 발광소자 패키지 및 이를 포함하는 조명장치
KR20190001188A (ko) 발광소자 패키지 및 광원 장치
KR20160109427A (ko) 발광 소자 및 이를 구비한 라이트 유닛
KR102508745B1 (ko) 발광소자 패키지
KR20180131303A (ko) 발광소자 패키지 및 광원 장치
KR20190083042A (ko) 발광소자 패키지
EP3483943B1 (en) Light emitting device package
KR102410790B1 (ko) 반도체 소자 패키지
US10672954B2 (en) Light emitting device package
KR20160094213A (ko) 발광 소자 패키지 및 조명 장치
KR20190086099A (ko) 발광소자 패키지
KR20190065011A (ko) 발광소자 패키지
KR102610607B1 (ko) 발광소자 패키지
KR20190034043A (ko) 발광소자 패키지
KR20190029250A (ko) 발광소자 패키지 및 조명 모듈
KR102432213B1 (ko) 발광소자 패키지
KR102379834B1 (ko) 발광소자 패키지
KR102509064B1 (ko) 발광소자 패키지 및 이를 포함하는 조명장치
KR102369237B1 (ko) 발광소자 패키지 및 그 제조방법
KR102433841B1 (ko) 발광소자 패키지
KR102410789B1 (ko) 반도체소자패키지
KR102393666B1 (ko) 발광소자 패키지
KR102385939B1 (ko) 발광소자 패키지
KR20190010353A (ko) 발광소자 패키지
KR20190087710A (ko) 발광소자 패키지

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant