CN107949174A - 埋铜块电路板的制作方法 - Google Patents

Abstract

本发明涉及一种埋铜块电路板的制作方法，包括如下步骤：提供埋设有铜块的电路板，其中，铜块的一部分凸出于电路板的线路层表面；在线路层表面上贴设干膜，在干膜上进行开窗处理，以露出铜块；对线路层表面上的干膜及铜块凸出线路层表面的部分同步进行打磨操作；若判断到铜块的表面与线路层表面处于同一平整面时，停止打磨操作。上述的埋铜块电路板的制作方法，打磨铜块表面过程中，干膜覆盖在线路层表面，干膜起到保护线路层的作用，能使得铜块表面逐渐打磨至与线路层表面相齐平。这样能使得铜块的表面与线路层表面的高度落差控制在预设范围内，电路板的表面平整度较高。

Description

埋铜块电路板的制作方法

技术领域

本发明涉及电路板制造技术领域，特别是涉及一种埋铜块电路板的制作方法。

背景技术

COB(chip on board，板上芯片封装)封装是通过导热胶将裸芯片直接粘于PCB上，使用引线键合的方式将PCB焊盘与芯片引脚相连接。芯片直接接触PCB散热。在PCB中置入铜块可提高PCB对芯片的散热效果。然而，传统的埋铜块表面与PCB表面高度落差约为3mil，埋铜块电路板的表面平整性较差，如此使得芯片在PCB表面的粘合稳定性较差，且无法较好地散热。

发明内容

基于此，有必要克服现有技术的缺陷，提供一种埋铜块电路板的制作方法，它能够提高电路板表面平整度。

其技术方案如下：一种埋铜块电路板的制作方法，包括如下步骤：

提供埋设有铜块的电路板，其中，所述铜块的一部分凸出于所述电路板的线路层表面；

在所述线路层表面上贴设干膜，在所述干膜上进行开窗处理，以露出所述铜块；

对所述线路层表面上的干膜及所述铜块凸出所述线路层表面的部分同步进行打磨操作；

若判断到所述铜块的表面与所述线路层表面处于同一平整面时，停止所述打磨操作。

上述的埋铜块电路板的制作方法，由于铜块的一部分凸出于电路板的线路层表面，在线路层表面上贴设干膜，并露出铜块，然后采用例如VISE感压打磨设备对电路板侧表面的干膜与铜块表面同步进行打磨处理，打磨铜块表面过程中，干膜覆盖在线路层表面，干膜起到保护线路层的作用，能使得铜块表面逐渐打磨至与线路层表面相齐平。这样能使得铜块的表面与线路层表面的高度落差控制在预设范围内，例如10um以内。如此最终得到的埋铜块电路板的埋铜块表面与线路层表面高度落差较小，电路板的表面平整度较高。

进一步地，所述铜块凸出于所述线路层表面的部分的厚度为20um至40um。该厚度范围的铜块与干膜同步打磨后，电路板表面平整度较高，且打磨效率较高。

进一步地，所述铜块凸出于所述线路层表面的部分的厚度为30um。

进一步地，在所述线路层表面上贴设的干膜的厚度为40um至60um。该厚度范围的干膜与铜块同步打磨后，电路板表面平整度较高，且打磨效率较高。

进一步地，在所述线路层表面上贴设的干膜的厚度为50um。

进一步地，埋设有铜块的所述电路板通过如下步骤得到：

提供多个芯板及多个半固化片；

根据所述铜块的埋设位置对所述芯板、所述半固化片进行铣槽处理；

将所述芯板、所述半固化片按照预设顺序进行对位绑定铆合在一起；

将所述铜块插入至所述芯板的槽体内；

将所述芯板、所述半固化片及所述铜块一起进行压合处理得到层压板；

对所述层压板进行外层线路制作。

进一步地，所述芯板上的铣槽大小比所述铜块单边大3mil～5mil；所述半固化片上的铣槽大小比所述铜块单边大6mil～8mil。

进一步地，用于构成所述层压板的内层芯板制作线路图形时，包括如下步骤：

根据所述铜块的埋设位置对所述内层芯板进行干膜开窗处理，所述干膜的开窗大小比所述铜块单边大7mil～9mil。

进一步地，所述将所述芯板、所述半固化片及所述铜块一起进行压合处理得到层压板的步骤具体为：

将所述芯板、所述半固化片及所述铜块放置在薄铝片上，在最上方的所述芯板上放置一张硅胶板，对所述硅胶板由上至下施加压力来将所述芯板、所述半固化片及所述铜块一起进行压合处理。

进一步地，在将所述铜块插入至所述芯板的槽体内步骤之前还包括步骤：对所述铜块进行棕化处理。

附图说明

图1为本发明实施例的芯板、半固化片、铜块层压后的结构示意图；

图2为本发明实施例的电路板上的线路层表面贴干膜后的结构示意图；

图3为本发明实施例的埋铜块电路板打磨后的结构示意图。

附图标记：

10、铜块，20、电路板，21、芯板，22、半固化片，30、干膜。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施例的限制。

在本发明的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本发明的描述中，需要理解的是，当一个元件被认为是“连接”另一个元件，可以是直接连接到另一个元件或者可能同时存在中间元件。相反，当元件为称作“直接”与另一元件连接时，不存在中间元件。

在一个实施例中，一种埋铜块电路板的制作方法，包括如下步骤：

步骤100、参阅图1与图2，图1示意出了铜块10表面、电路板20线路层表面帖干膜30前的状态，图2示意出了铜块10表面、电路板20线路层表面帖干膜30后的状态，提供埋设有铜块10的电路板20，其中，所述铜块10的一部分11凸出于所述电路板20的线路层表面；

其中，铜块10可以贯穿式设置在电路板20上，也可以是半埋式设置在电路板20上。

步骤110、在所述线路层表面上贴设干膜30，在所述干膜30上进行开窗处理，以露出所述铜块10；

步骤120、参阅图2与图3，图2示意出了铜块10表面、电路板20线路层表面的镀铜30打磨前的状态，图3示意出了铜块10表面、电路板20线路层表面的镀铜30打磨后的状态，对所述线路层表面上的干膜30及所述铜块10凸出所述线路层表面的部分11同步进行打磨操作；具体地，采用VISE感压打磨设备对电路板20侧表面所镀的铜层进行打磨处理。其中，陶瓷磨板的打磨参数可以控制为：电流为1.5A，打磨速度为3m/min。

步骤130、若判断到所述铜块10的表面与所述线路层表面处于同一平整面时，停止所述打磨操作。其中，铜块10表面与线路层表面之间的高度落差控制在预设范围内时，例如小于10um，则表明铜块10表明与线路层表明处于同一平整面。另外，铜块10的表面与线路层表面是否处于同一平整面的判断方法至少包括：

第一种、对于同一批次的埋铜块电路板，先从中选取出若干个埋铜块电路板进行打磨试验，获取打磨面为平整面的埋铜块电路板的打磨参数，根据所获取的打磨参数来打磨未进行打磨操作的其它埋铜块电路板；当打磨时间达到预设值时，即可判断当前打磨的埋铜块电路板的铜块10的表面与线路层表面处于同一平整面；

第二种、通过测量仪器进行实时监测，根据测量仪器的测试数据判断当前打磨的埋铜块电路板的铜块10的表面与线路层表面处于同一平整面。

上述的埋铜块电路板的制作方法，由于铜块10的一部分11凸出于电路板20的线路层表面，在线路层表面上贴设干膜30，并露出铜块10，然后采用例如VISE感压打磨设备对电路板20侧表面的干膜30与铜块10表面同步进行打磨处理，打磨铜块10表面过程中，干膜30覆盖在线路层表面，干膜30起到保护线路层的作用，能使得铜块10表面逐渐打磨至与线路层表面相齐平。这样能使得铜块10的表面与线路层表面的高度落差控制在预设范围内，例如10um以内。如此最终得到的埋铜块电路板的埋铜块10表面与线路层表面高度落差较小，电路板20的表面平整度较高。

一般地，埋铜块电路板的铜块10表面与电路板20的线路层表面处于同一高度。而本实施例中，进一步地，所述铜块10凸出于所述线路层表面的部分的厚度为20um至40um。可以实现方式包括：实际选用的铜块10的厚度比通常应选用的铜块10的厚度大20um至40um，这样在压合步骤之后，所得到的电路板20的铜块10凸出于线路层表面的部分的厚度为20um至40um。该厚度范围的铜块10与干膜30同步打磨后，电路板20表面平整度较高，且打磨效率较高。具体地，所述铜块10凸出于所述线路层表面的部分的厚度为30um。

此外，进一步地，在所述线路层表面上贴设的干膜30的厚度为40um至60um。该厚度范围的干膜30与铜块10同步打磨后，电路板20表面平整度较高，且打磨效率较高。具体地，在所述线路层表面上贴设的干膜30的厚度为50um。

具体地，埋设有铜块10的所述电路板20通过如下步骤得到：

步骤210、提供多个芯板21及多个半固化片22；

步骤220、根据所述铜块10的埋设位置对所述芯板21、所述半固化片22进行铣槽处理；

可选地，所述芯板21上的铣槽大小比所述铜块10单边大3mil～5mil；所述半固化片22上的铣槽大小比所述铜块10单边大6mil～8mil。具体地，芯板21上的铣槽大小比铜块10单边大4mil；半固化片22上的铣槽大小比铜块10单边大7mil。

步骤230、将所述芯板21、所述半固化片22按照预设顺序进行对位绑定铆合在一起；

步骤240、将所述铜块10插入至所述芯板21的槽体内；

步骤250、将所述芯板21、所述半固化片22及所述铜块10一起进行压合处理得到层压板；

步骤260、对所述层压板进行外层线路制作。

进一步地，用于构成所述层压板的内层芯板21制作线路图形时，包括如下步骤：根据所述铜块10的埋设位置对所述内层芯板21进行干膜开窗处理，所述干膜的开窗大小比所述铜块10单边大7mil～9mil。如此，能防止后流程对芯板21铣槽出现毛刺现象，保证产品品质。具体地，所述干膜的开窗大小比所述铜块10单边大8mil。

进一步地，所述步骤250具体为：将所述芯板21、所述半固化片22及所述铜块10放置在薄铝片上，在最上方的所述芯板21上放置一张硅胶板，对所述硅胶板由上至下施加压力来将所述芯板21、所述半固化片22及所述铜块10一起进行压合处理。如此，能保证芯板21之间较好的压合效果。

进一步地，在将所述铜块10插入至所述芯板21的槽体内步骤之前还包括步骤：对所述铜块10进行棕化处理。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种埋铜块电路板的制作方法，其特征在于，包括如下步骤：

提供埋设有铜块的电路板，其中，所述铜块的一部分凸出于所述电路板的线路层表面；

在所述线路层表面上贴设干膜，在所述干膜上进行开窗处理，以露出所述铜块；

对所述线路层表面上的干膜及所述铜块凸出所述线路层表面的部分同步进行打磨操作；

若判断到所述铜块的表面与所述线路层表面处于同一平整面时，停止所述打磨操作。

2.根据权利要求1所述的埋铜块电路板的制作方法，其特征在于，所述铜块凸出于所述线路层表面的部分的厚度为20um至40um。

3.根据权利要求2所述的埋铜块电路板的制作方法，其特征在于，所述铜块凸出于所述线路层表面的部分的厚度为30um。

4.根据权利要求1所述的埋铜块电路板的制作方法，其特征在于，在所述线路层表面上贴设的干膜的厚度为40um至60um。

5.根据权利要求4所述的埋铜块电路板的制作方法，其特征在于，在所述线路层表面上贴设的干膜的厚度为50um。

6.根据权利要求1至5任意一项所述的埋铜块电路板的制作方法，其特征在于，埋设有铜块的所述电路板通过如下步骤得到：

提供多个芯板及多个半固化片；

根据所述铜块的埋设位置对所述芯板、所述半固化片进行铣槽处理；

将所述芯板、所述半固化片按照预设顺序进行对位绑定铆合在一起；

将所述铜块插入至所述芯板的槽体内；

将所述芯板、所述半固化片及所述铜块一起进行压合处理得到层压板；

对所述层压板进行外层线路制作。

7.根据权利要求6所述的埋铜块电路板的制作方法，其特征在于，所述芯板上的铣槽大小比所述铜块单边大3mil～5mil；所述半固化片上的铣槽大小比所述铜块单边大6mil～8mil。

8.根据权利要求6所述的埋铜块电路板的制作方法，其特征在于，用于构成所述层压板的内层芯板制作线路图形时，包括如下步骤：

根据所述铜块的埋设位置对所述内层芯板进行干膜开窗处理，所述干膜的开窗大小比所述铜块单边大7mil～9mil。

9.根据权利要求6所述的埋铜块电路板的制作方法，其特征在于，所述将所述芯板、所述半固化片及所述铜块一起进行压合处理得到层压板的步骤具体为：

将所述芯板、所述半固化片及所述铜块放置在薄铝片上，在最上方的所述芯板上放置一张硅胶板，对所述硅胶板由上至下施加压力来将所述芯板、所述半固化片及所述铜块一起进行压合处理。

10.根据权利要求6所述的埋铜块电路板的制作方法，其特征在于，在将所述铜块插入至所述芯板的槽体内步骤之前还包括步骤：对所述铜块进行棕化处理。