CN107947793A - 一种用于多芯片模数转换器采样相位一致性校准的电路及方法 - Google Patents
一种用于多芯片模数转换器采样相位一致性校准的电路及方法 Download PDFInfo
- Publication number
- CN107947793A CN107947793A CN201711115734.4A CN201711115734A CN107947793A CN 107947793 A CN107947793 A CN 107947793A CN 201711115734 A CN201711115734 A CN 201711115734A CN 107947793 A CN107947793 A CN 107947793A
- Authority
- CN
- China
- Prior art keywords
- phase
- analog
- digital converter
- calibration
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种用于多芯片模数转换器采样相位一致性校准的电路及方法,基于系统初始化后记录的相位校准结果与温度参数,判断当前温度和相位差下是否需要重新进行相位调节,当相位差超出预设门限后,相位计算单元发出控制指令至控制器芯片,由控制箱芯片控制可调延时链路进行采样时钟相位调节,直至与初始化校准结果一致。本发明能在不中断模式转换器正常工作的前提下有效跟踪温度变化导致的采样时钟相位偏差,保证多芯片模数转换采样相位的一致性。
Description
技术领域
本发明属于集成电路技术领域,具体涉及一种用于多芯片模数转换器采样相位一致性校准的电路及方法。
背景技术
由于多通道模数转换器经常在统一的采样时钟频率下工作,采样时钟和信号在到达模数转换器芯片后会经历不同的延时,可能会破坏采样时刻的一致性。另一方面环境温度的变化会还会导致不同芯片采样相位发生偏差。一般的校准方法仅针对系统初始化进行采样时钟相位校准,无法跟踪环境温度的影响。特别是重新校准还需要中断模数转换器正常的工作,因此无法应用在需要长期实时工作的系统中。
发明内容
针对上述问题,本发明提出一种用于多芯片模数转换器采样相位一致性校准的电路及方法,能够跟踪环境温度对模数转换器芯片采样时钟相位的影响,并且在不中断芯片正常工作的前提下,对其时钟相位偏差进行自动校准。
实现上述技术目的,达到上述技术效果,本发明通过以下技术方案实现:
一种用于多芯片模数转换器采样相位一致性校准的电路,包括驱动时钟、多个子校准电路和相位计算单元;
所述子校准电路包括时钟接收放大器、可调延时链路、模数转换器、相位检测单元、温度传感器和控制器单元;所述时钟接收放大器的输入端与驱动时钟的输出端相连,其输出端与可调延时链路的输入端相连;所述可调延时链路的输出端分别与相位检测单元的其中一个输入端和模数转换器相连;所述相位检测单元的另一个输入端用于接入外部时钟同步信号,其输出端与控制器芯片的输入端相连,发送相位差数据至控制器芯片;所述温度传感器的输出端与控制器芯片的输入端相连;所述控制器芯片的输出端与可调延时链路相连;
所述相位计算单元的输入端分别与各子校准电路中的模数转换器和控制器芯片的输出端相连,接收各模数转换器发送的编码数据并进行相位计算,然后根据前述计算结果和控制器芯片发送过来的相位差数据发出调节相位的指令至各子校准电路中的可调延时链路进行相位调节,以实现各模数转换器的采样相位一致。
进一步地,所述可调延时链路包括若干个串联的反相器,相邻反相器的连接点通过串联的电容和控制开关接地,控制开关控制与其相连的电容的并联和断联,以改变反相器延时。
进一步地,所述温度传感器输出实时温度信号至控制器芯片并保存。
一种用于多芯片模数转换器采样相位一致性校准方法,包括以下步骤:
(1)搭建用于多芯片模数转换器采样相位一致性校准的电路;
(2)初始化各模数转换器,并进行相位分析与校准,使得所有模数转换器的采样时钟相位一致;
(3)记录当前温度数据,同时将可调延时链路输出信号与外部时钟同步信号进行相位比较,并记录相位误差数据;
(4)当模数转换器正式工作后,持续监测模数转换器的环境温度,当环境温度超过设定阈值范围时,利用相位检测单元对外部时钟和模数转换器的采样时钟重新进行相位误差比较,并将比较结果送入相位计算单元;
(5)若相位误差比较结果超过设定阈值,则相位计算单元发出调节相位的指令至可调延时链路,对可调延时链路进行自动调节,直至相位检测单元输出的结果与步骤(3)中记录的初始化记录的相位误差一致。
进一步地,所述步骤(1)中的用于多芯片模数转换器采样相位一致性校准的电路包括驱动时钟、多个子校准电路和相位计算单元;
所述子校准电路包括时钟接收放大器、可调延时链路、模数转换器、相位检测单元、温度传感器和控制器单元;所述时钟接收放大器的输入端与驱动时钟的输出端相连,其输出端与可调延时链路的输入端相连;所述可调延时链路的输出端分别与相位检测单元的其中一个输入端和模数转换器相连;所述相位检测单元的另一个输入端用于接入外部时钟同步信号,其输出端与控制器芯片的输入端相连;所述温度传感器的输出端与控制器芯片的输入端相连;所述控制器芯片的输出端与可调延时链路相连;
所述相位计算单元的输入端分别与各子校准电路中的模数转换器和控制器芯片的输出端相连,接收各模数转换器发送的编码数据并进行相位计算,然后根据计算结果发出调节相位的指令至各子校准电路中的可调延时链路进行相位调节,以实现各模数转换器的采样相位一致。
进一步地,所述可调延时链路包括若干个串联的反相器,相邻反相器的连接点通过串联的电容和控制开关接地,控制开关控制与其相连的电容的并联和断联,以改变反相器延时。
进一步地,所述步骤(2)具体为:
(2.1)向各子校准电路中的时钟接收放大器发送指定的同一频率信号;
(2.2)该频率信号经各子校准电路中的时钟接收放大器和可调延时链路进行放大和延时后形成模数转换器的采样时钟信号,然后送入对应的相位检测单元,相位检测单元计算出前述采样时钟信号和外部时钟同步信号之间的相位差后,送入相位计算单元;
(2.3)相位计算单元对各模数转换器的输出结果进行相位分析,判断出其采样时钟相位;
(2.4)相位计算单元根据前述计算结果和控制器芯片发送过来的相位差数据发出调节相位的指令至各子校准电路中的可调延时链路进行相位调节,以实现各模数转换器的采样相位一致。
本发明的有益效果:
本发明的用于多芯片模数转换器采样相位一致性校准的电路及方法,能够跟踪环境温度对模数转换器采样时钟相位的影响并自动修正。
本发明的用于多芯片模数转换器采样相位一致性校准的电路及方法,能够在不中断模数转换器正常工作的条件下自动进行时钟相位修正。
附图说明
图1为多芯片模数转换器的采样时钟相位误差检测示意图;
图2为本发明一种实施例的用于多芯片模数转换器采样时钟相位一致性校准电路结构示意图;
图3为本发明一种实施例的可调延时链路的结构示意图;
图4为本发明一种实施例的用于多芯片模数转换器采样相位一致性校准方法的流程示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
下面结合附图对本发明的应用原理作详细的描述。
实施例1
如图1所示为多芯片模数转换器的采样时钟相位误差示意,模数转换器ADC0~ADCN采用统一的外部时钟驱动,但是由于PCB布局、各模数转换器所处环境温度等因素的影响导致每个ADC采样得到的信号相位之间存在误差,因此需要校准各自采样时钟的延时Td_cki(i=0,1,...N)。
本发明实施例中所提出的用于多芯片模数转换器采样时钟相位一致性校准电路如图2所示。图2中的虚线框内包含的电路模块可以在芯片内部集成也可以在芯片外部实现。此处以芯片内部实现为例进行说明。
一种用于多芯片模数转换器采样相位一致性校准的电路,包括驱动时钟、多个子校准电路和相位计算单元;
所述子校准电路包括时钟接收放大器、可调延时链路、模数转换器、相位检测单元、温度传感器和控制器单元;
所述时钟接收放大器的输入端与驱动时钟的输出端相连,其输出端与可调延时链路的输入端相连;所述可调延时链路的输出端分别与相位检测单元的其中一个输入端和模数转换器相连;所述相位检测单元的另一个输入端用于接入外部时钟同步信号,其输出端与控制器芯片的输入端相连,发送相位差数据至控制器芯片;即:模数转换器的驱动时钟经过时钟接收放大器放大后,经可调延时链路连接到模数转换器,可调延时链路可以对该模数转换器的采样时钟相位进行调节。与此同时,可调延时链路的输出还与外部同步时钟信号通过相位检测模块进行相位误差比较,比较结果由控制器芯片(可以选用DSP)进行保存;
所述温度传感器的输出端与控制器芯片的输入端相连;所述控制器芯片的输出端与可调延时链路相连;在本发明实施例中,所述温度传感器输出实时温度信号至控制器芯片并保存。
所述相位计算单元的输入端分别与各子校准电路中的模数转换器和控制器芯片的输出端相连,接收各模数转换器发送的编码数据并进行相位计算,然后根据前述计算结果和控制器芯片发送过来的相位差数据发出调节相位的指令至各子校准电路中的可调延时链路进行相位调节,以实现各模数转换器的采样相位一致。
在本发明实施例的一种实施方式中,所述可调延时链路包括若干个串联的反相器,相邻反相器的连接点通过串联的电容和控制开关接地,控制开关控制与其相连的电容的并联和断联,以改变反相器延时,具体参见图3。
实施例2
具体的模数转换器的采样时钟相位实时校准过程如图4所示,
一种用于多芯片模数转换器采样相位一致性校准方法,包括以下步骤:
(1)搭建用于多芯片模数转换器采样相位一致性校准的电路;
所述的用于多芯片模数转换器采样相位一致性校准的电路包括驱动时钟、多个子校准电路和相位计算单元;
所述子校准电路包括时钟接收放大器、可调延时链路、模数转换器、相位检测单元、温度传感器和控制器单元;所述时钟接收放大器的输入端与驱动时钟的输出端相连,其输出端与可调延时链路的输入端相连;所述可调延时链路的输出端分别与相位检测单元的其中一个输入端和模数转换器相连;所述相位检测单元的另一个输入端用于接入外部时钟同步信号,其输出端与控制器芯片的输入端相连;所述温度传感器的输出端与控制器芯片的输入端相连;所述控制器芯片的输出端与可调延时链路相连;
所述相位计算单元的输入端分别与各子校准电路中的模数转换器和控制器芯片的输出端相连,接收各模数转换器发送的编码数据并进行相位计算,然后根据计算结果发出调节相位的指令至各子校准电路中的可调延时链路进行相位调节,以实现各模数转换器的采样相位一致。
所述可调延时链路包括若干个串联的反相器,相邻反相器的连接点通过串联的电容和控制开关接地,控制开关控制与其相连的电容的并联和断联,以改变反相器延时。
(2)初始化各模数转换器,并进行ADC相位分析与校准,使得所有模数转换器的采样时钟相位一致;
所述步骤(2)具体包括以下步骤:
(2.1)向各子校准电路中的时钟接收放大器发送指定的同一频率信号;
(2.2)该频率信号经各子校准电路中的时钟接收放大器和可调延时链路进行放大和延时后形成模数转换器的采样时钟信号,然后送入对应的相位检测单元,相位检测单元计算出前述采样时钟信号和外部时钟同步信号之间的相位差后,送入相位计算单元;
(2.3)相位计算单元对各模数转换器的输出结果进行相位分析,判断出其采样时钟相位;
(2.4)相位计算单元根据前述计算结果和控制器芯片发送过来的相位差数据发出调节相位的指令至各子校准电路中的可调延时链路进行相位调节,以实现各模数转换器的采样相位一致,所述相位计算单元根据前述计算结果和控制器芯片发送过来的相位差数据发出调节相位的指令至各子校准电路中的可调延时链路进行相位调节的具体过程为现有技术,本申请中不做详细说明。
(3)记录当前温度数据,同时将可调延时链路输出信号与外部时钟同步信号进行相位比较,并记录相位误差数据;
(4)当模数转换器正式工作后,持续监测模数转换器的环境温度,当环境温度超过设定阈值范围时,利用相位检测单元对外部时钟和模数转换器的采样时钟重新进行相位误差比较,并将比较结果送入相位计算单元;
(5)若相位误差比较结果超过设定阈值,则相位计算单元发出调节相位的指令至可调延时链路,对可调延时链路进行自动调节,直至相位检测单元输出的结果与步骤(3)中记录的初始化记录的相位误差一致,证明此时的模数转换器的驱动时钟消除了环境温度导致的影响。
综上所述:
本发明的用于多芯片模数转换器采样相位一致性校准的电路及方法,能够跟踪环境温度对模数转换器采样时钟相位的影响并自动修正。
本发明的用于多芯片模数转换器采样相位一致性校准的电路及方法,能够在不中断模数转换器正常工作的条件下自动进行时钟相位修正。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解,本发明不受上述实施例的限制,上述实施例和说明书中描述的只是说明本发明的原理,在不脱离本发明精神和范围的前提下,本发明还会有各种变化和改进,这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。
Claims (7)
1.一种用于多芯片模数转换器采样相位一致性校准的电路,其特征在于:包括驱动时钟、多个子校准电路和相位计算单元;
所述子校准电路包括时钟接收放大器、可调延时链路、模数转换器、相位检测单元、温度传感器和控制器单元;所述时钟接收放大器的输入端与驱动时钟的输出端相连,其输出端与可调延时链路的输入端相连;所述可调延时链路的输出端分别与相位检测单元的其中一个输入端和模数转换器相连;所述相位检测单元的另一个输入端用于接入外部时钟同步信号,其输出端与控制器芯片的输入端相连,发送相位差数据至控制器芯片;所述温度传感器的输出端与控制器芯片的输入端相连;所述控制器芯片的输出端与可调延时链路相连;
所述相位计算单元的输入端分别与各子校准电路中的模数转换器和控制器芯片的输出端相连,接收各模数转换器发送的编码数据并进行相位计算,然后根据前述计算结果和控制器芯片发送过来的相位差数据发出调节相位的指令至各子校准电路中的可调延时链路进行相位调节,以实现各模数转换器的采样相位一致。
2.根据权利要求1所述的一种用于多芯片模数转换器采样相位一致性校准的电路,其特征在于:所述可调延时链路包括若干个串联的反相器,相邻反相器的连接点通过串联的电容和控制开关接地,控制开关控制与其相连的电容的并联和断联,以改变反相器延时。
3.根据权利要求1所述的一种用于多芯片模数转换器采样相位一致性校准的电路,其特征在于:所述温度传感器输出实时温度信号至控制器芯片并保存。
4.一种用于多芯片模数转换器采样相位一致性校准方法,其特征在于,包括以下步骤:
(1)搭建用于多芯片模数转换器采样相位一致性校准的电路;
(2)初始化各模数转换器,并进行相位分析与校准,使得所有模数转换器的采样时钟相位一致;
(3)记录当前温度数据,同时将可调延时链路输出信号与外部时钟同步信号进行相位比较,并记录相位误差数据;
(4)当模数转换器正式工作后,持续监测模数转换器的环境温度,当环境温度超过设定阈值范围时,利用相位检测单元对外部时钟和模数转换器的采样时钟重新进行相位误差比较,并将比较结果送入相位计算单元;
(5)若相位误差比较结果超过设定阈值,则相位计算单元发出调节相位的指令至可调延时链路,对可调延时链路进行自动调节,直至相位检测单元输出的结果与步骤(3)中记录的初始化记录的相位误差一致。
5.根据权利要求4所述的一种用于多芯片模数转换器采样相位一致性校准方法,所述步骤(1)中的用于多芯片模数转换器采样相位一致性校准的电路包括驱动时钟、多个子校准电路和相位计算单元;
所述子校准电路包括时钟接收放大器、可调延时链路、模数转换器、相位检测单元、温度传感器和控制器单元;所述时钟接收放大器的输入端与驱动时钟的输出端相连,其输出端与可调延时链路的输入端相连;所述可调延时链路的输出端分别与相位检测单元的其中一个输入端和模数转换器相连;所述相位检测单元的另一个输入端用于接入外部时钟同步信号,其输出端与控制器芯片的输入端相连;所述温度传感器的输出端与控制器芯片的输入端相连;所述控制器芯片的输出端与可调延时链路相连;
所述相位计算单元的输入端分别与各子校准电路中的模数转换器和控制器芯片的输出端相连,接收各模数转换器发送的编码数据并进行相位计算,然后根据计算结果发出调节相位的指令至各子校准电路中的可调延时链路进行相位调节,以实现各模数转换器的采样相位一致。
6.根据权利要求5所述的一种用于多芯片模数转换器采样相位一致性校准方法,其特征在于:所述可调延时链路包括若干个串联的反相器,相邻反相器的连接点通过串联的电容和控制开关接地,控制开关控制与其相连的电容的并联和断联,以改变反相器延时。
7.根据权利要求6所述的一种用于多芯片模数转换器采样相位一致性校准方法,所述步骤(2)具体为:
(2.1)向各子校准电路中的时钟接收放大器发送指定的同一频率信号;
(2.2)该频率信号经各子校准电路中的时钟接收放大器和可调延时链路进行放大和延时后形成模数转换器的采样时钟信号,然后送入对应的相位检测单元,相位检测单元计算出前述采样时钟信号和外部时钟同步信号之间的相位差后,送入相位计算单元;
(2.3)相位计算单元对各模数转换器的输出结果进行相位分析,判断出其采样时钟相位;
(2.4)相位计算单元根据前述计算结果和控制器芯片发送过来的相位差数据发出调节相位的指令至各子校准电路中的可调延时链路进行相位调节,以实现各模数转换器的采样相位一致。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711115734.4A CN107947793B (zh) | 2017-11-13 | 2017-11-13 | 一种用于多芯片模数转换器采样相位一致性校准的电路及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711115734.4A CN107947793B (zh) | 2017-11-13 | 2017-11-13 | 一种用于多芯片模数转换器采样相位一致性校准的电路及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107947793A true CN107947793A (zh) | 2018-04-20 |
CN107947793B CN107947793B (zh) | 2021-02-26 |
Family
ID=61933966
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711115734.4A Active CN107947793B (zh) | 2017-11-13 | 2017-11-13 | 一种用于多芯片模数转换器采样相位一致性校准的电路及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107947793B (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109904129A (zh) * | 2019-01-04 | 2019-06-18 | 上海亿算科技有限公司 | 一种芯片散热系统及其制备方法 |
CN110350920A (zh) * | 2019-08-09 | 2019-10-18 | 成都铭科思微电子技术有限责任公司 | 多通道adc系统同步采样的装置及方法 |
CN110418093A (zh) * | 2019-07-30 | 2019-11-05 | 成都芯通软件有限公司 | 一种hfc放大器多路端口输出一致性校准方法 |
CN111474522A (zh) * | 2020-04-23 | 2020-07-31 | 西安电子工程研究所 | 一种不同时钟相位同步的补偿电路 |
CN112051426A (zh) * | 2020-08-13 | 2020-12-08 | 中电科仪器仪表有限公司 | 一种高分辨率高速采集电路及方法 |
CN113315493A (zh) * | 2021-04-16 | 2021-08-27 | 深圳市紫光同创电子有限公司 | 时钟校准电路和可编程逻辑芯片 |
CN114614823A (zh) * | 2022-02-25 | 2022-06-10 | 苏州迅芯微电子有限公司 | 一种芯片时钟同步方法、数据采集卡及数据采集系统 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996009557A1 (en) * | 1994-09-21 | 1996-03-28 | Ericsson Raynet | Self-calibrating data processors and methods for calibrating same |
US20090002210A1 (en) * | 2007-02-07 | 2009-01-01 | Dyer Kenneth C | Analog correction of a phase-mismatch in high-sample rate time-interleaved analog-to-digital converters |
CN102420613A (zh) * | 2010-09-27 | 2012-04-18 | 上海华魏光纤传感技术有限公司 | 可控触发周期信号的高速高分辨率数字采集器及处理方法 |
CN103460072A (zh) * | 2011-04-05 | 2013-12-18 | 皇家飞利浦有限公司 | 具有改进的时间精度的利用时间数字转换的探测器阵列 |
US20150084800A1 (en) * | 2013-09-24 | 2015-03-26 | Broadcom Corporation | Phase adjustment scheme for time-interleaved adcs |
CN106253902A (zh) * | 2016-09-27 | 2016-12-21 | 电子科技大学 | 具有多器件同步复位识别校正功能的多通道并行采集系统 |
CN106444216A (zh) * | 2016-08-31 | 2017-02-22 | 上海交通大学 | 多通道光模数转换系统中宽带信号采集通道失配校正方法 |
CN107241098A (zh) * | 2017-05-24 | 2017-10-10 | 东南大学 | 一种异步逐次逼近型模数转换器中比较器的失调校准电路 |
US9813076B1 (en) * | 2016-03-31 | 2017-11-07 | Analog Value Ltd. | Analog to digital converter and a method for analog to digital conversion |
-
2017
- 2017-11-13 CN CN201711115734.4A patent/CN107947793B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996009557A1 (en) * | 1994-09-21 | 1996-03-28 | Ericsson Raynet | Self-calibrating data processors and methods for calibrating same |
US20090002210A1 (en) * | 2007-02-07 | 2009-01-01 | Dyer Kenneth C | Analog correction of a phase-mismatch in high-sample rate time-interleaved analog-to-digital converters |
CN102420613A (zh) * | 2010-09-27 | 2012-04-18 | 上海华魏光纤传感技术有限公司 | 可控触发周期信号的高速高分辨率数字采集器及处理方法 |
CN103460072A (zh) * | 2011-04-05 | 2013-12-18 | 皇家飞利浦有限公司 | 具有改进的时间精度的利用时间数字转换的探测器阵列 |
US20150084800A1 (en) * | 2013-09-24 | 2015-03-26 | Broadcom Corporation | Phase adjustment scheme for time-interleaved adcs |
US9813076B1 (en) * | 2016-03-31 | 2017-11-07 | Analog Value Ltd. | Analog to digital converter and a method for analog to digital conversion |
CN106444216A (zh) * | 2016-08-31 | 2017-02-22 | 上海交通大学 | 多通道光模数转换系统中宽带信号采集通道失配校正方法 |
CN106253902A (zh) * | 2016-09-27 | 2016-12-21 | 电子科技大学 | 具有多器件同步复位识别校正功能的多通道并行采集系统 |
CN107241098A (zh) * | 2017-05-24 | 2017-10-10 | 东南大学 | 一种异步逐次逼近型模数转换器中比较器的失调校准电路 |
Non-Patent Citations (2)
Title |
---|
SHIVANSH CHAUDHARY: "Characterization and calibration techniques for multi-channel phase-coherent systems", 《IEEE INSTRUMENTATION & MEASUREMENT MAGAZINE》 * |
李靖: "超高速时间交织模数转换器的研究与设计", 《中国博士学位论文全文数据库》 * |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109904129A (zh) * | 2019-01-04 | 2019-06-18 | 上海亿算科技有限公司 | 一种芯片散热系统及其制备方法 |
CN110418093A (zh) * | 2019-07-30 | 2019-11-05 | 成都芯通软件有限公司 | 一种hfc放大器多路端口输出一致性校准方法 |
CN110350920A (zh) * | 2019-08-09 | 2019-10-18 | 成都铭科思微电子技术有限责任公司 | 多通道adc系统同步采样的装置及方法 |
CN110350920B (zh) * | 2019-08-09 | 2023-04-07 | 成都铭科思微电子技术有限责任公司 | 多通道adc系统同步采样的装置及方法 |
CN111474522A (zh) * | 2020-04-23 | 2020-07-31 | 西安电子工程研究所 | 一种不同时钟相位同步的补偿电路 |
CN112051426A (zh) * | 2020-08-13 | 2020-12-08 | 中电科仪器仪表有限公司 | 一种高分辨率高速采集电路及方法 |
CN113315493A (zh) * | 2021-04-16 | 2021-08-27 | 深圳市紫光同创电子有限公司 | 时钟校准电路和可编程逻辑芯片 |
CN113315493B (zh) * | 2021-04-16 | 2023-12-19 | 深圳市紫光同创电子有限公司 | 时钟校准电路和可编程逻辑芯片 |
CN114614823A (zh) * | 2022-02-25 | 2022-06-10 | 苏州迅芯微电子有限公司 | 一种芯片时钟同步方法、数据采集卡及数据采集系统 |
Also Published As
Publication number | Publication date |
---|---|
CN107947793B (zh) | 2021-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107947793A (zh) | 一种用于多芯片模数转换器采样相位一致性校准的电路及方法 | |
EP2321662B1 (en) | Tracker circuit and method for automated test equipment systems | |
US20100153896A1 (en) | Real-time critical path margin violation detector, a method of monitoring a path and an ic incorporating the detector or method | |
US7983368B2 (en) | Systems and arrangements for clock and data recovery in communications | |
US20100272216A1 (en) | Apparatus and methods for differential signal receiving | |
KR100319504B1 (ko) | 동기지연회로시스템 | |
KR101710151B1 (ko) | 메모리 디바이스에서 기입 타이밍의 조정 | |
CN109547020A (zh) | 一种具有时钟同步跟踪功能的多路输出信号放大电路 | |
TW200709570A (en) | Phase locked loop circuit and phase locked loop control method | |
US20180180651A1 (en) | System and method for testing network-side harmonic component of motor train unit | |
US20090146722A1 (en) | Systems and Arrangements to Provide Input Offset Voltage Compensation | |
CN105406838B (zh) | 数字倍频电路及修正时钟占空比的方法 | |
US8098786B2 (en) | Reception apparatus | |
US7788573B2 (en) | Fault detection method, test circuit and semiconductor device | |
US20050141294A1 (en) | Method and apparatus for memory data deskewing | |
JPWO2008152695A1 (ja) | 電子装置、電子装置の試験方法 | |
KR102327251B1 (ko) | 위상 보정 기능을 갖는 광 변성기용 머징 장치 | |
US20020184581A1 (en) | Method for testing semiconductor chips and semiconductor device | |
US6507206B1 (en) | Automated prevention of transfer of an unsoaked IC package from a temperature soaking chamber to a testing chamber | |
US8013593B2 (en) | Voltage measuring apparatus for semiconductor integrated circuit and voltage measuring system having the same | |
KR20210153604A (ko) | 스위치 누설 보상 회로들 | |
US20110221488A1 (en) | Interface circuit with damping resistor circuit | |
CN101090307B (zh) | 全数字化无损伤切换装置及方法 | |
JP3202632B2 (ja) | 回路機能検査装置 | |
US20040239376A1 (en) | Continuously retraining sampler and method of use thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A circuit and method for sampling phase consistency calibration of multichip analog-to-digital converter Effective date of registration: 20220120 Granted publication date: 20210226 Pledgee: China Construction Bank Kunshan Branch Pledgor: Suzhou Yunxin Microelectronics Technology Co.,Ltd. Registration number: Y2022320010032 |