KR102327251B1 - 위상 보정 기능을 갖는 광 변성기용 머징 장치 - Google Patents

위상 보정 기능을 갖는 광 변성기용 머징 장치 Download PDF

Info

Publication number
KR102327251B1
KR102327251B1 KR1020200086021A KR20200086021A KR102327251B1 KR 102327251 B1 KR102327251 B1 KR 102327251B1 KR 1020200086021 A KR1020200086021 A KR 1020200086021A KR 20200086021 A KR20200086021 A KR 20200086021A KR 102327251 B1 KR102327251 B1 KR 102327251B1
Authority
KR
South Korea
Prior art keywords
signal
analog
digital converter
delay
digital
Prior art date
Application number
KR1020200086021A
Other languages
English (en)
Inventor
안용호
김선민
박철민
신성식
이남호
문상용
노기환
김남대
심현석
Original Assignee
한국전력공사
주식회사 세니온
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전력공사, 주식회사 세니온 filed Critical 한국전력공사
Priority to KR1020200086021A priority Critical patent/KR102327251B1/ko
Application granted granted Critical
Publication of KR102327251B1 publication Critical patent/KR102327251B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/02—Testing or calibrating of apparatus covered by the other groups of this subclass of auxiliary devices, e.g. of instrument transformers according to prescribed transformation ratio, phase angle, or wattage rating
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16528—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values using digital techniques or performing arithmetic operations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/16—Spectrum analysis; Fourier analysis
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
    • G01R25/04—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents involving adjustment of a phase shifter to produce a predetermined phase difference, e.g. zero difference

Abstract

본 발명은 위상 보정 기능을 갖는 광 변성기용 머징 장치의 제어 방법에 관한 것으로, 위상 보정 기능을 갖는 광 변성기용 머징 장치의 제어 방법에 있어서, 아날로그 디지털 변환기 제어부가 디지털 PLL에서 출력하는 PPS신호와 동기클럭을 받아 상시 동작하며, 위상 보정을 위한 지연시간이 적용되지 않은 아날로그 디지털 변환기 제어 신호를 출력하는 단계; 신호 지연부가 디지털 변환기 제어 신호가 입력되면 동작하고, PPS 신호의 상승 에지가 감지되면, 상기 신호지연부가 메모리에 저장되어 있는 지연시간 설정값을 취득하여, 지연시간을 타이머에 새로운 설정값으로 기록하는 단계; 상기 PPS신호의 상승 에지(Edge)가 검출되지 않으면, 상기 신호 지연부가 이전의 설정값으로 지연시간이 설정된 타이머를 기동하는 단계; 및 상기 타이머가 종료되면, 상기 신호 지연부가 아날로그 디지털 변환기 제어 신호를 출력하는 단계;를 포함한다.

Description

위상 보정 기능을 갖는 광 변성기용 머징 장치{MERGING UNIT FOR OPTICAL INSTRUMENT TRANSFORMER WITH THE FUNCTION OF PHASE COMPENSATION}
본 발명은 위상 보정 기능을 갖는 광 변성기용 머징 장치 및 그 제어 방법에 관한 것으로, 보다 상세하게는 위상각 지연 또는 위상각 차를 시간으로 환산하여 샘플링 시점을 조정함으로써 위상각 지연 또는 위상각 차를 보정할 수 있도록 하는, 위상 보정 기능을 갖는 광 변성기용 머징 장치 및 그 제어 방법에 관한 것이다.
일반적으로 머징 장치는 입력되는 광 변성기로부터 출력되는 아날로그 전압/전류 신호를 디지털 값으로 변환하여 IEC 61850 Sampled Value 형태로 구성하여 송신하는 장치로서, 가능하면 머징 장치에 입력되는 신호 대비 오차 없는 결과값을 생성해야 한다.
그러나 머징 장치 내부적 요인으로 인해 머징 장치에 입력되는 전압 및 전류 신호와 머징 장치의 출력값 간에는 일정 수준의 위상각 지연이 발생하게 된다.
이러한 위상각 지연의 원인은 아래와 같다.
① 머징 장치 내부 계측 회로에 사용되는 각종 수동소자의 특성 및 오차, 및
② 머징 장치 내부 디지털 회로의 동작을 결정하는 클럭 신호 발생기(크리스털, 오실레이터 등)의 오차이다.
상기와 같은 위상각 지연 원인 중 특히 ① 번에 의해 단일 머징 장치 내에서 복수 개의 아날로그 신호를 처리하는 경우에 각 신호 간에 위상각 오차가 유발되며, ①번 및 ②번 원인에 의해 복수 개의 머징 장치 간에도 위상각 오차가 발생한다.
도 1은 종래의 머징 장치 및 광전압변성기(이하 OVT)와 광변류기(이하 OCT)를 포함한 계측 시스템에서 발생하는 위상각 지연을 설명하기 위하여 보인 예시도로서, 여기서 아날로그 입력 회로는 머징 장치 내부의 계측 회로를 나타낸다.
도 1에 도시된 바와 같이, 계측 시스템으로 입력되는 최초의 신호(이하 '원신호'라 칭함)는 OVT 및 OCT를 통과하게 되는데, 이 과정에서 위상각 지연이 발생한다.
상기 OVT(광전압변성기)와 OCT(광변류기)를 거친 후에는 디지털화를 위해 머징 장치로 입력되어 아날로그 입력회로를 통과하게 되는데, 이 과정에서 또 한 번 위상각 지연이 발생하게 된다.
상기 위상각 지연, 즉 OVT/OCT와 머징 장치로 인해 발생하는 전압 및 전류 신호의 전체적인 위상각 지연, 및 하나의 머징 장치 내에서의 위상각 오차, 그리고 다수 머징 장치간의 위상각 오차는 보호계전기의 부정확한 보호 동작을 유발할 수 있기 때문에, 가능한 한 위상각 오차를 보정할 수 있는 방법 및 장치가 필요하다.
도 2는 종래의 전력 설비 보호를 위한 계전기(또는 IED)가 보호 대상의 전압 및 전류를 측정하기 위한 간단한 연결 구성을 보인 예시도이다.
도 2에 도시된 바와 같이, 종래에는 전력 설비에 설치된 변류기(CT)를 통하여 변환된 전류 신호를 계전기 내부에 내장된 아날로그 입력 회로를 통해 입력받은 전류 정보를 디지털 정보로 변환된 전류 정보를 이용한다.
따라서 계전기(IED)의 내부 지연, 및 응답 특성 등은 제조사에서의 개발 및 제작 과정에서 사전에 확인할 수 있고 보정될 수 있다.
도 3은 종래의 풀 디지털(Full Digital) 변전소의 간단한 연결 구성을 보인 예시도이다.
도 3에 도시된 바와 같이, 상기 Full Digital 변전소는 머징 장치가 전력 설비에 설치된 광변류기(OCT)를 통해 변환된 전력계통의 전류 신호를 측정하고, IEC 61850에서 정의하는 표본값(Sampled Value) 형태로 계측 결과를 네트워크로 출력한다. 이 때 상기 계전기(IED)는 네트워크를 통해 머징 장치가 출력한 Sampled Value에서 전력계통의 전류 정보를 취득하고 보호 동작을 수행한다.
이 때 상기 Full Digital 변전소 구성 시, 각 기기 간 프로토콜은 IEC 61850 프로토콜을 사용하며, 기기 간 상호 운용성을 목표로 하고 있기 때문에 IEC 61850 프로토콜을 준수해야 하는 머징 장치와 계전기(IED)를 포함하는 모든 기기 간 정보 교환에는 문제가 없어야 한다.
따라서 표준 프로토콜을 따르는 기기이면 제조사에 관계없이 설치 운영될 수 있다.
따라서 상기 도 2 및 도 3에 도시된 바와 같이, 종래에는 단일의 전력 설비를 보호하기 위한 보호시스템 구성 시 전력설비를 제외하면, 단일 제조사에서 개발되거나 제작된 계전기(IED)를 이용하므로 계측 오차의 유발 요인이 적다. 하지만 최근의 Full Digital 변전소에서의 보호시스템 구성에는 오차를 유발시키는 요인이 상대적으로 많아지고 있고 또한 오차의 형태도 다양해지고 있다.
상기와 같이 발생할 수 있는 오차는 아래와 같이 크게 2가지로 구분된다.
① 신호의 크기 오차, 및
② 신호의 위상 지연 오차이다.
상기 ① 신호의 크기 오차는 아날로그 신호를 디지털 정보로 변환하는 과정에서 특정 상수를 곱하는 수준에서 간단히 보정할 수 있다.
하지만 상기 ② 신호의 위상 지연 오차는 소프트웨어 알고리즘에 의한 복잡한 신호 처리 과정을 거쳐야 하기 때문에 이 과정(소프트웨어 알고리즘에 의한 복잡한 신호 처리 과정)에서 프로세싱 지연시간이 발생하게 되고, 이 때 발생한 프로세싱 지연시간은 최종적으로 계전기의 동작 지연으로 이어지게 된다.
따라서 더욱 단순하고 효과적인 위상 지연 오차의 보정 기능이 필요한 상황이다.
본 발명의 배경기술은 대한민국 공개특허 10-2014-0113216호(2014.09.24. 공개, 위상-디지털 컨버터를 이용한 디지털 위상 동기 루프 회로, 그 동작 방법 및 이를 포함하는 장치)에 개시되어 있다.
본 발명의 일 측면에 따르면, 본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 위상각 지연 또는 위상각 차를 시간으로 환산하여 샘플링 시점을 조정함으로써 위상각 지연 또는 위상각 차를 보정할 수 있도록 하는, 위상 보정 기능을 갖는 광 변성기용 머징 장치 및 그 제어 방법을 제공하는 데 그 목적이 있다.
본 발명의 일 측면에 따른 위상 보정 기능을 갖는 광 변성기용 머징 장치는, 아날로그 신호를 입력받는 아날로그 입력부; 아날로그 신호를 디지털 정보로 변환하는 아날로그 디지털 변환기; 아날로그 디지털 변환기를 제어하기 위한 제어신호를 생성하는 아날로그 디지털 변환기 제어부; 아날로그 디지털 변환 시점을 동기 시킬 때 필요한 절대 시각에 동기된 동기신호를 입력받아 머징 장치 내부에서 사용할 수 있도록 변환한 동기신호를 출력하는 동기신호 수신부; 머징 장치 내부에서 사용할 기본 동작클럭을 발생하는 클럭 발생기; 상기 동기신호와 동작클럭을 입력받아 동기된 PPS(Pulse Per Seconds)신호와 상기 아날로그 디지털 변환기 제어부의 동작에 필요한 동기클럭 신호를 생성하는 디지털 PLL(Phase Lock Loop); 상기 아날로그 입력부를 통해 입력된 아날로그 신호의 변환 결과를 1사이클 주기로 버퍼링하고, 지정된 소프트웨어 알고리즘을 통해 신호의 크기 및 위상을 계산하며, 상기 계산된 위상각으로 상기 아날로그 디지털 변환기의 변환 시점을 지연시킬 지연시간을 계산하여 메모리에 저장하는 위상각 측정부; 및 상기 위상각 측정부가 메모리에 저장한 지연시간을 이용하여 PPS신호가 발생될 때 해당하는 지연시간을 취득하며, 상기 아날로그 디지털 변환기 제어부에서 출력되는 변환 시작신호를 지연시켜 상기 아날로그 디지털 변환기의 제어를 위한 제어 신호를 출력하는 신호 지연부;를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 아날로그 디지털 변환기는, 상기 아날로그 디지털 변환기가 복수개로 구성될 경우, 이에 대응하는 신호 지연부도 복수개로 구성되는 것을 특징으로 한다.
본 발명에 있어서, 상기 아날로그 입력부는, 내부적으로 아날로그 신호의 왜란을 제거하기 위한 노이즈 필터, 신호를 증폭하기 위한 증폭기, 및 써지성 노이즈로부터 머징 장치를 보호하기 위한 보호회로를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 디지털 PLL은, 동기신호가 수신되지 않아도 자체적으로 PPS신호와 동기클럭을 생성하도록 구현된 것을 특징으로 한다.
본 발명의 다른 측면에 따른 위상 보정 기능을 갖는 광 변성기용 머징 장치의 제어 방법은, 아날로그 디지털 변환기 제어부가 디지털 PLL에서 출력하는 PPS신호와 동기클럭을 받아 상시 동작하며, 위상 보정을 위한 지연시간이 적용되지 않은 아날로그 디지털 변환기 제어 신호를 출력하는 단계; 신호 지연부가 디지털 변환기 제어 신호가 입력되면 동작하고, PPS 신호의 상승 에지가 감지되면, 상기 신호지연부가 메모리에 저장되어 있는 지연시간 설정값을 취득하여, 지연시간을 타이머에 새로운 설정값으로 기록하는 단계; 상기 PPS신호의 상승 에지(Edge)가 검출되지 않으면, 상기 신호 지연부가 이전의 설정값으로 지연시간이 설정된 타이머를 기동하는 단계; 및 상기 타이머가 종료되면, 상기 신호 지연부가 아날로그 디지털 변환기 제어 신호를 출력하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 신호 지연부가 아날로그 디지털 변환기 제어 신호를 출력하는 단계 이후, 위상각 측정부가 아날로그 디지털 변환기의 변환 동작이 완료될 때까지 대기하는 단계; 및 상기 아날로그 디지털 변환기의 변환 동작이 완료되면, 상기 위상각 측정부가 아날로그 디지털 변환결과를 취득하여 정해진 임시 메모리에 버퍼링하는 단계;를 더 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 PPS 신호의 상승 에지가 감지된 경우, 최초의 아날로그 디지털 변환 결과가 버퍼링 완료되면, 위상각 측정부가 각 아날로그 입력 채널에 입력되는 신호의 크기와 위상을 계산하고, 이를 바탕으로 각 아날로그 입력 채널별 위상각 차를 계산하며, 또한 각 아날로그 입력 채널별 지연시간을 계산하고, 상기 계산된 아날로그 입력 채널별 지연시간을 메모리에 기록하는 단계; 및 상기 PPS신호의 상승 에지가 감지되지 않을 경우, 최초의 아날로그 디지털 변환 결과가 버퍼링 완료되면, 상기 위상각 측정부가 각 아날로그 입력 채널에 입력되는 신호의 크기와 위상을 계산하여, 상기 계산된 신호의 크기 및 위상 정보를 사용자가 모니터링 할 수 있도록 제공하는 단계;를 더 포함하는 것을 특징으로 한다.
본 발명의 일 측면에 따르면, 본 발명은 위상각 지연 또는 위상각 차를 시간으로 환산하여 샘플링 시점을 조정함으로써 위상각 지연 또는 위상각 차를 보정할 수 있도록 한다.
도 1은 종래의 머징 장치 및 광전압변성기와 광변류기를 포함한 계측 시스템에서 발생하는 위상각 지연을 설명하기 위하여 보인 예시도.
도 2는 종래의 전력 설비 보호를 위한 계전기가 보호 대상의 전압 및 전류를 측정하기 위한 간단한 연결 구성을 보인 예시도.
도 3은 종래의 풀 디지털(Full Digital) 변전소의 간단한 연결 구성을 보인 예시도.
도 4는 본 발명의 일 실시예에 따른 위상 보정 개념을 설명하기 위한 예시도.
도 5는 본 발명의 일 실시예에 따른 위상차 측정 장치의 개략적인 구성을 보인 예시도.
도 6은 본 발명의 일실시예에 따른 머징 장치 내부의 아날로그 디지털 변환기에 입력되는 신호를 바로 아날로그 디지털 변환하는 과정을 설명하기 위하여 보인 예시도.
도 7은 본 발명의 일 실시예에 따른 머징 장치 내부의 아날로그 디지털 변환기에 입력되는 신호를 위상 지연 시간(t)만큼 지연시키고 변환할 때 지연된 위상이 보정되는 과정을 설명하기 위하여 보인 예시도.
도 8은 본 발명의 일 실시예에 따른 위상 보정 기능을 갖는 광 변성기용 머징 장치의 개략적인 구성을 보인 예시도.
도 9는 상기 도 8에 있어서, 동기신호를 보인 예시도.
도 10은 상기 도 8에 있어서, 동기신호, 동작클럭, PPS신호, 및 동기클럭의 신호 파형을 보인 예시도.
도 11은 상기 도 8에 있어서, 아날로그 디지털 변환기 제어부의 입출력 관계를 나타낸 신호 파형 예시도.
도 12는 상기 도 8에 있어서, 신호 지연부의 입출력 관계를 나타낸 신호 파형 예시도.
도 13 및 도 14는 본 발명의 일 실시예에 따른 위상 보정 기능을 갖는 광 변성기용 머징 장치의 제어 방법을 설명하기 위한 흐름도.
이하, 첨부된 도면을 참조하여 본 발명에 따른 위상 보정 기능을 갖는 광 변성기용 머징 장치 및 그 제어 방법의 일 실시예를 설명한다.
이 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 4는 본 발명의 일 실시예에 따른 위상 보정 개념을 설명하기 위한 예시도이다.
도 4를 참조하여, 두 신호간의 위상차를 보정하기 위하여, 각 신호의 아날로그 디지털(A/D) 변환 시점을 조정하여 위상을 보정하는 방법에 대한 개념을 설명한다.
도 4에 도시된 바와 같이, 제1 신호(예 : 점선 신호)에 대해 위상각 지연이 발생하여 제2 신호(예 : 실선 신호)와 위상각 차가 발생한 경우에, 위상각 차가 있는 제1,2 신호를 동일 시점에 A/D 변환시키면, [위상 보정 전] 도면과 같이 두 신호 간 위상각 차가 있는 A/D 결과를 취득하게 된다.
하지만 제1 신호(예 : 점선 신호)의 A/D 변환 시점을 두 신호의 위상각 차에 해당하는 시간만큼 지연시키면 [위상 보정 후] 도면과 같이 제1,2 신호의 위상각 차를 보정할 수 있게 된다.
상기와 같이 위상각 차를 보정하기 위해서는 위상각 지연 및 위상각 차를 측정하는 방법이 필요하다.
상기 위상각 지연 및 위상각 차를 측정하는 방법은 다음 표1과 같은 세 가지 경우로 구분할 수 있다.
No 조건 측정 가능 요소
1 GPS(1PPS)와 같은 절대 기준에 맞춰서 전압 및 전류 신호가 발생되고, 그 신호를 OVT 및 OCT에 입력하는 경우 OVT 및 OCT와 머징 장치를 포함하는 계측 시스템에서 발생하는 위상각 지연 및 전압 및 전류 계측 회로별 위상각 차를 측정할 수 있음
2 GPS(1PPS)와 같은 절대 기준에 맞춰서 전압 및 전류 신호가 발생되고 그 신호를 머징 장치에 입력하는 경우 머징 장치 내에서 발생하는 위상각 지연 및 전압 및 전류 계측 회로별 위상각 차를 측정할 수 있음
3 절대 기준 없이 전압 및 전류 신호가 발생되는 경우 전압 및 전류 계측 회로별 위상각 차를 측정할 수 있음
도 5는 본 발명의 일 실시예에 따른 위상차 측정 장치의 개략적인 구성을 보인 예시도이다. 도 5의 (a) 내지 (c)는 상기 표1의 각 위상차 측정 방법에 대응하는 장치의 구성을 보인 예시도이다.
도 5의 (a)는 표1의 1번 방법에 대응하는 위상차 측정 장치로서, 절대 기준에 맞춰서 전압 및 전류 원신호가 발생되므로, 특정 시점에서 상기 발생되는 신호의 위상각을 알 수 있다. 그리고 같은 시점을 기준으로 머징 장치가 생성한 결과값에 대해 위상각을 계산하면 결국 머징 장치가 생성한 신호에서 원래의 신호 대비 얼마만큼의 위상각 지연이 발생했는지 계산할 수 있다.
다만, 여기에서 계산한 위상각 지연은 위상차 측정에 사용한 ‘OVT/OCT + 머징 장치‘ 세트에 대해 측정된 것으로서, 개별 구성 요소에 대한 것은 아니다.
따라서 머징 장치라는 개별 요소에서 유발되는 위상각 지연을 측정하기 위해서는 표1의 2번의 조건을 사용할 필요가 있다. 표2의 2번 조건을 사용하면 표2의 1번 방법을 이용하여 머징 장치에서 유발되는 위상각 지연을 계산할 수 있다.
만약 표1의 3번 조건처럼 “절대 기준에 맞춰 전압 및 전류 신호를 생성할 수 있는 방법”이 없는 경우에는 특정 시점에서 발생 신호의 위상각을 알 수 없기 때문에, 머징 장치 등의 계측 시스템으로 인한 위상각 지연을 계산할 수 있는 방법은 없다. 그렇지만 전압 및 전류 계측 채널별로 위상각을 계산하면, 어느 한 채널을 기준으로 한 다른 채널의 위상각 차는 계산할 수 있기 때문에, 전압을 기준으로 한 전류 신호의 위상각 차를 계산할 수 있다.
도 6은 본 발명의 일실시예에 따른 머징 장치 내부의 아날로그 디지털 변환기에 입력되는 신호를 바로 아날로그 디지털 변환하는 과정을 설명하기 위하여 보인 예시도이다.
도 6을 참조하면, 어떠한 위상 지연도 포함되지 않은 원신호(즉, 계통 전압 및 전류 신호)는 특정 시간(t)(예 : 계통 전압 및 전류 신호(전압/전류 신호)와 머징 장치 내부 ADC에 입력되는 신호와의 시간차)만큼 모든 위상 지연 요소가 포함되어 머징 장치의 내부 아날로그 디지털 변환기에 입력된다. 이렇게 지연된 신호를 아날로그 디지털 변환을 실행하여 취득한 변환 결과는 모든 위상 지연이 포함되어 있고, 원신호의 변환 결과(예 : 이상적인 아날로그 디지털 변환 결과)와 서로 다른 결과를 나타내게 된다.
예컨대 상술한 어느 한 방법으로 측정한 위상각 지연을 θ라고 했을 때, θ와 t의 관계는 아래의 수학식 1과 같다.
Figure 112020072383065-pat00001
따라서 지연 시간(t)을 측정하고, 이 지연 시간(t)만큼 아날로그 디지털 변환 작업을 지연시킬 수 있으면, 원신호에 근사한 변환 결과를 취득할 수 있다.
도 7은 본 발명의 일 실시예에 따른 머징 장치 내부의 아날로그 디지털 변환기에 입력되는 신호를 위상 지연 시간(t)만큼 지연시키고 변환할 때 지연된 위상이 보정되는 과정을 설명하기 위하여 보인 예시도이다.
도 7을 참조하면, 원신호인 계통의 전압 및 전류 신호(전압/전류 신호)와 머징 장치의 출력 신호의 위상 지연 시간(t)(즉, 계통 전압 및 전류 신호와 머징 장치 내부 ADC에 입력되는 신호와의 시간차)만큼 아날로그 디지털 변환 시점을 지연시켜 변환을 실행하면 원신호에 근사한 아날로그 디지털 변환 결과(즉, 위상 지연이 보정된 아날로그 디지털 변환 결과)를 기대할 수 있다.
도 8은 본 발명의 일 실시예에 따른 위상 보정 기능을 갖는 광 변성기용 머징 장치의 개략적인 구성을 보인 예시도로서, 상기 도 4 내지 도 7을 참조하여 설명한 위상차(또는 위상 지연)를 보정하기 위한 방법을 구현하는 장치이다.
도 8에 도시된 바와 같이, 본 실시예에 따른 위상 보정 기능을 갖는 광 변성기용 머징 장치는, 동기신호 수신부(110), 클럭 발생기(120), 디지털 PLL(Phase Lock Loop)(130), 아날로그 디지털 변환기 제어부(140), 위상각 측정부(150), 메모리(160), 신호 지연부(170, 171), 아날로그 디지털 변환기(180, 181), 및 아날로그 입력부(190, 191)를 포함한다.
상기 동기신호 수신부(110)는 아날로그 디지털 변환 시점을 동기 시킬 때 필요한 동기신호를 입력받아 머징 장치 내부에서 사용할 수 있도록 변환한 동기신호(①)를 출력한다(도 9 참조).
도 9는 상기 도 8에 있어서, 동기신호를 보인 예시도로서, 상기 동기신호 수신부(110)가 출력하는 동기신호는, 절대 시각에 동기되어 지정된 시간(예 : 1초)에 1회 발생하는 신호이며, 머징 장치 외부에 별도로 설치되는 GPS 수신기 또는 시각동기 장치 등에 의해 생성된다.
상기 클럭 발생기(120)는 머징 장치 내부에서 사용할 기본 동작클럭(⑤)을 발생한다.
상기 디지털 PLL(130)은 상기 동기신호(①, 1Hz)와 상기 클럭 발생기(120)에서 출력되는 고주파수(예 : 수십 MHz) 동작클럭(⑤, 수십 MHz)을 입력받아 높은 정밀도로 동기된 PPS(Pulse Per Seconds)신호(②, 1Hz)와 아날로그 디지털 변환기 제어부(140)의 동작에 필요한 동기클럭(⑥, 수 MHz) 신호를 생성한다(도 10 참조).
도 10은 상기 도 8에 있어서, 동기신호, 동작클럭, PPS신호, 및 동기클럭의 신호 파형을 보인 예시도이다.
또한 상기 디지털 PLL(130)은 동기신호(①, 1Hz)가 수신되지 않아도 자체적으로 PPS신호(②)와 동기클럭(⑥)을 생성하도록 구현하여 동기신호(①, 1Hz)가 수신되지 않는 상황에서도 정상 동작이 가능하다.
상기 아날로그 디지털 변환기 제어부(140)는 아날로그 디지털 변환기를 제어하기 위한 제어신호(③)를 생성한다(도 11 참조).
도 11은 상기 도 8에 있어서, 아날로그 디지털 변환기 제어부의 입출력 관계를 나타낸 신호 파형 예시도이다.
상기 아날로그 디지털 변환기 제어부(140)는 PPS(Pulse Per Seconds)신호(②, 1Hz)와 동기클럭(⑥)을 입력받아 머징 장치의 동작에 필요한 아날로그 디지털 변환기의 동작을 위한 신호를 생성하는데, 도 11에는 상기 아날로그 디지털 변환기의 동작을 위한 신호 중 아날로그 디지털 변환기를 동작시키는 변환 시작신호(③)가 도시되어 있다. 이 때 아날로그 디지털 변환기의 각종 제어 신호는 PPS신호(②)에 동기되어 생성된다.
상기 위상각 측정부(150)는 각 아날로그 입력부(190, 191)를 통해 입력된 아날로그 신호(예 : 계통 전압 및 전류)의 변환 결과를 1사이클(예 : 60Hz 또는 50Hz 신호의 1주기) 버퍼링한다. 그리고 지정된 소프트웨어 알고리즘(DFT, 이산 퓨리에 변환)을 통해 크기 및 위상을 계산한다.
상기 계산된 위상각으로 각 아날로그 디지털 변환기(180, 181)의 변환 시점을 지연시킬 지연시간(⑨)을 계산하고 메모리(160)에 저장한다.
상기 메모리(160)는 위상 보정을 위한 지연시간(⑨)이 임시 저장된다.
상기 신호 지연부(170, 171)는 아날로그 디지털 변환기(180, 181)와 대응되도록 구성되며, 개별적으로 동작할 수 있다.
상기 신호 지연부(170, 171)는 상기 위상각 측정부(150)가 메모리(160)에 기록한 지연시간(⑨)을 이용하여 PPS신호(②)가 발생될 때 각 신호 지연부(170)에 해당하는 지연시간(⑧, ⑩)을 취득한다.
이에 따라 상기 신호 지연부(170, 171)는 아날로그 디지털 변환기 제어부(140)에서 출력되는 변환 시작신호(③)를 지연시켜 각각의 아날로그 디지털 변환기(180, 181)의 제어를 위한 제어 신호(④, ⑪)를 출력한다(도 12 참조).
도 12는 상기 도 8에 있어서, 신호 지연부의 입출력 관계를 나타낸 신호 파형 예시도이다.
상기 아날로그 디지털 변환기(180, 181)는 아날로그 신호를 디지털 정보로 변환하며, 복수개로 구성될 수 있다.
상기 아날로그 입력부(190, 191)는 아날로그 신호를 입력받으며, 내부적으로 아날로그 신호의 왜란을 제거하기 위한 노이즈 필터, 신호를 증폭하기 위한 증폭기, 써지성 노이즈로부터 머징 장치를 보호하기 위한 보호회로를 포함한다.
도 13 및 도 14는 본 발명의 일 실시예에 따른 위상 보정 기능을 갖는 광 변성기용 머징 장치의 제어 방법을 설명하기 위한 흐름도이다.
도 13을 참조하면, 아날로그 디지털 변환기 제어부(140)는 디지털 PLL(130)에서 출력하는 PPS신호(②)와 동기클럭(⑥)을 받아 상시 동작하며, 위상 보정을 위한 지연시간이 적용되지 않은 아날로그 디지털 변환기 제어 신호(③)를 출력한다(S101).
상기 신호 지연부(170, 171)는 디지털 변환기 제어 신호(③)가 입력되면 동작하고, 상기 신호지연부(170, 171)는 PPS 신호(②)의 상승 에지(Edge)가 감지되면(S102의 예), 메모리(160)에 저장되어 있는 지연시간(⑧, ⑩) 설정값을 취득하여(S103) 지연시간을 타이머(또는 지연 타이머)에 새로운 설정값으로 기록한다(S104).
하지만, PPS신호(②)의 상승 에지(Edge)가 검출되지 않으면(S102의 아니오), 이전의 설정값으로 지연시간이 설정된 타이머가 기동된다(S105). 그리고 지연 타이머가 종료되면(S106의 예) 아날로그 디지털 변환기 제어 신호를 출력하여(S107) 아날로그 디지털 변환기(180, 181)가 실행될 수 있도록 한다.
또한 상기 위상각 측정부(150)는 크게 두 부분으로 나뉘어 동작한다(도 13, 도 14 참조).
첫째, 도 13을 참조하면, 상기 위상각 측정부(150)는 아날로그 디지털 변환기(180, 181)의 변환 동작이 완료될 때까지 대기하고 있다가 변환 동작이 완료되면(S108의 예), 아날로그 디지털 변환결과(⑮)를 취득하고, 그 변환결과를 정해진 임시 메모리에 버퍼링한다(S110, S111).
둘째, 도 14를 참조하면, 상기 위상각 측정부(150)는 절대시각에 동기된 시점에 입력신호의 위상을 계측하기 위하여, PPS신호(②)의 상승 에지(Edge)가 감지된 후(S201의 예), 최초의 아날로그 디지털 변환 결과가 버퍼링 완료되면(S202의 예), 각 아날로그 입력 채널에 입력되는 신호의 크기와 위상을 계산하고(S203), 이를 바탕으로 각 아날로그 입력 채널별 위상각 차를 계산하고(S204), 또한 각 아날로그 입력 채널별 지연시간을 계산하고(S205), 상기 계산된 아날로그 입력 채널별 지연시간(⑨)을 메모리에 기록한다(S206).
하지만 PPS신호(②)의 상승 에지(Edge)가 감지되지 않을 경우(S201의 아니오), 최초의 아날로그 디지털 변환 결과가 버퍼링 완료되면(S207의 예), 각 아날로그 입력 채널에 입력되는 신호의 크기와 위상을 계산하여(S208), 상기 계산된 신호의 크기 및 위상 정보를 사용자가 모니터링 할 수 있도록 제공한다.
본 실시예는 위상 지연 오차를 보정하기 위하여 아날로그 신호(즉, 전압 및 전류 신호)를 디지털화하기 위해 사용되는 아날로그 디지털변환기(ADC)의 변환 시점을 정밀하게 조정하는 방법에 관한 것으로서, 기존의 소프트웨어 알고리즘에 의한 보정 방법 대비 구조가 간단하여, 보상 알고리즘을 수행하기 위한 프로세싱 시간이 최소화되는 효과가 있다. 따라서 프로세서의 부담이 감소되며, 그만큼 다른 기능을 처리하는데 충분한 시간을 확보할 수 있는 효과가 있다.
또한 본 실시예는 아날로그 신호를 수치화하는 과정에서 필연적으로 발생하는 하드웨어 및 소프트웨어 지연으로 인해 왜곡되는 신호를 원신호 상태로 복구시킬 수 있는 효과가 있으며, 이러한 보정 기능을 통해 계측 후단에 더 정확하고 명확한 데이터를 전달할 수 있으며, 계산 부하를 줄여 기기의 동작 속도 향상에 도움을 줄 수 있으므로, 광변성기의 신호처리 속도 및 신뢰성 보장이 가능한 효과가 있다.
이상으로 본 발명은 도면에 도시된 실시예를 참고로 하여 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술이 속하는 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 기술적 보호범위는 아래의 특허청구범위에 의해서 정하여져야 할 것이다. 또한 본 명세서에서 설명된 구현은, 예컨대, 방법 또는 프로세스, 장치, 소프트웨어 프로그램, 데이터 스트림 또는 신호로 구현될 수 있다. 단일 형태의 구현의 맥락에서만 논의(예컨대, 방법으로서만 논의)되었더라도, 논의된 특징의 구현은 또한 다른 형태(예컨대, 장치 또는 프로그램)로도 구현될 수 있다. 장치는 적절한 하드웨어, 소프트웨어 및 펌웨어 등으로 구현될 수 있다. 방법은, 예컨대, 컴퓨터, 마이크로프로세서, 집적 회로 또는 프로그래밍 가능한 로직 디바이스 등을 포함하는 프로세싱 디바이스를 일반적으로 지칭하는 프로세서 등과 같은 장치에서 구현될 수 있다. 프로세서는 또한 최종-사용자 사이에 정보의 통신을 용이하게 하는 컴퓨터, 셀 폰, 휴대용/개인용 정보 단말기(personal digital assistant: "PDA") 및 다른 디바이스 등과 같은 통신 디바이스를 포함한다.
110 : 동기신호 수신부
120 : 클럭 발생기
130 : 디지털 PLL(Phase Lock Loop)
140 : 아날로그 디지털 변환기 제어부
150 : 위상각 측정부
160 : 메모리
170, 171 : 신호 지연부
180, 181 : 아날로그 디지털 변환기
190, 191 : 아날로그 입력부

Claims (7)

  1. 아날로그 신호를 입력받는 아날로그 입력부;
    아날로그 신호를 디지털 정보로 변환하는 아날로그 디지털 변환기;
    아날로그 디지털 변환기를 제어하기 위한 제어신호를 생성하는 아날로그 디지털 변환기 제어부;
    아날로그 디지털 변환 시점을 동기 시킬 때 필요한 절대 시각에 동기된 동기신호를 입력받아 머징 장치 내부에서 사용할 수 있도록 변환한 동기신호를 출력하는 동기신호 수신부;
    머징 장치 내부에서 사용할 기본 동작클럭을 발생하는 클럭 발생기;
    상기 변환한 동기신호와 동작클럭을 입력받아 동기된 PPS(Pulse Per Seconds)신호와 상기 아날로그 디지털 변환기 제어부의 동작에 필요한 동기클럭 신호를 생성하는 디지털 PLL(Phase Lock Loop);
    상기 아날로그 입력부를 통해 입력된 아날로그 신호의 변환 결과를 1사이클 주기로 버퍼링하고, 지정된 소프트웨어 알고리즘을 통해 신호의 크기 및 위상을 계산하며, 상기 계산된 위상각으로 상기 아날로그 디지털 변환기의 변환 시점을 지연시킬 지연시간을 계산하여 메모리에 저장하는 위상각 측정부; 및
    상기 위상각 측정부가 메모리에 저장한 지연시간을 이용하여 PPS신호가 발생될 때 해당하는 지연시간을 취득하며, 상기 아날로그 디지털 변환기 제어부에서 출력되는 변환 시작신호를 지연시켜 상기 아날로그 디지털 변환기의 제어를 위한 제어 신호를 출력하는 신호 지연부;를 포함하되,
    상기 디지털 PLL은,
    1Hz의 상기 동기신호와 상기 클럭 발생기에서 출력되는 수십 MHz의 고주파수 동작클럭을 입력받아 이에 동기된 1Hz의 PPS 신호와 상기 아날로그 디지털 변환기 제어부의 동작에 필요한 수 MHz의 동기클럭 신호를 생성하며,
    또한 상기 디지털 PLL은,
    1Hz의 상기 동기신호가 수신되지 않을 경우 자체적으로 PPS신호와 동기클럭을 생성하는 것을 특징으로 하며,
    상기 아날로그 입력부를 통해 입력받는 아날로그 신호는,
    계통 전압 및 전류를 포함하고,
    상기 아날로그 디지털 변환기 제어부는,
    디지털 PLL에서 출력하는 PPS신호와 동기클럭을 받아 상시 동작하며, 위상 보정을 위한 지연시간이 적용되지 않은 아날로그 디지털 변환기 제어 신호를 출력하고,
    상기 신호 지연부는,
    아날로그 디지털 변환기 제어 신호가 입력되면 동작하고, PPS 신호의 상승 에지가 감지되면, 상기 신호 지연부가 메모리에 저장되어 있는 지연시간 설정값을 취득하여, 지연시간을 타이머에 새로운 설정값으로 기록하고, 상기 PPS 신호의 상승 에지(Edge)가 검출되지 않으면, 상기 신호 지연부가 이전의 설정값으로 지연시간이 설정된 타이머를 기동하며, 상기 타이머가 종료되면, 아날로그 디지털 변환기 제어 신호를 출력하며,
    상기 아날로그 입력부는,
    내부적으로 아날로그 신호의 왜란을 제거하기 위한 노이즈 필터, 신호를 증폭하기 위한 증폭기, 및 써지성 노이즈로부터 머징 장치를 보호하기 위한 보호회로를 포함하고,
    상기 아날로그 디지털 변환기 제어부는,
    1Hz의 PPS 신호와 동기클럭을 입력받아 머징 장치의 동작에 필요한 아날로그 디지털 변환기의 동작을 위한 신호를 생성하며,
    상기 신호 지연부가 아날로그 디지털 변환기 제어 신호를 출력한 후, 상기 위상각 측정부가 아날로그 디지털 변환기의 변환 동작이 완료될 때까지 대기하며,
    상기 아날로그 디지털 변환기의 변환 동작이 완료되면, 상기 위상각 측정부가 아날로그 디지털 변환결과를 취득하여 정해진 임시 메모리에 버퍼링하며, 또한
    상기 PPS 신호의 상승 에지가 감지된 경우,
    최초의 아날로그 디지털 변환 결과가 버퍼링 완료되면, 상기 위상각 측정부가 각 아날로그 입력 채널에 입력되는 신호의 크기와 위상을 계산하고, 이를 바탕으로 각 아날로그 입력 채널별 위상각 차를 계산하며, 또한 각 아날로그 입력 채널별 지연시간을 계산하고, 상기 계산된 아날로그 입력 채널별 지연시간을 메모리에 기록하며,
    상기 PPS신호의 상승 에지가 감지되지 않을 경우,
    최초의 아날로그 디지털 변환 결과가 버퍼링 완료되면, 상기 위상각 측정부가 각 아날로그 입력 채널에 입력되는 신호의 크기와 위상을 계산하여, 상기 계산된 신호의 크기 및 위상 정보를 사용자가 모니터링 할 수 있도록 제공하는 것을 특징으로 하는 위상 보정 기능을 갖는 광 변성기용 머징 장치.
  2. 제 1항에 있어서, 상기 아날로그 디지털 변환기는,
    상기 아날로그 디지털 변환기가 복수개로 구성될 경우, 이에 대응하는 신호 지연부도 복수개로 구성되는 것을 특징으로 하는 위상 보정 기능을 갖는 광 변성기용 머징 장치.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
KR1020200086021A 2020-07-13 2020-07-13 위상 보정 기능을 갖는 광 변성기용 머징 장치 KR102327251B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200086021A KR102327251B1 (ko) 2020-07-13 2020-07-13 위상 보정 기능을 갖는 광 변성기용 머징 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200086021A KR102327251B1 (ko) 2020-07-13 2020-07-13 위상 보정 기능을 갖는 광 변성기용 머징 장치

Publications (1)

Publication Number Publication Date
KR102327251B1 true KR102327251B1 (ko) 2021-11-17

Family

ID=78702493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200086021A KR102327251B1 (ko) 2020-07-13 2020-07-13 위상 보정 기능을 갖는 광 변성기용 머징 장치

Country Status (1)

Country Link
KR (1) KR102327251B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023167389A1 (ko) * 2022-03-04 2023-09-07 효성중공업 주식회사 샘플링 주파수 가변제어 시스템

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090072529A (ko) * 2007-12-28 2009-07-02 (주) 에이앤티에스 신호 지연장치
US7634040B1 (en) * 2006-11-06 2009-12-15 Mediatek Inc. Loop latency compensated phase-locked loop
JP2011129182A (ja) * 2009-12-16 2011-06-30 Renesas Electronics Corp クロックデータリカバリー回路およびその動作方法
KR101729136B1 (ko) * 2010-08-19 2017-04-24 삼성전자주식회사 무선통신 시스템에서 디지털 위상 동기 루프 장치 및 방법
KR20190066479A (ko) * 2017-12-05 2019-06-13 한국과학기술원 입력 신호의 도함수에 기초하여 복수의 클록 사이의 스큐를 조절하는 전자 회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7634040B1 (en) * 2006-11-06 2009-12-15 Mediatek Inc. Loop latency compensated phase-locked loop
KR20090072529A (ko) * 2007-12-28 2009-07-02 (주) 에이앤티에스 신호 지연장치
JP2011129182A (ja) * 2009-12-16 2011-06-30 Renesas Electronics Corp クロックデータリカバリー回路およびその動作方法
KR101729136B1 (ko) * 2010-08-19 2017-04-24 삼성전자주식회사 무선통신 시스템에서 디지털 위상 동기 루프 장치 및 방법
KR20190066479A (ko) * 2017-12-05 2019-06-13 한국과학기술원 입력 신호의 도함수에 기초하여 복수의 클록 사이의 스큐를 조절하는 전자 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023167389A1 (ko) * 2022-03-04 2023-09-07 효성중공업 주식회사 샘플링 주파수 가변제어 시스템

Similar Documents

Publication Publication Date Title
US7398411B2 (en) Self-calibrating time code generator
US7224298B2 (en) ADC background calibration timing
US10910813B2 (en) Intelligent electronic device
TWI693799B (zh) 類比數位轉換器裝置與時脈偏斜校正方法
JPH05215873A (ja) 連続的時間補間装置
KR102327251B1 (ko) 위상 보정 기능을 갖는 광 변성기용 머징 장치
US9831886B2 (en) Background calibration for digital-to-analog converters
JP2012242190A (ja) 基準信号発生装置及び基準信号発生方法
JPS63134925A (ja) 分光測光装置
US20220263515A1 (en) Circuit for converting a signal between digital and analog
GB2493251A (en) Calibration of the timing of the latching of ADC output data
Ta et al. Fully digital background calibration technique for channel mismatches in TIADCs
US7254203B2 (en) Method and apparatus for use of high sampling frequency A/D converters for low frequency sampling
KR100242972B1 (ko) 평판 디스플레이 장치의 트래킹 조정 회로
US8866517B2 (en) Power system data acquisition systems
CN114594669B (zh) 一种暂态录波型故障指示器的精确同步方法
CN112448719B (zh) 模拟数字转换器装置与时脉偏斜校正方法
Huiqing et al. Adaptive digital calibration of timing mismatch for TIADCs using correlation
JP2004294177A (ja) サンプリング式測定装置
Haoyang et al. Wide-area Synchronous Sampling Technique for Terminal Devices of Distribution IoT
KR102537804B1 (ko) 프로세스 버스 적용 보호 시스템 및 인텔리전트 전자 디바이스
TWI747776B (zh) 類比數位轉換器裝置與時脈偏斜校正方法
JPH09181604A (ja) 半導体集積回路装置およびその雑音低減方法
CN105846939A (zh) 一种精确保持多模块同步的系统与方法
Tang et al. Enhancement of Synchronized Power Grid Sampling Utilizing Diophantine Approximation-Based Interpolation Filter Bank

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant