CN112051426A - 一种高分辨率高速采集电路及方法 - Google Patents
一种高分辨率高速采集电路及方法 Download PDFInfo
- Publication number
- CN112051426A CN112051426A CN202010811899.0A CN202010811899A CN112051426A CN 112051426 A CN112051426 A CN 112051426A CN 202010811899 A CN202010811899 A CN 202010811899A CN 112051426 A CN112051426 A CN 112051426A
- Authority
- CN
- China
- Prior art keywords
- circuit
- analog
- digital converter
- acquisition
- adc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 9
- 101100434411 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ADH1 gene Proteins 0.000 claims description 33
- 101150102866 adc1 gene Proteins 0.000 claims description 33
- 101150042711 adc2 gene Proteins 0.000 claims description 33
- 230000003044 adaptive effect Effects 0.000 claims description 24
- 238000001514 detection method Methods 0.000 claims description 19
- 238000012545 processing Methods 0.000 claims description 18
- 230000008859 change Effects 0.000 claims description 4
- 230000001143 conditioned effect Effects 0.000 claims description 3
- 230000009467 reduction Effects 0.000 claims description 3
- 230000007613 environmental effect Effects 0.000 abstract description 4
- 238000012360 testing method Methods 0.000 abstract description 2
- 238000013461 design Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/02—Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
- G01R13/0218—Circuits therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/02—Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
- G01R13/0218—Circuits therefor
- G01R13/0254—Circuits therefor for triggering, synchronisation
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种高分辨率高速采集电路及方法，属于测试仪器领域。本发明能自动完成电路一致性调节，并能在环境温度变化时对电路的一致性进行自动调节；提出了一种高分辨率高速采集电路及方法，其优点是能够自动实现电路的一致性调节，并能在环境温度变化时对电路的一致性进行自动调节。
Description
技术领域
本发明属于测试仪器领域，具体涉及一种高分辨率高速采集电路及方法。
背景技术
高分辨率示波器已经成为示波器的一直重要发展方向，高分辨率示波器的设计中如何实现高分辨率和高速采集变得越来越重要。目前国外主要通过专用芯片来设计，国内主要通过分离器件来实现。前者由于把整个采集电路都集成到芯片内，因此噪声小，容易实现高分辨率，而且一致性好，容易实现高速采集；后者分离器件实现的特点决定了其电路噪声大，而且一致性差。
分立器件搭接的高分辨率高速采集电路噪声大、一致性差，目前国内很多专业人士设计了校准电路，但是大多都是手动校准，因此很难很好地解决噪声大、一致性差的难题。本发明设计的高分辨率高速数据采集系统具有一致性自动调节功能，可以很好地解决器件一致性差、温度变化等因素造成的噪声大、一致性差的难题。
发明内容
针对现有技术中存在的上述技术问题，本发明提出了一种高分辨率高速采集电路及方法，设计合理，克服了现有技术的不足，具有良好的效果。
为了实现上述目的，本发明采用如下技术方案：
一种高分辨率高速采集电路，包括通道、高速高稳采集时钟电路、第一模数转换器ADC1、第二模数转换器ADC2、FPGA和DDR3内存条；其中，FPGA包括ADC内部偏移调节电路、ADC内部增益调节电路、ADC内部时钟相位调节电路、2个高速数据接收电路、时钟管理电路、采集时钟相位调节电路、温度检测电路、LMS自适应算法电路和数据处理及存储控制电路；
信号经过通道调理后分别送给第一模数转换器ADC1、第二模数转换器ADC2，第一模数转换器ADC1、第二模数转换器ADC2采集到的数据经过高速数据接收电路降速后送给LMS自适应算法电路，LMS自适应算法电路分别控制采集时钟相位调节电路、ADC内部偏移调节电路、ADC内部增益调节电路、ADC内部时钟相位调节电路；采集时钟相位调节电路对高速高稳采集时钟电路输出的采集时钟的相位进行相位调节，确保第一模数转换器ADC1采集时钟和第二模数转换器ADC2采集时钟之间的相位相差为90°；ADC内部偏移调节电路完成第一模数转换器ADC1、第二模数转换器ADC2的内部垂直偏移调节，确保二者之间的垂直偏移一致；ADC内部增益调节电路完成第一模数转换器ADC1、第二模数转换器ADC2内部的放大电路的调节，使二者之间的增益保持一致；ADC内部时钟相位调节电路完成第一模数转换器ADC1、第二模数转换器ADC2采集时钟相位的精调，使二者之间的相位差满足采集要求；温度检测电路主要完成温度检测，并把相关参数送给LMS自适应算法电路，LMS自适应算法电路根据温度的变化进行参数的调整；当LMS自适应算法电路满足设置的收敛门限后就停止调节，这时就完成了采集系统的一致性调节，LMS自适应算法电路收敛后的采集数据直接送给数据处理及存储控制电路，该电路做完相应的处理后，直接存储到DDR3内存条。
此外，本发明还提到一种高分辨率高速采集方法，该方法采用如上所述的一种高分辨率高速采集电路，具体包括如下步骤：
步骤1：设置时钟、ADC参数，并完成LMS自适应算法的收敛门限设置；
步骤2：判断LMS自适应算法电路是否收敛，若收敛，则执行步骤10，若不收敛，则执行步骤3；
步骤3：判断第一模数转换器ADC1采集数据和第二模数转换器ADC2采集数据的偏移是否一致，若不一致，执行步骤4；若一致，执行步骤5；
步骤4：控制ADC内部偏移调节电路进行偏移调节，直至偏移一致；
步骤5：判断增益是否一致，若增益一致，则执行步骤7，若不一致，则执行步骤6；
步骤6：进入ADC增益调节电路进行增益调节，直至ADC的增益一致；
步骤7：判断相位是否一致，若相位一致性检测电路检测出相位一致，则执行步骤10，若相位不一致，则判断相位差是否大，若相位差大，则执行步骤8；
步骤8：通过采集时钟相位调节电路调节第一模数转换器ADC1采集数据和第二模数转换器ADC2的采集时钟，直至相位差变小；然后执行步骤9；
步骤9：通过ADC内部时钟相位调节电路，对时钟相位进行精调，直至满足相位一致，然后执行步骤10；
步骤10：通过数据处理及存储控制电路，完成相应的数据处理，并把处理好的数据存储到DDR3内存条；
步骤11：温度检测模块完成环境温度的检测，若环境温度超出设置的温度值，则进行LMS自适应算法电路是否收敛判断；
步骤12：高分辨率高速采集系统完成自适应调节，完成ADC一致性的自动调节，实现高分辨率高速数据采集。
本发明所带来的有益技术效果：
本发明能自动完成电路一致性调节，并能在环境温度变化时对电路的一致性进行自动调节；提出了一种高分辨率高速采集电路及方法，其优点是能够自动实现电路的一致性调节，并能在环境温度变化时对电路的一致性进行自动调节。
附图说明
图1为一种高分辨率高速采集电路原理图。
图2为高分辨率高速采集流程图。
具体实施方式
下面结合附图以及具体实施方式对本发明作进一步详细说明：
如图1所示，一种高分辨率高速采集电路，包括通道、高速高稳采集时钟电路、第一模数转换器ADC1、第二模数转换器ADC2、FPGA和DDR3内存条；其中，FPGA包括ADC内部偏移调节电路、ADC内部增益调节电路、ADC内部时钟相位调节电路、2个高速数据接收电路、时钟管理电路、采集时钟相位调节电路、温度检测电路、LMS自适应算法电路和数据处理及存储控制电路；
信号经过通道调理后分别送给第一模数转换器ADC1、第二模数转换器ADC2，第一模数转换器ADC1、第二模数转换器ADC2采集到的数据经过高速数据接收电路降速后送给LMS自适应算法电路，LMS自适应算法电路分别控制采集时钟相位调节电路、ADC内部偏移调节电路、ADC内部增益调节电路、ADC内部时钟相位调节电路；采集时钟相位调节电路对高速高稳采集时钟电路输出的采集时钟的相位进行相位调节，确保第一模数转换器ADC1采集时钟和第二模数转换器ADC2采集时钟之间的相位相差为90°；ADC内部偏移调节电路完成第一模数转换器ADC1、第二模数转换器ADC2的内部垂直偏移调节，确保二者之间的垂直偏移一致；ADC内部增益调节电路完成第一模数转换器ADC1、第二模数转换器ADC2内部的放大电路的调节，使二者之间的增益保持一致；ADC内部时钟相位调节电路完成第一模数转换器ADC1、第二模数转换器ADC2采集时钟相位的精调，使二者之间的相位差满足采集要求；温度检测电路主要完成温度检测，并把相关参数送给LMS自适应算法电路，LMS自适应算法电路根据温度的变化进行参数的调整；当LMS自适应算法电路满足设置的收敛门限后就停止调节，这时就完成了采集系统的一致性调节，LMS自适应算法电路收敛后的采集数据直接送给数据处理及存储控制电路，该电路做完相应的处理后，直接存储到DDR3内存条。
本发明的高分辨率高速采集电路工作流程如图2所示，开始后首先设置时钟、ADC等参数，并完成LMS自适应算法的收敛门限设置；然后判断LMS自适应算法电路是否收敛，若收敛，则直接进入数据处理及存储控制电路，该电路完成相应的数据处理，并把处理好的数据存储到DDR3内存条，若不收敛，则判断ADC1采集数据和ADC2采集数据的偏移是否一致，若不一致，则控制ADC内部偏移调节电路进行偏移调节，直至偏移一致；接着判断增益是否一致，若增益一致，则直接进行相位一致性判断，若不一致，则进入ADC增益调节电路进行增益调节，直至ADC的增益一致；相位一致性检测电路若检测出相位一致，则直接进入数据处理及控制电路，若相位不一致，则判断相位差是否大，若相位差大，则进入采集时钟相位调节电路调节ADC1和ADC2的采集时钟，直至相位差变小，并进入ADC内部时钟相位调节电路，该电路对时钟相位进行精调，直至满足条件——相位一致，然后进入数据处理及存储控制电路。温度检测模块完成环境温度的检测，若环境温度超出设置的温度值，则进行LMS自适应算法电路是否收敛判断。至此，高分辨率高速采集系统完成自适应调节，完成ADC一致性的自动调节，实现高分辨率高速数据采集。
当然，上述说明并非是对本发明的限制，本发明也并不仅限于上述举例，本技术领域的技术人员在本发明的实质范围内所做出的变化、改型、添加或替换，也应属于本发明的保护范围。
Claims (2)
1.一种高分辨率高速采集电路，其特征在于：包括通道、高速高稳采集时钟电路、第一模数转换器ADC1、第二模数转换器ADC2、FPGA和DDR3内存条；其中，FPGA包括ADC内部偏移调节电路、ADC内部增益调节电路、ADC内部时钟相位调节电路、2个高速数据接收电路、时钟管理电路、采集时钟相位调节电路、温度检测电路、LMS自适应算法电路和数据处理及存储控制电路；
信号经过通道调理后分别送给第一模数转换器ADC1、第二模数转换器ADC2，第一模数转换器ADC1、第二模数转换器ADC2采集到的数据经过高速数据接收电路降速后送给LMS自适应算法电路，LMS自适应算法电路分别控制采集时钟相位调节电路、ADC内部偏移调节电路、ADC内部增益调节电路、ADC内部时钟相位调节电路；采集时钟相位调节电路对高速高稳采集时钟电路输出的采集时钟的相位进行相位调节，确保第一模数转换器ADC1采集时钟和第二模数转换器ADC2采集时钟之间的相位相差为90°；ADC内部偏移调节电路完成第一模数转换器ADC1、第二模数转换器ADC2的内部垂直偏移调节，确保二者之间的垂直偏移一致；ADC内部增益调节电路完成第一模数转换器ADC1、第二模数转换器ADC2内部的放大电路的调节，使二者之间的增益保持一致；ADC内部时钟相位调节电路完成第一模数转换器ADC1、第二模数转换器ADC2采集时钟相位的精调，使二者之间的相位差满足采集要求；温度检测电路主要完成温度检测，并把相关参数送给LMS自适应算法电路，LMS自适应算法电路根据温度的变化进行参数的调整；当LMS自适应算法电路满足设置的收敛门限后就停止调节，这时就完成了采集系统的一致性调节，LMS自适应算法电路收敛后的采集数据直接送给数据处理及存储控制电路，该电路做完相应的处理后，直接存储到DDR3内存条。
2.一种高分辨率高速采集方法，其特征在于：采用如权利要求1所述的一种高分辨率高速采集电路，具体包括如下步骤：
步骤1：设置时钟、ADC参数，并完成LMS自适应算法的收敛门限设置；
步骤2：判断LMS自适应算法电路是否收敛，若收敛，则执行步骤10，若不收敛，则执行步骤3；
步骤3：判断第一模数转换器ADC1采集数据和第二模数转换器ADC2采集数据的偏移是否一致，若不一致，执行步骤4；若一致，执行步骤5；
步骤4：控制ADC内部偏移调节电路进行偏移调节，直至偏移一致；
步骤5：判断增益是否一致，若增益一致，则执行步骤7，若不一致，则执行步骤6；
步骤6：进入ADC增益调节电路进行增益调节，直至ADC的增益一致；
步骤7：判断相位是否一致，若相位一致性检测电路检测出相位一致，则执行步骤10，若相位不一致，则判断相位差是否大，若相位差大，则执行步骤8；
步骤8：通过采集时钟相位调节电路调节第一模数转换器ADC1采集数据和第二模数转换器ADC2的采集时钟，直至相位差变小；然后执行步骤9；
步骤9：通过ADC内部时钟相位调节电路，对时钟相位进行精调，直至满足相位一致，然后执行步骤10；
步骤10：通过数据处理及存储控制电路，完成相应的数据处理，并把处理好的数据存储到DDR3内存条；
步骤11：温度检测模块完成环境温度的检测，若环境温度超出设置的温度值，则进行LMS自适应算法电路是否收敛判断；
步骤12：高分辨率高速采集系统完成自适应调节，完成ADC一致性的自动调节，实现高分辨率高速数据采集。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010811899.0A CN112051426A (zh) | 2020-08-13 | 2020-08-13 | 一种高分辨率高速采集电路及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010811899.0A CN112051426A (zh) | 2020-08-13 | 2020-08-13 | 一种高分辨率高速采集电路及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112051426A true CN112051426A (zh) | 2020-12-08 |
Family
ID=73601691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010811899.0A Pending CN112051426A (zh) | 2020-08-13 | 2020-08-13 | 一种高分辨率高速采集电路及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112051426A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101001222A (zh) * | 2006-01-09 | 2007-07-18 | 电子科技大学中山学院 | 一种高速移动环境特征参数自适应估计方法 |
| CN106209100A (zh) * | 2016-08-04 | 2016-12-07 | 成都博思微科技有限公司 | 一种应用于高速adc的lms误差校正系统及方法 |
| CN106354063A (zh) * | 2016-10-17 | 2017-01-25 | 天津光电通信技术有限公司 | 一种高速四通道信号采集板 |
| CN106603075A (zh) * | 2016-11-18 | 2017-04-26 | 中国电子科技集团公司第四十研究所 | 一种多adc高速交叉采样校准装置及校准方法 |
| CN106844864A (zh) * | 2016-12-23 | 2017-06-13 | 西安空间无线电技术研究所 | 一种基于相位自同步技术的多路时钟调节方法 |
| CN106888021A (zh) * | 2017-03-06 | 2017-06-23 | 江苏正赫通信息科技有限公司 | 一种自适应调整高速采样速率的方法 |
| CN107947793A (zh) * | 2017-11-13 | 2018-04-20 | 苏州云芯微电子科技有限公司 | 一种用于多芯片模数转换器采样相位一致性校准的电路及方法 |
-
2020
- 2020-08-13 CN CN202010811899.0A patent/CN112051426A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101001222A (zh) * | 2006-01-09 | 2007-07-18 | 电子科技大学中山学院 | 一种高速移动环境特征参数自适应估计方法 |
| CN106209100A (zh) * | 2016-08-04 | 2016-12-07 | 成都博思微科技有限公司 | 一种应用于高速adc的lms误差校正系统及方法 |
| CN106354063A (zh) * | 2016-10-17 | 2017-01-25 | 天津光电通信技术有限公司 | 一种高速四通道信号采集板 |
| CN106603075A (zh) * | 2016-11-18 | 2017-04-26 | 中国电子科技集团公司第四十研究所 | 一种多adc高速交叉采样校准装置及校准方法 |
| CN106844864A (zh) * | 2016-12-23 | 2017-06-13 | 西安空间无线电技术研究所 | 一种基于相位自同步技术的多路时钟调节方法 |
| CN106888021A (zh) * | 2017-03-06 | 2017-06-23 | 江苏正赫通信息科技有限公司 | 一种自适应调整高速采样速率的方法 |
| CN107947793A (zh) * | 2017-11-13 | 2018-04-20 | 苏州云芯微电子科技有限公司 | 一种用于多芯片模数转换器采样相位一致性校准的电路及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108540132B (zh) | 一种降采样率可调的自适应数字后台校准电路及方法 | |
| US8843094B2 (en) | Method and system for blocker detecton and automatic gain control | |
| CN103580704B (zh) | 一种使用自动增益控制的接收机装置及方法 | |
| CN109654125B (zh) | 一种位移校正装置、磁悬浮轴承系统及其位移校正方法 | |
| US7957698B2 (en) | Demodulator with output level calibration | |
| EP2918014A1 (en) | Analog to digital conversion method with offset tracking and correction and analog to digital converter implementing the same | |
| CN112051426A (zh) | 一种高分辨率高速采集电路及方法 | |
| US10644713B1 (en) | Process, voltage and temperature optimized asynchronous SAR ADC | |
| CN104113311A (zh) | 一种开关电容型比较器的失调校正电路及其控制方法 | |
| CN101295965B (zh) | 数字式自动增益控制电路装置 | |
| CN112188607B (zh) | 一种基于pid控制器的数字自动增益控制系统及方法 | |
| US7471229B2 (en) | Analog-to-digital converter with low latency output path | |
| CN102157744B (zh) | 一种燃料电池恒压放电调整装置及其调整方法 | |
| CN101924551B (zh) | 一种fpaa失调数字自动校准方法 | |
| CN108880543A (zh) | 流水线模数转换器及其运放自适应配置电路及方法 | |
| CN115097497B (zh) | 一种多通道接收机的幅相校正方法及系统 | |
| US8787435B2 (en) | Narrow band interference determined by second and fourth order norms | |
| CN116232321A (zh) | 动力电池电压采样滤波方法、装置及车辆 | |
| CN115842525A (zh) | 一种自动增益控制装置方法与装置 | |
| CN205160502U (zh) | 金属振动陀螺差分信号高分辨率检测电路 | |
| CN114499561A (zh) | 无线通信接收机及其自动增益控制装置与控制方法 | |
| US20090219186A1 (en) | Filter circuit, receiver using the same, and filtering method using the same | |
| CN102739324A (zh) | 自激对消装置或系统的控制方法及装置 | |
| CN210640965U (zh) | 一种图像信号采样处理电路 | |
| CN101501987A (zh) | 针对或涉及无线电装置的自动增益控制的改进 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201208 |
|
| RJ01 | Rejection of invention patent application after publication |