CN101924551B - 一种fpaa失调数字自动校准方法 - Google Patents
一种fpaa失调数字自动校准方法 Download PDFInfo
- Publication number
- CN101924551B CN101924551B CN2010102380882A CN201010238088A CN101924551B CN 101924551 B CN101924551 B CN 101924551B CN 2010102380882 A CN2010102380882 A CN 2010102380882A CN 201010238088 A CN201010238088 A CN 201010238088A CN 101924551 B CN101924551 B CN 101924551B
- Authority
- CN
- China
- Prior art keywords
- calibration
- module
- fpaa
- cab
- mistuning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种FPAA失调数字自动校准方法，(1)将FPAA失调自校准主控模块和若干个相同的CAB子失调自校准模块互联；(2)由FPAA失调自校准主控模块提供统一的控制信号，用于控制各CAB块的自校准过程；各个CAB块之间的校准进程是并行工作的；(3)每个CAB块完成自校准后，向FPAA失调自校准主控模块反馈校准完成信号；(4)当所有CAB块完成自校准后，失调自校准主控制模块向FPAA系统发出完成信号，同时FPAA失调自校准所有模块停止工作。采用本发明实现的FPAA失调自校准结构的校准精度可达0.2mV；该方法不仅可以校正FPAA电路因器件失配、工艺偏差引起的失调，还可以校准FPAA电路因时间或温度因素引起的失调；同时，由于所有CAB块之间的校准进程是并行工作的，所以该方法有效的提高了FPAA失调自校准效率。
Description
技术领域：
本发明涉及半导体集成电路，具体涉及用于FPAA(Field-programmable analog arrays)的失调数字自动校准方法。
背景技术：
现场可编程模拟阵列FPAA(Field Programmable Analog Array)器件是一类新型集成电路。该电路属于模拟电路，即电路的输入、输出以及器件内部的状态均为时间连续变化，且幅值未经过量化的模拟信号，同时，它又同可编程逻辑器件一样，可由用户通过现场编程和软件来改变其内部连接和元件参数，从而获得所需要的电路功能。
FPAA的基本结构(图1)一般是以可配置模拟模块(Configurable Analog Block，CAB)和可配置互连网络(Configurable Interconnect Network，CIN)为核心，配合配置存储器，输入/输出模块(I/O Block)等共同构成。可配置模拟模块CAB作为FPAA的核心部分，用于实现模拟电路的主要功能，一般由运算放大器、可编程开关阵列、可编程电容阵列以及可编程电阻阵列等构成。
FPAA作为一种可编程高精度模拟电路，CAB模块中的运放失调是影响其精度的主要因素。失调校准技术是FPAA的关键技术之一。由于FPAA实质上可认为是以运放为核心的CAB块的阵列，因此，运放失调的校准方法原则上均可以用在FPAA的失调校准上。目前常见的有主要有自动归零(Auto-Zeroing，AZ)和斩波校准(Chopper Stabilization，CHS)技术。
自动归零方法在原理上是基于采样技术实现。电路中需要有两种不同相位的控制时钟：采样时钟和信号处理时钟。由于MOS开关PN结和亚阈值漏电，补偿电容上的电荷会逐渐泄放，从而使得电容的失调补偿会与实际失调产生偏差，因此这种电路需要定期的时钟刷新来为电容更新数值。对于基于连续时间技术实现的FPAA电路来说，中断一个Δt的时间用于校准电容的刷新是困难的。
斩波技术被广泛应用于放大器的失调校准和消除l/f噪声方面，校准原理是基于调制技术。斩波校准时要有方波信号施加在放大器两端，还要有滤波电路连接在信号处理的主通路上，这必然会影响FPAA系统的性能。
发明内容：
鉴于自动归零(Auto-Zeroing，AZ)和斩波校准(Chopper Stabilization，CHS)技术用于校准FPAA的失调均存在不足之处，本发明提出了适用于FPAA的失调数字自动校准方法。
本发明的目的在于克服上述现有技术的缺点，提供一种FPAA失调数字自动校准方法，
(1)将FPAA失调自校准主控模块和若干个相同的CAB子失调自校准模块互联；
(2)由FPAA失调自校准主控模块提供统一的控制信号，用于控制各CAB块的自校准过程；各个CAB块之间的校准进程是并行工作的；
(3)每个CAB块完成自校准后，向FPAA失调自校准主控模块反馈校准完成信号；
(4)当所有CAB块完成自校准后，失调自校准主控制模块向FPAA系统发出完成信号，同时FPAA失调自校准所有模块停止工作。
所述FPAA失调自校准主控模块包括上电自启动模块、时钟产生模块和全局校准控制逻辑模块；所示的FPAA失调自校准主控模块的时钟产生模块提供全局校准时钟，由全局校准控制逻辑模块发出全局校准控制信号，启动所有CAB模块进行失调校准。
所述CAB失调自校准模块包括开关模块、比较器采样模块、采样数据保持模块、逐次逼近比较逻辑模块、控制逻辑模块和电流型D/A转换器模块；所述CAB模块的两个输入端接到共模电压VREF上；则CAB块前级中所有的失调电压最终加在CAB输出级运放的输入端；失调电压转换成失调电流，再由由控制逻辑控制开关，利用电容将电流转换为可被比较器采样的电压。经过比较器采样后的数据由采样数据保持模块保持；然后该采样数据经过逐次逼近比较逻辑模块的处理后得到电流型D/A控制信号；经电流型D/A模块转换后得到的电流I+和I-分别叠加在CAB的输出级放大器的第一级输出上，从而抵消部分输入失调的影响；然后在继续重复以上校准过程，直到把失调校准在指标范围内开关模块中的两个电容用于转换、保持失调信号；电容的下极板接一个变换电路，当进行校准操作时，电容下极板接地；校准完成后，为不影响电路性能，开关电路会将两个电容的下极板接参考电压。
本发明提出的FPAA失调数字自动校准方法是根据FPAA的结构特点提出的，包括FPAA失调自校准主控模块和CAB子失调自校准模块。由FPAA失调自校准主控模块提供统一的控制信号，用于控制各CAB块的失调校准进程；各个CAB块之间的校准进程是并行工作的；每个CAB块完成自校准后，向主控模块反馈校准完成信号；当所有CAB块完成自校准后，失调自校准主控制模块向FPAA系统发出完成信号，FPAA失调自校准所有模块停止工作。该自校准算法每次上电均自动运行或随时由外部控制信号控制进行自校准，不影响电路正常功能。
因为所有CAB块之间的校准进程是并行工作的，且校准进程是类似的。现以其中一个CAB块校准为例，说明单CAB块的自校准过程。当FPAA进行失调自动校准时，CAB块的两个输入端接到共模电压VREF上。则CAB块中前级所有的失调电压(包括器件因器件失配、工艺偏差引起的失调；因时间或温度因素引起的失调)最终加在输出运放的输入端。失调电压转换成失调电流，再由电容转换为可被比较器采样的电压。经过比较器比较后的值由保持电路保持，然后经过逐次逼近比较后得到D/A控制信号，经电流型D/A转换后得到的电流I+和I-分别叠加在输出级放大器的第一级输出上，从而抵消部分输入失调的影响。然后在继续重复以上校准过程，直到把失调校准在指标范围内。比较器前级两个电容用于转换、保持失调信号，电容的下极板接一个变换电路，当进行校准操作时，电容下极板接地；校准完成后，为不影响电路性能，开关电路会将两个电容的下极板接参考电压。
采用本发明实现的FPAA失调自校准结构的校准精度可达0.2mV；该方法不仅可以校正FPAA电路因器件失配、工艺偏差引起的失调，还可以校准FPAA电路因时间或温度因素引起的失调；同时，由于所有CAB块之间的校准进程是并行工作的，所以该方法有效的提高了FPAA失调自校准效率。
附图说明：
图1为FPAA(可编程模拟阵列)结构简图；
图2为本发明FPAA失调数字自校准方法原理结构图；
图3为本发明的FPAA失调数字失调自校准主控模块原理结构图；
图4为本发明的CAB块数字失调自校准原理结构图；
图5为本发明的CAB失调补偿仿真结果图。
具体实施方式：
下面结合附图对本发明做进一步详细描述：
FPAA(可编程模拟阵列)结构简图如图1所示，可配置模拟模块CAB是其核心模块。采用本发明的FPAA失调数字自动校准结构原理如图2所示，包括FPAA失调自校准主控制模块和n个CAB失调自校准模块。主控制模块5如图3所示，包括上电自启动模块6、时钟产生模块7、全局校准控制逻辑模块8；CAB失调自校准模块如图4所示，包括开关模块10、比较器采样模块11、采样数据保持模块12、控制逻辑模块13、逐次逼近比较逻辑模块14和电流型D/A转换器模块15等构成。
当FPAA系统上电或外部启动自校准控制信号启动FPAA失调自校准进程，则如图3所示的FPAA失调自校准主控模块5的时钟产生模块7提供全局校准时钟，由全局校准控制逻辑模块8发出全局校准控制信号，启动所有CAB模块进行失调校准。
当CAB模块进行失调自校准时，如图4所示，CAB模块的两个输入端接到共模电压VREF上。则CAB块前级1(输入级、中间级)中所有的失调电压(包括器件因器件失配、工艺偏差引起的失调；因时间或温度因素引起的失调)最终加在CAB输出级运放的输入端。失调电压转换成失调电流，再由由控制逻辑13控制开关10，利用电容将电流转换为可被比较器12采样的电压。经过比较器11采样后的数据由采样数据保持模块12保持；然后该采样数据经过逐次逼近比较逻辑模块14的处理后得到电流型D/A控制信号；经电流型D/A模块15转换后得到的电流I+和I-分别叠加在CAB的输出级放大器的第一级输出上，从而抵消部分输入失调的影响。然后在继续重复以上校准过程，直到把失调校准在指标范围内。开关模块10中的两个电容用于转换、保持失调信号；电容的下极板接一个变换电路，当进行校准操作时，电容下极板接地；校准完成后，为不影响电路性能，开关电路会将两个电容的下极板接参考电压。
FPAA中一个CAB模块的失调校准过程仿真结果如图5所示，随着校准过程的不断调整，最终CAB模块的输出级运放的输出电压将会达到一个稳定值。仿真结果表明：采用本发明实现的FPAA失调自校准结构的校准精度可达0.2mV。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施方式仅限于此，对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单的推演或替换，都应当视为属于本发明由所提交的权利要求书确定专利保护范围。
Claims (1)
1.一种FPAA失调数字自动校准方法，其特征在于：
(1)将FPAA失调自校准主控模块和若干个相同的CAB失调自校准模块互联；
(2)由FPAA失调自校准主控模块提供统一的控制信号，用于控制各CAB失调自校准模块的自校准过程；各个CAB失调自校准模块之间的校准进程是并行工作的；
(3)每个CAB失调自校准模块完成自校准后，向FPAA失调自校准主控模块反馈校准完成信号；
(4)当所有CAB失调自校准模块完成自校准后，FPAA失调自校准主控制模块向FPAA系统发出完成信号，同时FPAA失调自校准所有模块停止工作；
所述FPAA失调自校准主控模块包括上电自启动模块、时钟产生模块和全局校准控制逻辑模块；所述的FPAA失调自校准主控模块的时钟产生模块提供全局校准时钟，由全局校准控制逻辑模块发出全局校准控制信号，启动所有CAB失调自校准模块进行失调校准；
所述CAB失调自校准模块包括开关模块、比较器采样模块、采样数据保持模块、逐次逼近比较逻辑模块、控制逻辑模块和电流型D/A转换器模块；所述CAB失调自校准模块的两个输入端接到共模电压VREF上；则CAB失调自校准模块前级中所有的失调电压最终加在CAB失调自校准模块输出级运放的输入端；失调电压转换成失调电流，再由控制逻辑控制开关，利用电容将电流转换为可被比较器采样的电压；经过比较器采样后的数据由采样数据保持模块保持；然后该采样数据经过逐次逼近比较逻辑模块的处理后得到电流型D/A控制信号；经电流型D/A转换器模块转换后得到的电流I+和I-分别叠加在CAB失调自校准模块的输出级放大器的第一级输出上，从而抵消部分输入失调的影响；然后在继续重复以上校准过程，直到把失调校准在指标范围内；开关模块中的两个电容用于转换、保持失调信号；电容的下极板接一个变换电路，当进行校准操作时，电容下极板接地；校准完成后，为不影响电路性能，开关电路会将两个电容的下极板接参考电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010102380882A CN101924551B (zh) | 2010-07-27 | 2010-07-27 | 一种fpaa失调数字自动校准方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010102380882A CN101924551B (zh) | 2010-07-27 | 2010-07-27 | 一种fpaa失调数字自动校准方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101924551A CN101924551A (zh) | 2010-12-22 |
| CN101924551B true CN101924551B (zh) | 2012-05-09 |
Family
ID=43339236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010102380882A Expired - Fee Related CN101924551B (zh) | 2010-07-27 | 2010-07-27 | 一种fpaa失调数字自动校准方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101924551B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107241067A (zh) * | 2017-06-08 | 2017-10-10 | 上海先积集成电路有限公司 | 一种数字自校准斩波精密放大器及实现方法 |
| CN107346959B (zh) * | 2017-06-15 | 2020-08-21 | 西安华泰半导体科技有限公司 | 一种针对输出工作点进行失调电压校正的运算放大器 |
| CN112346023B (zh) * | 2019-08-06 | 2023-07-11 | 北京华航无线电测量研究所 | 一种被动雷达的幅度自校准模块 |
| CN110995233B (zh) * | 2019-11-11 | 2023-10-13 | 北京中电华大电子设计有限责任公司 | 一种高安全校准和筛选测试的方法和电路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0122477D0 (en) * | 2001-09-18 | 2001-11-07 | Anadigm Ltd | Methods and apparatus for reconfiguring programmable devices |
| CN1599254B (zh) * | 2004-08-31 | 2010-04-07 | 东南大学 | 电容失配校准装置 |
| US7439764B2 (en) * | 2005-05-16 | 2008-10-21 | Georgia Tech Research Corporation | Systems and methods for programming large-scale field-programmable analog arrays |
| CN101083451A (zh) * | 2006-05-31 | 2007-12-05 | 中国科学院微电子研究所 | 一种数字自动校准运放失调电压电路及其方法 |
-
2010
- 2010-07-27 CN CN2010102380882A patent/CN101924551B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101924551A (zh) | 2010-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6888482B1 (en) | Folding analog to digital converter capable of calibration and method thereof | |
| US6967611B2 (en) | Optimized reference voltage generation using switched capacitor scaling for data converters | |
| CN101924551B (zh) | 一种fpaa失调数字自动校准方法 | |
| KR20180028891A (ko) | 교정 시스템 및 방법 | |
| CN104917526B (zh) | 用于模数转换器的基于双比较器的误差校正方案 | |
| CN103650349A (zh) | 使用sar和tdc的二级模数转换器 | |
| CN102082572A (zh) | 电容器阵列的校正方法和电容器阵列的校正装置 | |
| US9461665B1 (en) | Successive approximated register analog-to-digital converter and conversion method thereof | |
| US8446198B2 (en) | Phase interpolator and a delay circuit for the phase interpolator | |
| CN104124967A (zh) | 一种分段电容阵列型逐次逼近模数转换器校准结构及方法 | |
| CN102594348A (zh) | 数字模拟转换器中用于校准电容补偿的校准电路和方法 | |
| CN106788351B (zh) | 一种带失调电压测试和校正的轨到轨参考电压比较器 | |
| CN102624359B (zh) | 一种用于振荡器的修调电路及其修调方法 | |
| CN108880545B (zh) | 一种流水线模数转换器比较器失调前台校准电路及方法 | |
| US20190215003A1 (en) | Programmable trim filter for successive approximation register analog to digital converter comparator | |
| CN104601161A (zh) | 一种阻抗校正电路和方法 | |
| CN112751565B (zh) | 一种自校准片内基准电压模块 | |
| CN104485957A (zh) | 流水线模数转换器 | |
| US20180167067A1 (en) | Pre-Charging Circuitry for Multiplexer | |
| CN103532548A (zh) | 模拟-数字信号转换方法及其装置 | |
| CN109921795B (zh) | 逐次逼近型模数转换器、基于双比较器的纠错方法及装置 | |
| CN102187575B (zh) | 低压自校准cmos峰值检测器 | |
| CN107346959B (zh) | 一种针对输出工作点进行失调电压校正的运算放大器 | |
| CN202634363U (zh) | 一种用于振荡器的修调电路 | |
| CN112994699B (zh) | 失调校准装置、逐次逼近型模数转换装置及失调校准方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120509 Termination date: 20180727 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |