CN107933064A - 一种转印基板及其制作方法 - Google Patents
一种转印基板及其制作方法 Download PDFInfo
- Publication number
- CN107933064A CN107933064A CN201711105426.3A CN201711105426A CN107933064A CN 107933064 A CN107933064 A CN 107933064A CN 201711105426 A CN201711105426 A CN 201711105426A CN 107933064 A CN107933064 A CN 107933064A
- Authority
- CN
- China
- Prior art keywords
- substrate
- micro element
- layer
- fixed part
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41F—PRINTING MACHINES OR PRESSES
- B41F16/00—Transfer printing apparatus
- B41F16/0006—Transfer printing apparatus for printing from an inked or preprinted foil or band
- B41F16/0066—Printing dies or forms
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41C—PROCESSES FOR THE MANUFACTURE OR REPRODUCTION OF PRINTING SURFACES
- B41C1/00—Forme preparation
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41C—PROCESSES FOR THE MANUFACTURE OR REPRODUCTION OF PRINTING SURFACES
- B41C1/00—Forme preparation
- B41C1/06—Transferring
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41F—PRINTING MACHINES OR PRESSES
- B41F16/00—Transfer printing apparatus
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
- H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
Abstract
本发明实施例提供了一种转印基板及其制作方法,涉及显示技术领域,用以提高微器件的拾取良率,进而提高画面显示质量。转印基板包括承载基板、多个支撑结构、以及与多个支撑结构一一对应的多个微器件;其中,支撑结构包括固定部和悬空支撑部,固定部的一端固定在承载基板上,悬空支撑部的一端与固定部相连,悬空支撑部的另一端支撑对应的微器件,悬空支撑部与承载基板之间具有第一活动空间。上述转印基板用于实现微器件的转印。
Description
【技术领域】
本发明涉及显示技术领域,尤其涉及一种转印基板及其制作方法。
【背景技术】
微转印技术是指采用高精度的运动控制转印头,有选择性的拾取微器件,并将其转印到替换基板上的技术。
以微发光二极管(Light Emitting Diodes,简称LED)显示面板为例,在制作微LED显示面板时,LED微粒并非直接形成在显示基板上,而是形成在转印基板上,然后通过转印头,拾取形成在转印基板上的LED微粒,将其转印至显示基板上。但是,由于存在工艺波动,会使得形成在转印基板上的LED微粒的厚度不同,进而导致厚度较小的LED微粒拾取不上来,进而影响拾取良率,导致画面显示不良。
【发明内容】
有鉴于此,本发明实施例提供了一种转印基板及其制作方法,用以提高微器件的拾取良率,进而提高画面显示质量。
一方面,本发明实施例提供了一种转印基板,所述转印基板包括承载基板、多个支撑结构、以及与多个支撑结构一一对应的多个微器件;其中,
所述支撑结构包括固定部和悬空支撑部,所述固定部的一端固定在所述承载基板上,所述悬空支撑部的一端与所述固定部相连,所述悬空支撑部的另一端支撑对应的微器件,所述悬空支撑部与所述承载基板之间具有第一活动空间。
另一方面,本发明实施例还提供了一种转印基板的制作方法,所述转印基板的制作方法应用于上述转印基板,所述转印基板的制作方法包括:
提供一生长基板;
在所述生长基板上形成多个微器件台面结构;
形成与多个所述微器件台面结构一一对应的多个支撑结构,使各所述支撑结构包括固定部和悬空支撑部,所述悬空支撑部的一端与对应的微器件台面结构相接触,所述悬空支撑部的另一端与固定部相连;
在所述支撑结构背向所述生长基板的一侧设置承载基板,所述固定部支撑所述承载基板,所述悬空支撑部与所述承载基板之间具有第一活动空间;
在设置所述承载基板后,移除所述生长基板,并对多个所述微器件台面结构进行处理,以形成多个微器件。
上述技术方案中的一个技术方案具有如下有益效果:
在利用转印头对形成在转印基板上的微器件进行拾取时,由于不同的微器件的厚度存在差异,因而在转印头固定件带动转印头朝向承载基板运动的过程中,厚度较大的微器件会先与对应的微器件接触。由于支撑结构的悬空支撑部与承载基板之间具有第一活动空间,因此,当部分转印头与厚度较大的微器件相接触后,转印头固定件可继续带动转印头朝向承载基板运动,此时,用于厚度较大的微器件的悬空支撑部会朝向承载基板发生形变,直至全部的微器件均与对应的转印头相接触,然后基于异性电荷相吸的静电夹原理,转印头将全部的微器件拾取出来,进而转印至显示基板中。因此,采用上述技术方案,可以保证形成在转印基板上的不同厚度的微器件均与对应的转印头充分接触,从而使全部的微器件被对应的转印头拾取,提高了拾取良率,并且避免了由显示基板上存在部分微器件缺失所导致的画面亮度不均的问题。
【附图说明】
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1是现有技术中转印头对微器件的拾取示意图;
图2是本发明实施例所提供的转印基板的结构示意图一;
图3是转印头拾取形成在本发明实施例所提供转印基板上的微器件的过程示意图一;
图4是转印头拾取形成在本发明实施例所提供转印基板上的微器件的过程示意图二;
图5是本发明实施例所提供的转印基板的结构示意图二;
图6是本发明实施例所提供的转印基板的结构示意图三;
图7是本发明实施例所提供的转印基板的第一导电层的结构示意图;
图8是本发明实施例所提供的转印基板的制作方法的示意图一;
图9是本发明实施例所提供的转印基板的制作方法的示意图二;
图10是本发明实施例所提供的转印基板的制作方法的工艺流程图一;
图11是本发明实施例所提供的转印基板的制作方法的示意图三;
图12是本发明实施例所提供的转印基板的制作方法的工艺流程图二;
图13是本发明实施例所提供的转印基板的制作方法的示意图四;
图14是本发明实施例所提供的转印基板的制作方法的工艺流程图三;
图15是本发明实施例所提供的转印基板的制作方法的示意图五;
图16是本发明实施例所提供的转印基板的制作方法的工艺流程图四;
图17是本发明实施例所提供的转印基板的制作方法的工艺流程图五。
【具体实施方式】
为了更好的理解本发明的技术方案,下面结合附图对本发明实施例进行详细描述。
应当明确,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。
应当理解,本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,本文中字符“/”,一般表示前后关联对象是一种“或”的关系。
应当理解,尽管在本发明实施例中可能采用术语第一、第二等来描述导电层,但这些导电层不应限于这些术语。这些术语仅用来将导电层彼此区分开。例如,在不脱离本发明实施例范围的情况下,第一导电层也可以被称为第二导电层,类似地,第二导电层也可以被称为第一导电层。
在现有技术中,如图1所示,转印基板包括承载基板1、形成在承载基板1上的多个支柱2、以及与多个支柱2一一对应的微器件3。但是,由于存在工艺波动,不同的微器件3的厚度会有所差异。例如,在形成微器件3的过程中,受到光刻工艺等原因的影响,会使得形成的部分微器件3的厚度h2小于另外部分微器件3的厚度h1。在这种情况下,当转印头固定件4带动多个转印头5朝向承载基板1运动,使转印头5拾取微器件3时,转印头5接触到厚度为h1的微器件3时,厚度为h2的微器件3与对应的转印头5之间还存在h1-h2的距离,导致厚度为h2的微器件3无法与对应的转印头5接触,进而导致厚度为h2的微器件3无法被转印头5拾取。
这样,当转印头5将拾取到的微器件3转印到显示基板上时,就会令显示基板存在部分微器件3缺失的情况,在显示画面时,缺失微器件3的区域无法进行正常的亮度显示,而是呈现黑点状态,这就会导致所显示的画面亮度不均。
需要说明的是,图1中所示的在转印基板上所形成的微器件3包括厚度为h1的微器件3和厚度为h2的微器件3仅仅为示意说明,实际上,所形成的多个微器件3的厚度会存在多种差异,当转印基板上形成有多种厚度的微器件3时,同样会导致上述问题,此处不再赘述。
为解决上述问题,本发明实施例提供了一种转印基板,如图2所示,该转印基板包括承载基板1、多个支撑结构6和多个微器件3,其中,多个微器件3与多个支撑结构6一一对应。
支撑结构6包括固定部61和悬空支撑部62,固定部61的一端固定在承载基板1上,悬空支撑部62的一端与固定部61相连,悬空支撑部62的另一端支撑对应的微器件3,悬空支撑部62与承载基板1之间具有第一活动空间20。
在利用转印头5对形成在转印基板上的微器件3进行拾取时,由于不同的微器件3的厚度存在差异,因而在转印头固定件4带动转印头5朝向承载基板1运动的过程中,厚度较大的微器件3会先与对应的微器件3接触。此时,由于支撑结构6的悬空支撑部62与承载基板1之间具有第一活动空间20,因而当部分转印头5与厚度较大的微器件3相接触后,转印头固定件4可继续带动转印头5朝向承载基板1运动,此时,用于厚度较大的微器件3的悬空支撑部62会朝向承载基板1发生形变,直至全部厚度的微器件3均与对应的转印头5相接触。然后基于异性电荷相吸的静电夹原理,转印头5将全部的微器件3拾取出来,进而转印至显示基板中。
请参见图3和图4,以转印基板上形成有厚度为h1的微器件3和厚度为h2的微器件3为例,在利用转印头5对形成在转印基板上的微器件3进行拾取时,转印头固定件4带动多个转印头5朝向承载基板1运动,由于h1>h2,如图3所示,会先有部分转印头5接触到厚度为h1的微器件3,此时,厚度为h2的微器件3与对应的转印头5之间还存在h1-h2的距离。之后,如图4所示,转印头固定件4继续带动转印头5朝向承载基板1运动,此时,用于支撑厚度为h1的微器件3的悬空支撑部62会朝向承载基板1发生形变,直至剩余部分的转印头5接触到厚度为h2的微器件3。
因此,采用本实施例所提供的转印基板,可以保证形成在转印基板上的不同厚度的微器件3均与对应的转印头5充分接触,从而使全部的微器件3被对应的转印头5拾取,提高了拾取良率,进而避免了由显示基板上存在部分微器件3缺失所导致的画面亮度不均的问题。
此外,当转印头5与对应的微器件3接触后,当转印头5继续朝向承载基板1的方向运动时,会使支撑该部分微器件3的悬空支撑部62朝向承载基板1的方向发生形变。而基于力学原理,当悬空支撑部62朝向承载基板1的方向发生形变时,悬空支撑部62同时也会产生一个背向承载基板1的方向的反弹力,该反弹力能够使得悬空支撑部62与对应的微器件3之间接触的更加紧密,从而进一步提高了拾取良率。
请再次参见图2,各支撑结构6的固定部61位于相邻两个微器件3之间,且固定部61的第一表面与承载基板1之间的垂直距离h3大于微器件3的第一表面与承载基板1之间的垂直距离h4。其中,固定部61的第一表面为固定部61远离承载基板1的表面(图2中所示的固定部61的上表面),微器件3的第一表面为微器件3朝向承载基板1的表面(图2中所示的微器件3的下表面)。
由于微器件3仅仅受到悬空支撑部62的支撑,那么,微器件3就可能会偏离其对应的悬空支撑部62,进而使微器件3与转印头5之间的对应位置发生偏移,导致微器件3与转印头5之间接触不良,进而导致微器件3被拾取不上来。而通过将各支撑结构6的固定部61设于相邻两个微器件3之间,且令固定部61的第一表面与承载基板1之间的垂直距离大于微器件3的第一表面与承载基板1之间的垂直距离,固定部61可以对微器件3的位置进行限定,减少微器件3的偏移量,从而使微器件3更好的被对应的转印头5拾取。
此外,请再次参见图2,固定部61与相邻的微器件3之间还可具有第二活动空间21,这样可以避免由于固定部61与相邻的微器件3之间距离太近所导致的固定部61对微器件3造成的磨损,进而避免了对显示性能造成不良影响。
可选的,各支撑结构6的固定部61和悬空支撑部62可以一体成型。也就是说,在制作工艺中,是通过对同一膜层采用同一构图工艺形成的固定部61和悬空支撑部62。通过该种设置方式,一方面可以简化制作工艺,减少工艺流程。另一方面,当悬空支撑部62发生形变时,相较于固定部61和悬空支撑部62为两个独立结构,将悬空支撑部62粘接在固定部61上的方式相比,悬空支撑部62与固定部61一体成型可以降低悬空支撑部62从固定部61上折断的几率。
当部分转印头5接触到厚度较大的微器件3后,为拾取到厚度较小的微器件3,转印头固定件4就需继续带动转印头5朝向承载基板1运动,使支撑厚度较大的微器件3的悬空支撑部62朝向承载基板1发生形变。当微器件3之间的厚度差异较大时,悬空支撑部62发生形变的程度也就较大,这就可能会导致悬空支撑部62发生折断。这样的话,当转印头5带动微器件3脱离承载基板1时,与固定部61发生断裂的悬空支撑部62就会随着对应的微器件3一起被带离承载基板1,进而与对应的微器件3一同被转印至显示基板中,那么就会导致显示基板的走线与这部分微器件3接触不良,进而影响正常显示。
为解决上述问题,如图5所示,本实施例提供的转印基板还可包括设置在承载基板1上的第一粘合层7,第一粘合层7在承载基板1上的正投影覆盖承载基板1的表面。各支撑结构6的固定部61通过粘接在第一粘合层7上的方式实现与承载基板1的固定连接。
在承载基板1上设置第一粘合层7,一方面可以实现粘接固定部61的作用,使固定部61与承载基板1之间的连接更加稳定,令支撑结构6具有更好的稳定性。另一方面,当悬空支撑部62发生折断时,折断的悬空支撑部62会被粘在第一粘合层7上,这样,就可以避免折断的悬空支撑部62与对应的微器件3一起被转印头5带离承载基板1,进而避免影响正常显示。
当微器件3为微型LED时,如图6所示,转印基板还包括设于微器件3与对应的悬空支撑部62之间的第一导电层8、以及设于微器件3背向承载基板1的表面的第二导电层9。
如图7所示,第一导电层8具体可包括依次位于悬空支撑部62上的键合层81、扩散阻隔层82、粘合/阻隔层83、反射镜层84和电极层85。其中,键合层81用于在微器件3被转印至显示基板后,加大微器件3与显示基板之间的粘合力,键合层81具体可由纯金属或合金等导电材料形成。键合层81的扩散阻隔层82具体可由金属材料例如铂形成。粘合/阻隔层83具体可由金属材料例如钛形成。反射镜层84用于反射不同波长的可见光,反射镜层84具体可由金属材料例如银形成。电极层85用于与微器件3的半导体掺杂层形成欧姆接触,电极层85具体可由逸出功较高的金属材料如镍形成。
需要说明的是,当部分转印头5与对应的微器件3相接触后,转印头固定件4带动转印头5继续朝向承载基板1运动,使悬空支撑部62朝向承载基板1发生形变时,可以分散转印头5施加在第一导电层8的键合层81上的力,能有效减少转印头5对微器件3拾取时对键合层81的破坏。
为了使微器件3的排布更具规律性,可以令承载基板1上形成的多个微器件3呈矩阵式排布。
本实施例还提供了一种转印基板的制作方法,该转印基板的制作方法应用于上述转印基板。
如图8所示,本实施例提供的转印基板的制作方法包括:
步骤S1:提供一生长基板。
步骤S2:在生长基板上形成多个微器件台面结构。
步骤S3:形成与多个微器件台面结构一一对应的多个支撑结构,使各支撑结构包括固定部和悬空支撑部,悬空支撑部的一端与对应的微器件台面结构相接触,悬空支撑部的另一端与固定部相连。
步骤S4:在支撑结构背向生长基板的一侧设置承载基板,固定部支撑承载基板,悬空支撑部与承载基板之间具有第一活动空间。
步骤S5:移除生长基板。
步骤S6:对多个微器件台面结构进行处理,以形成多个微器件。
利用上述方法制作出的转印基板,当部分转印先接触到厚度较大的微器件后,由于支撑结构的悬空支撑部与承载基板之间具有第一活动空间,因此,转印头可以继续朝向承载基板运动,此时,用于支撑该部分微器件的悬空支撑部会朝向承载基板发生形变,直至全部的转印头都接触到微器件。因此,采用本实施例所提供的转印基板的制作方法,可以保证形成在转印基板上的不同厚度的微器件均与对应的转印头充分接触,从而使全部的微器件被对应的转印头拾取,提高了拾取良率,并且避免了由显示基板上存在部分微器件缺失所导致的画面亮度不均的问题。
生长基板的材质具体可根据微器件的类型进行选择,例如,当微器件为微型LED时,生长基板通常为蓝宝石玻璃。
此外,在步骤S1提供了生长基板之后,还可以通过外延生长技术,在生长基板上形成一层外延生长层,以消除层中的位错,外延生长层具体可为氮化镓基材。
如图9和图10所示,步骤S2具体可包括:
步骤S21:在生长基板10上形成器件层11。
其中,器件层11是指用来形成微器件的膜层,根据所形成的微器件的特性,器件层11可由不同的材料形成。示例性的,当微器件为微型LED时,器件层11可包括依次形成在生长基板10上的第一掺杂半导体层、量子阱层和第二掺杂半导体层,其中,第一掺杂半导体层为n掺杂半导体层,第二掺杂半导体层为p掺杂半导体层,或,第一掺杂半导体层为p掺杂半导体层,第二掺杂半导体层为n掺杂半导体层。
步骤S22:对器件层11进行图案化处理,以形成多个微器件台面结构12,其中,在相邻两个微器件台面结构12之间连有器件层11的未移除部分13。对器件层11进行图案化处理时具体可采用光刻工艺。
与之对应的,步骤S6具体包括:对微器件台面结构12进行图案化处理,去除器件层11的未移除部分13,以形成多个微器件。
如图11和图12所示,步骤S3具体包括:
步骤S31:在微器件台面结构12背向生长基板10的一侧形成牺牲层14。
可选的,可以通过溅射或低温等离子体增强化学气相沉积的方式沉积牺牲层14,相较于采用原子层沉积或高温等离子体增强化学气相沉积的方式沉积牺牲层14,采用该种方式形成的牺牲层14,相对其他膜层来说更易被去除。牺牲层14具体可采用氧化物或氮化物材料形成。
步骤S32:对牺牲层14进行图案化处理,以在牺牲层14上形成与多个微器件台面结构12一一对应的多个开口15,使各开口15与对应的微器件台面结构12的部分区域对应。
步骤S33:在进行图案化处理后的牺牲层14背向生长基板10的一侧形成稳定层16,稳定层在生长基板10上的正投影覆盖牺牲层14和开口15。
可以理解的是,稳定层16是用来形成支撑结构的膜层,那么,可以令稳定层16具有一个较大的厚度,一方面为了使后续形成的支撑结构6具有较强的稳定性,更加稳定的支撑微器件。另一方面,还可以令支撑结构6的悬空支撑部62与承载基板1之间具有足够的第一活动空间,保证厚度较小的微器件也能被拾取,提高拾取良率。
步骤S34:对稳定层进行图案化处理,形成与多个微器件台面结构12一一对应的支撑结构6,使各支撑结构6包括固定部61和悬空支撑部62,悬空支撑部62的一端穿过开口15与对应的微器件台面结构12相接触,悬空支撑部62的另一端与固定部61一体成型,固定部61的第二表面与生长基板10之间的垂直距离大于悬空支撑部62的第二表面与生长基板10之间的垂直距离。
其中,固定部61的第二表面为固定部61背向生长基板10的表面(图12中所示的固定部61的上表面),悬空支撑部62的第二表面为悬空支撑部62背向生长基板10的表面(图12中所示的悬空支撑部62的上表面)。
具体的,可以采用光刻工艺,例如为半色调掩膜工艺对稳定层进行图案化处理。请再次参见图12,可以采用半色调掩模板17对稳定层16进行曝光,之后对稳定层16进行腐蚀,以形成支撑结构6。
由于固定部61的第二表面与生长基板10之间的垂直距离大于悬空支撑部62的第二表面与生长基板10之间的垂直距离,也就是说,在后续将承载基板1放置在固定部61上之后,悬空支撑部62与承载基板1之间会具有一定的第一活动空间,从而为转印头5朝向承载基板1运动预留了运动空间,进而保证形成在转印基板上的不同厚度的微器件均与对应的转印头5充分接触,使全部的微器件被对应的转印头5拾取。并且,基于固定部61的结构可以看出,固定部61的第一表面(图12中所示的固定部61的上表面)与之后放置的承载基板1之间的垂直距离大于微器件的第一表面(图12中所示的微器件台面结构12的上表面)与承载基板1之间的垂直距离,从而可以对微器件的位置进行限定,减少微器件的偏移量,进而使微器件更好的被对应的转印头5拾取。
与之对应的,在步骤S6之后,转印基板的制作方法还包括去除牺牲层14。将牺牲层14去除之后,固定部61与相邻的微器件之间会具有第二活动空间,这样可以避免固定部61对微器件的磨损。
此外,为了使形成的稳定层16与牺牲层14之间具有较强的粘附力,在步骤S31中形成牺牲层14之后,还可在牺牲层14背向生长基板10的表面形成第二粘合层。与之对应的,步骤S32中的对牺牲层14进行图案化处理具体为:对牺牲层14和第二粘合层进行图案化处理,以在牺牲层14和第二粘合层上形成与多个微器件台面结构12一一对应的多个开口15。
如图13和图14所示,步骤S4具体包括:
步骤S41:提供一承载基板1。
步骤S42:在承载基板1上形成第一粘合层7,第一粘合层7覆盖承载基板1的表面。
步骤S43:将形成有第一粘合层7的承载基板1放置在支撑结构6的固定部61上,固定部61与第一粘合层7粘合,使固定部61支撑承载基板1,悬空支撑部62与承载基板1之间具有第一活动空间20。
在承载基板1上设置第一粘合层7,一方面可以实现粘接固定部61的作用,使固定部61与承载基板1之间的连接更加稳定,令支撑结构6具有更好的稳定性。另一方面,当悬空支撑部62形变程度较大,导致悬空支撑部62发生折断时,折断的悬空支撑部62可以被粘在第一粘合层7上,这样,就可以避免折断的悬空支撑部62与对应的微器件一起被转印头5带离承载基板1。
具体的,当微器件为微型LED时,在步骤S2与步骤S3之间,转印基板的制作方法还包括:在各微器件台面结构背向生长基板的表面分别形成第一导电层。在步骤S5之后,转印基板的制作方法还包括:在各微器件背向承载基板的表面分别形成第二导电层。
当第一导电层具体包括键合层、扩散阻隔层、粘合/阻隔层、反射镜层和电极层时,形成第一导电层的过程包括:在微器件背向生长基板的表面形成电极层,在电极层背向生长基板的表面形成反射镜层,在反射镜层背向电极层的表面形成粘合/阻隔层,在粘合/阻隔层背向反射镜层的表面形成扩散阻隔层,在扩散阻隔层背向粘合/阻隔层的表面形成键合层。
下面以微器件为微型LED为例,结合图15-图17对转印基板的制作方法的工艺流程进行完整说明:
步骤K1:提供一形成有外延生长层18的生长基板10。
步骤K2:在外延生长层18上形成器件层11。
步骤K3:对器件层11进行图案化处理,以形成多个微器件台面结构12,其中,在相邻两个微器件台面结构12之间连有器件层11的未移除部分13。
步骤K4:在各微器件台面结构12背向生长基板10的一侧形成第一导电层8。
步骤K5:在微器件台面结构12背向生长基板10的一侧形成牺牲层14。
步骤K6:在牺牲层14背向生长基板10的一侧形成第二粘合层19。
步骤K7:对牺牲层14和第二粘合层19进行图案化处理,以在牺牲层14和第二粘合层19上形成与多个微器件台面结构12一一对应的多个开口15,使各开口15与对应的第一导电层8的部分区域对应。
步骤K8:在第二粘合层19背向生长基板10的一侧形成稳定层16,稳定层在生长基板10上的正投影覆盖第二粘合层19和开口15。
步骤K9:对稳定层进行图案化处理,形成与多个微器件台面结构12一一对应的支撑结构6,使各支撑结构6包括固定部61和悬空支撑部62。
步骤K10:提供一承载基板1。
步骤K11:在承载基板1上形成第一粘合层7,第一粘合层7覆盖承载基板1的表面。
步骤K12:将形成有第一粘合层7的承载基板1放置在支撑结构6的固定部61上,固定部61与第一粘合层7粘合。
步骤K13:移除生长基板10。
步骤K14:去除外延生长层18和器件层11的未移除部分13,以形成多个微器件3。
步骤K15:在各微器件3背向承载基板1的表面,形成第二导电层9。
步骤K16:去除牺牲层14。
采用上述方法形成的转印基板,支撑结构的悬空支撑部与承载基板之间具有第一活动空间,当部分转印先接触到厚度较大的微器件后,转印头可以继续朝向承载基板运动,保证不同厚度的微器件均与对应的转印头充分接触,从而使全部的微器件被对应的转印头拾取,提高了拾取良率,并且避免了由显示基板上存在部分微器件缺失所导致的画面亮度不均的问题。
以微器件为微型LED为例,在转印基板上所形成的微器件具体可为R、G、B三色微型LED,在转印过程中,会通过多个转印头分批次的对应拾取R、G、B三色微型LED,并将分批次拾取的LED微粒分别转印至显示基板的对应区域。例如:首先拾取多个红色LED微粒转印至显示基板的对应区域,然后拾取多个绿色LED微粒转印至显示基板的对应区域,最后拾取多个蓝色LED微粒转印至显示基板的对应区域。在后续制作形成完整的显示面板后,在进行画面显示时,根据实际需求,可以驱动转印至显示基板上的微型LED发出不同颜色的光,进而实现显示面板的全彩色的LED显示。
需要说明的是,通常来说,微器件是指尺寸在1μm~100μm范围内的微型器件,但本发明的实施例所形成的微器件的尺寸并不局限于此。此外,本发明的实施例所涉及的微器件也并不仅限于微型LED这一种类型,微器件可以是设置有逻辑部件和存储器的硅芯片,也可以是用于射频通信的砷化镓电路,当然,也可以为其他结构。相应的,本发明的实施例中的用来接收微器件的基板也不仅限于显示基板,根据所转印的微器件的具体类型,用于接收微器件的基板可以为照明衬底基板、具有功能器件诸如晶体管或集成电路的衬底基板,或者是具有金属配电线路的衬底基板。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明保护的范围之内。
Claims (16)
1.一种转印基板,其特征在于,所述转印基板包括承载基板、多个支撑结构、以及与多个支撑结构一一对应的多个微器件;其中,
所述支撑结构包括固定部和悬空支撑部,所述固定部的一端固定在所述承载基板上,所述悬空支撑部的一端与所述固定部相连,所述悬空支撑部的另一端支撑对应的微器件,所述悬空支撑部与所述承载基板之间具有第一活动空间。
2.根据权利要求1所述的转印基板,其特征在于,各所述支撑结构的固定部位于相邻两个所述微器件之间,所述固定部的第一表面与所述承载基板之间的垂直距离大于所述微器件的第一表面与所述承载基板之间的垂直距离;其中,所述固定部的第一表面为所述固定部远离所述承载基板的表面,所述微器件的第一表面为所述微器件朝向所述承载基板的表面。
3.根据权利要求2所述的转印基板,其特征在于,所述固定部与相邻的所述微器件之间具有第二活动空间。
4.根据权利要求1所述的转印基板,其特征在于,各所述支撑结构的固定部和悬空支撑部一体成型。
5.根据权利要求1所述的转印基板,其特征在于,所述转印基板还包括设于所述承载基板上的第一粘合层,所述支撑结构的固定部粘接在所述第一粘合层上。
6.根据权利要求1所述的转印基板,其特征在于,所述微器件为微型LED,所述转印基板还包括设于所述微型LED与对应的悬空支撑部之间的第一导电层、以及设于所述微型LED背向所述承载基板的表面的第二导电层。
7.根据权利要求6所述的转印基板,其特征在于,所述第一导电层包括依次位于所述悬空支撑部上的键合层、扩散阻隔层、粘合/阻隔层、反射镜层和电极层。
8.根据权利要求1所述的转印基板,其特征在于,多个所述微器件呈矩阵式排布。
9.一种转印基板的制作方法,其特征在于,所述转印基板的制作方法应用于如权利要求1~8任一项所述的转印基板,所述转印基板的制作方法包括:
提供一生长基板;
在所述生长基板上形成多个微器件台面结构;
形成与多个所述微器件台面结构一一对应的多个支撑结构,使各所述支撑结构包括固定部和悬空支撑部,所述悬空支撑部的一端与对应的微器件台面结构相接触,所述悬空支撑部的另一端与固定部相连;
在所述支撑结构背向所述生长基板的一侧设置承载基板,所述固定部支撑所述承载基板,所述悬空支撑部与所述承载基板之间具有第一活动空间;
在设置所述承载基板后,移除所述生长基板,并对多个所述微器件台面结构进行处理,以形成多个微器件。
10.根据权利要求9所述的转印基板的制作方法,其特征在于,所述在所述生长基板上形成多个微器件台面结构包括:
在所述生长基板上形成器件层;
对所述器件层进行图案化处理,以形成多个所述微器件台面结构,其中,在相邻两个所述微器件台面结构之间连有所述器件层的未移除部分;
所述对多个所述微器件台面结构进行处理,以形成多个微器件包括:对所述微器件台面结构进行图案化处理,去除所述器件层的未移除部分,以形成多个所述微器件。
11.根据权利要求9所述的转印基板的制作方法,其特征在于,所述形成与多个所述微器件台面结构一一对应的多个支撑结构包括:
在所述微器件台面结构背向所述生长基板的一侧形成牺牲层;
对所述牺牲层进行图案化处理,以在所述牺牲层上形成与多个所述微器件台面结构一一对应的多个开口,使各所述开口与对应的微器件台面结构的部分区域对应;
在进行图案化处理后的所述牺牲层背向所述生长基板的一侧形成稳定层,所述稳定层在所述生长基板上的正投影覆盖所述牺牲层和所述开口;
对所述稳定层进行图案化处理,形成与多个所述微器件台面结构一一对应的支撑结构,使各所述支撑结构包括所述固定部和所述悬空支撑部,所述悬空支撑部的一端穿过所述开口与对应的微器件台面结构相接触,所述悬空支撑部的另一端与所述固定部一体成型,所述固定部的第二表面与所述生长基板之间的垂直距离大于所述悬空支撑部的第二表面与所述生长基板之间的垂直距离;
其中,所述固定部的第二表面为所述固定部背向所述生长基板的表面,所述悬空支撑部的第二表面为所述悬空支撑部背向所述生长基板的表面;
在所述移除所述生长基板,并对多个所述微器件台面结构进行处理,以形成多个微器件后,所述转印基板的制作方法还包括:去除所述牺牲层。
12.根据权利要求10所述的转印基板的制作方法,其特征在于,在所述在进行图案化处理后的所述牺牲层背向所述生长基板的一侧形成稳定层的过程之前,所述转印基板的制作方法还包括:在所述牺牲层背向所述生长基板的表面形成第二粘合层;
所述对所述牺牲层进行图案化处理具体为:对所述牺牲层和所述第二粘合层进行图案化处理,以在所述牺牲层和所述第二粘合层上形成与多个所述微器件台面结构一一对应的多个开口。
13.根据权利要求10所述的转印基板的制作方法,其特征在于,所述对所述稳定层进行图案化处理具体为:采用半色调掩模板对所述稳定层进行图案化处理。
14.根据权利要求9所述的转印基板的制作方法,其特征在于,所述在所述支撑结构背向所述生长基板的一侧设置承载基板的过程包括:
提供一所述承载基板;
在所述承载基板上形成第一粘合层,所述第一粘合层覆盖所述承载基板的表面;
将形成有所述第一粘合层的承载基板放置在所述支撑结构的固定部上,使所述固定部与所述第一粘合层粘合。
15.根据权利要求9所述的转印基板的制作方法,其特征在于,所述微器件为微型LED;
在所述形成与多个所述微器件一一对应的多个支撑结构之前,所述转印基板的制作方法还包括:在各所述微器件台面结构背向所述生长基板的表面分别形成第一导电层;
在所述移除所述生长基板之后,所述转印基板的制作方法还包括:在各所述微器件背向所述承载基板的表面分别形成第二导电层。
16.根据权利要求15所述的转印基板的制作方法,其特征在于,所述在各所述微器件背向所述生长基板的表面分别形成第一导电层的过程包括:
在所述微器件背向所述生长基板的表面形成电极层,在所述电极层背向所述生长基板的表面形成反射镜层,在所述反射镜层背向所述电极层的表面形成粘合/阻隔层,在所述粘合/阻隔层背向所述反射镜层的表面形成扩散阻隔层,在所述扩散阻隔层背向所述粘合/阻隔层的表面形成键合层。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711105426.3A CN107933064B (zh) | 2017-11-10 | 2017-11-10 | 一种转印基板及其制作方法 |
US15/960,901 US10861356B2 (en) | 2017-11-10 | 2018-04-24 | Transfer printing substrate and method for producing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711105426.3A CN107933064B (zh) | 2017-11-10 | 2017-11-10 | 一种转印基板及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107933064A true CN107933064A (zh) | 2018-04-20 |
CN107933064B CN107933064B (zh) | 2019-05-07 |
Family
ID=61934693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711105426.3A Active CN107933064B (zh) | 2017-11-10 | 2017-11-10 | 一种转印基板及其制作方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10861356B2 (zh) |
CN (1) | CN107933064B (zh) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109148652A (zh) * | 2018-08-23 | 2019-01-04 | 上海天马微电子有限公司 | 无机发光二极管显示面板及其制作方法和显示装置 |
CN109326549A (zh) * | 2018-09-19 | 2019-02-12 | 京东方科技集团股份有限公司 | 一种微发光二极管的转移方法、显示面板及其制备方法 |
CN110311020A (zh) * | 2019-07-29 | 2019-10-08 | 厦门乾照光电股份有限公司 | 一种巨量转印方法及巨量转印装置 |
CN110416379A (zh) * | 2019-07-17 | 2019-11-05 | 南京中电熊猫平板显示科技有限公司 | 一种微型发光二极管器件、显示器及其制造方法 |
WO2020191593A1 (zh) * | 2019-03-25 | 2020-10-01 | 厦门市三安光电科技有限公司 | 微发光组件、微发光二极管及微发光二极管转印方法 |
CN111864028A (zh) * | 2019-04-24 | 2020-10-30 | 錼创显示科技股份有限公司 | 微型元件及其结构 |
CN112133795A (zh) * | 2019-06-24 | 2020-12-25 | 天津三安光电有限公司 | 一种制造适于转移的半导体发光元件结构的方法 |
CN112382643A (zh) * | 2020-11-10 | 2021-02-19 | 福州京东方光电科技有限公司 | 转印基板、其制作方法及显示面板的制作方法、转印设备 |
CN112992757A (zh) * | 2020-07-03 | 2021-06-18 | 重庆康佳光电技术研究院有限公司 | 微发光二极管芯片巨量转移方法 |
CN113035736A (zh) * | 2019-12-09 | 2021-06-25 | 群创光电股份有限公司 | 电子装置的制作方法 |
US11171271B2 (en) | 2019-04-24 | 2021-11-09 | PlayNitride Display Co., Ltd. | Micro device and structure thereof |
CN114078994A (zh) * | 2020-08-11 | 2022-02-22 | 重庆康佳光电技术研究院有限公司 | 微型led芯片转移方法及显示背板 |
WO2023097468A1 (zh) * | 2021-11-30 | 2023-06-08 | 重庆康佳光电技术研究院有限公司 | 一种暂态基板组件及其制备方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11107947B2 (en) * | 2018-07-10 | 2021-08-31 | Long Yang | Micro light emitting diode |
CN112530299B (zh) * | 2020-01-14 | 2022-07-29 | 友达光电股份有限公司 | 显示装置及其制造方法 |
CN112133210B (zh) * | 2020-09-27 | 2022-06-17 | 湖北长江新型显示产业创新中心有限公司 | 一种Micro LED喷墨打印装置、转运方法、显示面板及显示装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2375996A1 (fr) * | 1976-12-29 | 1978-07-28 | Dainippon Printing Co Ltd | Feuille de transfert avec parties de protection |
CN101154643A (zh) * | 2006-09-25 | 2008-04-02 | 财团法人工业技术研究院 | 基板结构及基板结构的制作方法 |
CN102683352A (zh) * | 2011-03-18 | 2012-09-19 | 富士施乐株式会社 | 硅层转印基板以及半导体基板的制造方法 |
CN101916824B (zh) * | 2008-12-24 | 2012-12-19 | 索尼株式会社 | 转印基板和制造显示设备的方法 |
CN103025540A (zh) * | 2010-06-28 | 2013-04-03 | 雷恩哈德库兹基金两合公司 | 用于装饰表面的方法 |
CN105137662A (zh) * | 2015-10-15 | 2015-12-09 | 京东方科技集团股份有限公司 | 基板及其制作方法、显示装置 |
CN106926559A (zh) * | 2017-03-24 | 2017-07-07 | 京东方科技集团股份有限公司 | 转印基板及其制作方法、oled器件制作方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9105492B2 (en) * | 2012-05-08 | 2015-08-11 | LuxVue Technology Corporation | Compliant micro device transfer head |
US8791530B2 (en) * | 2012-09-06 | 2014-07-29 | LuxVue Technology Corporation | Compliant micro device transfer head with integrated electrode leads |
US9217541B2 (en) * | 2013-05-14 | 2015-12-22 | LuxVue Technology Corporation | Stabilization structure including shear release posts |
US9035279B2 (en) | 2013-07-08 | 2015-05-19 | LuxVue Technology Corporation | Micro device with stabilization post |
CN107078094B (zh) | 2014-06-18 | 2020-04-03 | 艾克斯瑟乐普林特有限公司 | 用于制备用于微组装的GaN及相关材料的系统及方法 |
-
2017
- 2017-11-10 CN CN201711105426.3A patent/CN107933064B/zh active Active
-
2018
- 2018-04-24 US US15/960,901 patent/US10861356B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2375996A1 (fr) * | 1976-12-29 | 1978-07-28 | Dainippon Printing Co Ltd | Feuille de transfert avec parties de protection |
CN101154643A (zh) * | 2006-09-25 | 2008-04-02 | 财团法人工业技术研究院 | 基板结构及基板结构的制作方法 |
CN101916824B (zh) * | 2008-12-24 | 2012-12-19 | 索尼株式会社 | 转印基板和制造显示设备的方法 |
CN103025540A (zh) * | 2010-06-28 | 2013-04-03 | 雷恩哈德库兹基金两合公司 | 用于装饰表面的方法 |
CN102683352A (zh) * | 2011-03-18 | 2012-09-19 | 富士施乐株式会社 | 硅层转印基板以及半导体基板的制造方法 |
CN105137662A (zh) * | 2015-10-15 | 2015-12-09 | 京东方科技集团股份有限公司 | 基板及其制作方法、显示装置 |
CN106926559A (zh) * | 2017-03-24 | 2017-07-07 | 京东方科技集团股份有限公司 | 转印基板及其制作方法、oled器件制作方法 |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109148652A (zh) * | 2018-08-23 | 2019-01-04 | 上海天马微电子有限公司 | 无机发光二极管显示面板及其制作方法和显示装置 |
CN109326549A (zh) * | 2018-09-19 | 2019-02-12 | 京东方科技集团股份有限公司 | 一种微发光二极管的转移方法、显示面板及其制备方法 |
CN109326549B (zh) * | 2018-09-19 | 2020-07-28 | 京东方科技集团股份有限公司 | 一种微发光二极管的转移方法、显示面板及其制备方法 |
WO2020191593A1 (zh) * | 2019-03-25 | 2020-10-01 | 厦门市三安光电科技有限公司 | 微发光组件、微发光二极管及微发光二极管转印方法 |
US11171271B2 (en) | 2019-04-24 | 2021-11-09 | PlayNitride Display Co., Ltd. | Micro device and structure thereof |
CN111864028A (zh) * | 2019-04-24 | 2020-10-30 | 錼创显示科技股份有限公司 | 微型元件及其结构 |
CN112133795B (zh) * | 2019-06-24 | 2022-04-08 | 天津三安光电有限公司 | 一种制造适于转移的半导体发光元件结构的方法 |
CN112133795A (zh) * | 2019-06-24 | 2020-12-25 | 天津三安光电有限公司 | 一种制造适于转移的半导体发光元件结构的方法 |
CN110416379A (zh) * | 2019-07-17 | 2019-11-05 | 南京中电熊猫平板显示科技有限公司 | 一种微型发光二极管器件、显示器及其制造方法 |
CN110311020A (zh) * | 2019-07-29 | 2019-10-08 | 厦门乾照光电股份有限公司 | 一种巨量转印方法及巨量转印装置 |
CN113035736A (zh) * | 2019-12-09 | 2021-06-25 | 群创光电股份有限公司 | 电子装置的制作方法 |
CN112992757A (zh) * | 2020-07-03 | 2021-06-18 | 重庆康佳光电技术研究院有限公司 | 微发光二极管芯片巨量转移方法 |
CN112992757B (zh) * | 2020-07-03 | 2022-04-29 | 重庆康佳光电技术研究院有限公司 | 微发光二极管芯片巨量转移方法 |
CN114078994A (zh) * | 2020-08-11 | 2022-02-22 | 重庆康佳光电技术研究院有限公司 | 微型led芯片转移方法及显示背板 |
CN114078994B (zh) * | 2020-08-11 | 2023-05-12 | 重庆康佳光电技术研究院有限公司 | 微型led芯片转移方法及显示背板 |
CN112382643A (zh) * | 2020-11-10 | 2021-02-19 | 福州京东方光电科技有限公司 | 转印基板、其制作方法及显示面板的制作方法、转印设备 |
CN112382643B (zh) * | 2020-11-10 | 2022-09-27 | 福州京东方光电科技有限公司 | 转印基板、其制作方法及显示面板的制作方法、转印设备 |
WO2023097468A1 (zh) * | 2021-11-30 | 2023-06-08 | 重庆康佳光电技术研究院有限公司 | 一种暂态基板组件及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
US20190147778A1 (en) | 2019-05-16 |
US10861356B2 (en) | 2020-12-08 |
CN107933064B (zh) | 2019-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107933064A (zh) | 一种转印基板及其制作方法 | |
CN105280678B (zh) | 像素阵列、金属掩膜、电气光学装置及电气设备 | |
US10950583B2 (en) | Transfer head and transfer system for semiconductor light-emitting device and method for transferring semiconductor light-emitting device | |
JP3187669B2 (ja) | ディスプレイ素子及びディスプレイ装置 | |
TWI244354B (en) | Deposition mask, manufacturing method thereof, display unit, manufacturing method thereof, and electronic apparatus including display unit | |
CN104661953B (zh) | 微型器件稳定柱 | |
EP3817079A1 (en) | Display panel, electronic device including same, and method for manufacturing display panel | |
CN110311029B (zh) | 一种Micro LED阵列基板及其制作方法 | |
JP2018523848A5 (zh) | ||
CN105359283A (zh) | 具有柱的微型发光二极管器件 | |
WO2018018895A1 (zh) | Oled阵列基板及其制作方法、oled显示面板 | |
CN110649070A (zh) | 柔性衬底、柔性显示面板及柔性衬底的制作方法 | |
CN109461744A (zh) | 一种双面显示面板、制作方法以及显示装置 | |
US20170034922A1 (en) | Detection method for electronic devices and electronic device transfer module having detecting elements | |
CN112952021B (zh) | 显示面板及显示装置 | |
CN108878468A (zh) | 一种显示基板及其制作方法、显示面板、显示装置 | |
CN106133930B (zh) | 半导体单元、半导体器件、发光装置、显示装置和半导体器件制造方法 | |
CN110416257A (zh) | 显示面板背板结构、其制备方法及顶发射型显示面板 | |
KR20220072777A (ko) | 유체 조립에 기반한 마이크로 발광 다이오드 디스플레이의 대량 전이 시스템 및 방법 | |
JP2003195783A (ja) | 表示装置及び表示装置の製造方法 | |
CN104576709A (zh) | Oled显示基板及其制备方法、可穿戴设备 | |
CN209747542U (zh) | 一种led芯片结构 | |
CN112750935A (zh) | 一种led芯片及其制作方法 | |
KR20220057129A (ko) | 반도체 발광소자 및 이를 제조하는 방법 | |
JP2003150075A (ja) | パネルモジュールのタイリング構造、パネルモジュールの接続方法、画像表示装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |