CN107910362A - 一种抗总剂量辐射的FinFET器件及其制备方法 - Google Patents

一种抗总剂量辐射的FinFET器件及其制备方法 Download PDF

Info

Publication number
CN107910362A
CN107910362A CN201711146246.XA CN201711146246A CN107910362A CN 107910362 A CN107910362 A CN 107910362A CN 201711146246 A CN201711146246 A CN 201711146246A CN 107910362 A CN107910362 A CN 107910362A
Authority
CN
China
Prior art keywords
dumbbell
fin bars
bars
shape fin
fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711146246.XA
Other languages
English (en)
Inventor
安霞
任哲玄
王家宁
黄如
张兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201711146246.XA priority Critical patent/CN107910362A/zh
Publication of CN107910362A publication Critical patent/CN107910362A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种抗总剂量辐射的FinFET器件及其制备方法。所述器件在半导体衬底上通过刻蚀形成“哑铃”形Fin条结构，一方面，增强了栅对“哑铃”形Fin条较薄中部电势控制能力，能够有效减少辐照在STI区引起的陷阱电荷对Fin条电势的影响；另一方面，增大了Fin两侧STI区距离，降低辐照引起的器件关态泄漏电流退化。相比普通体硅FinFET，本发明的“哑铃”形Fin条结构还增强了器件常态栅控能力，具有更大的开态电流。

Description

一种抗总剂量辐射的FinFET器件及其制备方法
技术领域
本发明涉及抗总剂量辐射的鳍式场效应晶体管(FinFET)器件及其制备方法，属于超大规模集成电路制造技术领域。
背景技术
为了使集成电路正常工作在恶劣的空间辐射环境中，需对器件的抗辐射性能提出较高要求。半导体器件受到电子、X射线、γ射线等辐照后，会产生总剂量辐射效应，导致器件直流特性发生变化，如阈值电压漂移、关态泄漏电流增加等，引起集成电路功耗增加、性能降低甚至功能失效。随着集成电路技术的飞速发展，器件特征尺寸已缩小到纳米尺度。FinFET器件具有良好的栅控能力，能够克服传统平面体硅器件所面临的短沟道效应、迁移率退化等问题，因此成为纳米级超大规模集成电路制造中的主流器件。现有的研究表明，体硅FinFET器件受总剂量辐照后关态泄漏电流显著增加。总剂量辐射在浅槽隔离(STI)区中引入的氧化层陷阱电荷是导致器件关态泄漏电流增大的主因。特别是当Fin宽较小时，总剂量辐射引起的器件关态泄漏电流退化更加严重。
发明内容
为了提高FinFET器件的抗总剂量辐射能力，本发明提出一种新型的抗总剂量辐射的FinFET器件及其制备方法。
本发明提出的抗总剂量辐射的FinFET器件通过刻蚀形成“哑铃”形Fin条结构。该Fin条结构上部宽度较大，中部宽度减小，增强两侧栅对Fin中部电势调控能力，而被STI区包裹的Fin下部宽度增加，减小辐照引起的泄漏电流增大。Fin条剖面形貌类似“哑铃”。一方面，栅对“哑铃”形Fin条较薄中部的电势控制能力增强，能够有效减少辐照在STI区产生的陷阱电荷对Fin条电势的影响；另一方面，“哑铃”形Fin条下部增大了Fin两侧STI区距离，降低辐照引起的器件关态泄漏电流增大。
具体的，本发明提供的抗总剂量辐射的FinFET器件，包括半导体衬底，在半导体衬底上具有与衬底相连的“哑铃”形Fin条结构，所述Fin条垂直于沟道方向的剖面为“哑铃”形，即Fin条中部较窄，向上和向下宽度增大；Fin条顶部至中部较窄区域侧壁表面具有横跨Fin条的栅极结构，与栅极结构接触的Fin条部分构成沟道区；Fin条下部被STI区包裹；源、漏位于沟道区两端。
上述抗总剂量辐射的FinFET器件中，所述“哑铃”形Fin条的材料可以是Si、Ge、SiGe、III-V族等半导体材料或它们的异质结构。进一步的，上述FinFET器件的“哑铃”形Fin条顶部宽度优选为1～50nm，中部最窄部分的宽度不超过顶部宽度的70％，被STI包裹部分的底部宽度不小于顶部宽度。
进一步的，“哑铃”形Fin条被STI区包裹部分侧面的倾斜角度(与水平方向夹角)应小于85°。
本发明还提供了一种上述抗总剂量辐射的FinFET器件的制备方法，包括以下步骤：
1)在半导体衬底上形成“哑铃”形Fin条；
2)在“哑铃”形Fin条下部形成浅槽隔离区；
3)在Fin条侧壁和顶部表面形成栅极结构，并在栅极结构的侧面形成侧墙；
4)光刻定义源漏区图形，掺杂并退火形成源漏。
上述步骤1)可以直接在半导体衬底上用刻蚀方法形成“哑铃”形Fin条，也可以在半导体衬底上先外延Fin条所需的半导体材料，然后再刻蚀该外延层得到“哑铃”形Fin条。
以体硅衬底上形成Si材料“哑铃”形Fin条为例，步骤1)中所述半导体衬底为体硅衬底，形成“哑铃”形Fin条的方法具体可包括：
1-1)在半导体衬底上淀积硬掩膜，光刻定义Fin条图形；
1-2)干法刻蚀硬掩膜和一定深度的半导体衬底，形成“哑铃”形Fin条的上部结构；
1-3)淀积一层氮化硅，并进行干法刻蚀，形成氮化硅侧墙；
1-4)各向同性刻蚀衬底至一定深度，湿法腐蚀去掉硬掩膜和侧墙，形成“哑铃”形Fin条结构。
所述步骤1-1)中硬掩膜可以是氧化硅层、氮化硅层、氧化硅/氮化硅叠层等，但不局限于上述材料，所用材料应具有较好的保形性。淀积硬掩膜的工艺可以采用低压化学气相淀积(Low Pressure Chemical Vapor Deposition，LPCVD)、等离子体增强化学气相淀积(Plasma Enhanced Chemical Vapor Deposition，PECVD)等方法。硬掩膜的厚度一般为10～200nm；Fin条上部宽度一般小于50nm。光刻优选为电子束光刻或193nm浸没式光刻等能形成纳米尺度线条的先进技术。
所述步骤1-2)中干法刻蚀衬底深度决定了“哑铃”形Fin条的上部高度，通常是1～30nm。
所述步骤1-4)中，各向同性刻蚀对衬底材料和硬掩膜应具有较好的刻蚀选择比，纵向刻蚀深度决定“哑铃”形Fin条中部和下部的总高度，横向刻蚀距离决定了“哑铃”形Fin条中部宽度。湿法腐蚀氮化硅可以采用加热浓磷酸溶液。
上述制备方法中，步骤2)具体可包括：
2-1)淀积浅槽隔离氧化物，并进行平坦化；
2-2)各向同性刻蚀浅槽隔离氧化物至一定深度，暴露出“哑铃”形Fin条上部和中部，较宽的下部Fin条被包围在氧化物中。
所述步骤2-1)中淀积浅槽隔离氧化物可以是二氧化硅，淀积厚度应保证填满Fin间沟槽。淀积工艺可与步骤1-1)中淀积硬掩膜工艺相同，应尽量保证浅槽隔离氧化物的质量。可通过CMP实现平坦化。
所述步骤2-2)中浅槽隔离氧化物的刻蚀深度决定了最终器件Fin高。
上述制备方法中，步骤3)和步骤4)为常规的工艺步骤。步骤3)包括PTS掺杂，淀积栅介质层，光刻、刻蚀形成栅电极，淀积氮化硅并刻蚀形成侧墙隔离层等。步骤4)包括光刻定义源漏区图形，离子掺杂并退火形成源漏，以及后续的工艺步骤：光刻、刻蚀接触孔，溅射金属，光刻、刻蚀形成金属互连，合金，钝化等。
本发明优点如下：
1)形成“哑铃”形Fin条结构，一方面，栅对“哑铃”形Fin条较窄中部的电势控制能力增强，能够有效减少辐照在STI区引起的陷阱电荷对Fin条电势的影响；另一方面，“哑铃”形Fin条增大了Fin两侧STI区距离，可以减弱STI区陷阱电荷相互耦合，降低辐照引起的器件关态泄漏电流增大。
2)与传统体硅FinFET相比，具有良好的栅控能力、更大的驱动电流。
3)与现有CMOS工艺完全兼容。
附图说明
图1为本发明器件在体硅衬底上“哑铃”形Fin条的结构示意图，其中示意了(a)、(b)剖面方向。
图2～图8为实施制备的抗总剂量辐射的体硅FinFET器件的关键工艺步骤示意图，各图中(a)为垂直于沟道方向的剖面图，(b)为平行于沟道方向的剖面图，分别对应于图1中的(a)、(b)剖面方向。
其中：1-衬底；2-氮化硅硬掩膜；3-“哑铃”形Fin条；4-保护“哑铃”形Fin条上部的氮化硅侧墙；5-浅槽隔离区(STI)；6-栅电极；7-栅介质；8-侧墙隔离层；9-源区；10-漏区。
具体实施方式
本发明提出了一种新型抗总剂量辐射的FinFET器件及其制备方法，该方法通过刻蚀形成“哑铃”形Fin条结构，增大了Fin条两侧STI区距离，减少辐照引起的器件关态泄漏电流退化。另外，相比普通体硅FinFET具有更强的栅控能力。下面结合附图对本发明进行详细说明。
根据下列步骤可以实现新型抗总剂量辐射的体硅FinFET器件，以NMOS为例：
步骤1.在P型(110)硅衬底上通过化学气相沉积法(CVD)淀积氮化硅层作为硬掩膜2，通过电子束光刻定义Fin条图形，刻蚀硬掩膜，露出衬底上表面，去胶，如图2所示；
步骤2.以氮化硅硬掩膜2为掩蔽，刻蚀衬底，形成“哑铃”形Fin条上部分结构，如图3所示；
步骤3.CVD淀积氮化硅并刻蚀，在“哑铃”形Fin条两侧形成氮化硅侧墙4，如图4所示；
步骤4.以氮化硅硬掩膜2和氮化硅侧墙4为掩蔽，各向同性刻蚀硅衬底，如图5所示；
步骤5.通过浓磷酸加热170℃，腐蚀去除氮化硅，形成“哑铃”形Fin条3，如图6所示；
步骤6.CVD淀积氧化硅，通过CMP实现平坦化，刻蚀氧化硅，形成STI区5，所得结构如图7所示；
步骤7.形成高K/金属栅叠层，光刻、刻蚀形成栅电极6，淀积氧化硅并刻蚀形成侧墙隔离层8；
步骤8.通过光刻定义源漏区图形，P+注入对源漏进行注入掺杂，通过退火激活杂质，形成源区9、漏区10，如图8所示；
步骤9.CVD淀积氧化硅，通过CMP实现平坦化；
步骤10.通过光刻、ICP刻蚀形成栅、源、漏各端的接触孔，去胶；
步骤11.溅射金属，光刻、刻蚀形成金属互连，合金。
该方法通过刻蚀形成“哑铃”形Fin条结构，一方面，增强了栅对“哑铃”形Fin条较薄中部电势控制能力，能够有效减少辐照在STI区引起的陷阱电荷对Fin条电势的影响；另一方面，增大了Fin两侧STI区距离，降低辐照引起的器件关态泄漏电流退化。相比普通体硅FinFET，“哑铃”形Fin条结构还增强了器件常态栅控能力，具有更大的开态电流。

Claims (10)

1.一种抗总剂量辐射的FinFET器件，包括半导体衬底，在半导体衬底上具有与衬底相连的“哑铃”形Fin条结构，所述Fin条垂直于沟道方向的剖面为“哑铃”形，即Fin条中部较窄，向上和向下宽度增大；Fin条顶部至中部较窄区域侧壁表面具有横跨Fin条的栅极结构，与栅极结构接触的Fin条部分构成沟道区；Fin条下部被STI区包裹；源、漏位于沟道区两端。
2.如权利要求1所述的FinFET器件，其特征在于，所述“哑铃”形Fin条的材料是Si、Ge、SiGe、III-V族半导体材料或它们的异质结构。
3.如权利要求1所述的FinFET器件，其特征在于，所述“哑铃”形Fin条顶部宽度为1～50nm，中部最窄部分的宽度不超过顶部宽度的70％，被STI包裹部分的底部宽度不小于顶部宽度。
4.如权利要求1所述的FinFET器件，其特征在于，“哑铃”形Fin条被STI区包裹部分侧面的倾斜角度小于85°。
5.权利要求1～4任一所述的FinFET器件的制备方法，包括以下步骤：
1)在半导体衬底上形成“哑铃”形Fin条；
2)在“哑铃”形Fin条下部形成浅槽隔离区；
3)在Fin条侧壁和顶部表面形成栅极结构，并在栅极结构的侧面形成侧墙；
4)光刻定义源漏区图形，掺杂并退火形成源漏。
6.如权利要求5所述的制备方法，其特征在于，步骤1)直接在半导体衬底上用刻蚀方法形成“哑铃”形Fin条，或者，在半导体衬底上先外延Fin条所需的半导体材料，然后再刻蚀该外延层得到“哑铃”形Fin条。
7.如权利要求5所述的制备方法，其特征在于，步骤1)中所述半导体衬底为体硅衬底，在其上形成“哑铃”形Fin条的方法包括：
1-1)在半导体衬底上淀积硬掩膜，光刻定义Fin条图形；
1-2)干法刻蚀硬掩膜和一定深度的半导体衬底，形成“哑铃”形Fin条的上部结构；
1-3)淀积一层氮化硅，并进行干法刻蚀，形成氮化硅侧墙；
1-4)各向同性刻蚀衬底至一定深度，湿法腐蚀去掉硬掩膜和侧墙，形成“哑铃”形Fin条结构。
8.如权利要求7所述的制备方法，其特征在于，所述步骤1-2)中干法刻蚀半导体衬底的深度为1～30nm。
9.如权利要求7所述的制备方法，其特征在于，所述步骤1-4)中各向同性刻蚀对硬掩膜和衬底材料具有较好的刻蚀选择比，纵向刻蚀深度决定“哑铃”形Fin条中部和下部的总高度，横向刻蚀距离决定了“哑铃”形Fin条中部宽度。
10.如权利要求5所述的制备方法，其特征在于，步骤2)包括：
2-1)淀积浅槽隔离氧化物，并进行平坦化；
2-2)各向同性刻蚀浅槽隔离氧化物至一定深度，暴露出“哑铃”形Fin条上部和中部，较宽的下部Fin条被包围在氧化物中。
CN201711146246.XA 2017-11-17 2017-11-17 一种抗总剂量辐射的FinFET器件及其制备方法 Pending CN107910362A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711146246.XA CN107910362A (zh) 2017-11-17 2017-11-17 一种抗总剂量辐射的FinFET器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711146246.XA CN107910362A (zh) 2017-11-17 2017-11-17 一种抗总剂量辐射的FinFET器件及其制备方法

Publications (1)

Publication Number Publication Date
CN107910362A true CN107910362A (zh) 2018-04-13

Family

ID=61846135

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711146246.XA Pending CN107910362A (zh) 2017-11-17 2017-11-17 一种抗总剂量辐射的FinFET器件及其制备方法

Country Status (1)

Country Link
CN (1) CN107910362A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112002642A (zh) * 2019-05-27 2020-11-27 北京大学 一种抗总剂量辐射效应的FinFET器件设计方法
US20220367394A1 (en) * 2021-05-12 2022-11-17 Yangtze Memory Technologies Co., Ltd. Memory peripheral circuit having three-dimensional transistors and method for forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070231997A1 (en) * 2006-03-31 2007-10-04 Doyle Brian S Stacked multi-gate transistor design and method of fabrication
US20090072279A1 (en) * 2007-08-29 2009-03-19 Ecole Polytechnique Federale De Lausanne (Epfl) Capacitor-less memory and abrupt switch based on hysteresis characteristics in punch-through impact ionization mos transistor (PI-MOS)
CN104078324A (zh) * 2013-03-29 2014-10-01 中国科学院微电子研究所 堆叠纳米线制造方法
CN104282559A (zh) * 2013-07-02 2015-01-14 中国科学院微电子研究所 堆叠纳米线mos晶体管及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070231997A1 (en) * 2006-03-31 2007-10-04 Doyle Brian S Stacked multi-gate transistor design and method of fabrication
US20090072279A1 (en) * 2007-08-29 2009-03-19 Ecole Polytechnique Federale De Lausanne (Epfl) Capacitor-less memory and abrupt switch based on hysteresis characteristics in punch-through impact ionization mos transistor (PI-MOS)
CN104078324A (zh) * 2013-03-29 2014-10-01 中国科学院微电子研究所 堆叠纳米线制造方法
CN104282559A (zh) * 2013-07-02 2015-01-14 中国科学院微电子研究所 堆叠纳米线mos晶体管及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112002642A (zh) * 2019-05-27 2020-11-27 北京大学 一种抗总剂量辐射效应的FinFET器件设计方法
US20220367394A1 (en) * 2021-05-12 2022-11-17 Yangtze Memory Technologies Co., Ltd. Memory peripheral circuit having three-dimensional transistors and method for forming the same

Similar Documents

Publication Publication Date Title
TWI544529B (zh) 鰭狀場效電晶體裝置與其形成方法
JP5128110B2 (ja) 方法、半導体構造（準自己整合ソース／ドレインフィンｆｅｔプロセス）
US8637384B2 (en) FinFET parasitic capacitance reduction using air gap
US8609480B2 (en) Methods of forming isolation structures on FinFET semiconductor devices
CN107039278A (zh) 半导体器件及其形成方法
TWI595666B (zh) 用於非平面電晶體之鎢閘極技術（三）
CN103928335B (zh) 半导体器件及其制造方法
CN103855011B (zh) FinFET及其制造方法
JP5404671B2 (ja) 半導体装置
CN108122774A (zh) 用于全环栅半导体结构的阈值电压调整
US20050199949A1 (en) Tri-gate devices and methods of fabrication
US11552080B2 (en) Method of making multiple nano layer transistors to enhance a multiple stack CFET performance
CN103855010B (zh) FinFET及其制造方法
CN103872132A (zh) 金属氧化物半导体(mos)晶体管及其制作方法
CN103311123B (zh) 半导体器件制造方法
JP2010258124A (ja) 半導体装置及び半導体装置の製造方法
CN108695321B (zh) 半导体装置及其制造方法
CN107068679A (zh) 半导体装置与其形成方法
CN107946354A (zh) 一种抗总剂量辐射的SOI FinFET器件及其制备方法
CN104934475A (zh) 基于65nm工艺的环栅抗辐照MOS场效应管
CN107910362A (zh) 一种抗总剂量辐射的FinFET器件及其制备方法
CN103594513B (zh) 半导体器件及其制造方法
US10714477B2 (en) SiGe p-channel tri-gate transistor based on bulk silicon and fabrication method thereof
CN106952959A (zh) 一种锗硅沟道鳍式场效应晶体管及其制备方法
CN103762177A (zh) 具有嵌入式硅锗源漏区域的场效应晶体管中邻近效应的减少

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination