CN107888798A - 图像读取装置和半导体装置 - Google Patents

图像读取装置和半导体装置 Download PDF

Info

Publication number
CN107888798A
CN107888798A CN201710784613.2A CN201710784613A CN107888798A CN 107888798 A CN107888798 A CN 107888798A CN 201710784613 A CN201710784613 A CN 201710784613A CN 107888798 A CN107888798 A CN 107888798A
Authority
CN
China
Prior art keywords
terminal
signal
output
circuit
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710784613.2A
Other languages
English (en)
Inventor
佐野贤史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN107888798A publication Critical patent/CN107888798A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
    • H04N1/19—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays
    • H04N1/191—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays the array comprising a one-dimensional array, or a combination of one-dimensional arrays, or a substantially one-dimensional array, e.g. an array of staggered elements
    • H04N1/192—Simultaneously or substantially simultaneously scanning picture elements on one main scanning line
    • H04N1/193—Simultaneously or substantially simultaneously scanning picture elements on one main scanning line using electrically scanned linear arrays, e.g. linear CCD arrays
    • H04N1/1931—Simultaneously or substantially simultaneously scanning picture elements on one main scanning line using electrically scanned linear arrays, e.g. linear CCD arrays with scanning elements electrically interconnected in groups
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/024—Details of scanning heads ; Means for illuminating the original
    • H04N1/028—Details of scanning heads ; Means for illuminating the original for picture information pick-up
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/40—Picture signal circuits
    • H04N1/40056—Circuits for driving or energising particular reading heads or original illumination means
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/40—Picture signal circuits
    • H04N1/40068—Modification of image resolution, i.e. determining the values of picture elements at new relative positions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/701—Line sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/701—Line sensors
    • H04N25/7013—Line sensors using abutted sensors forming a long line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/0077—Types of the still picture apparatus
    • H04N2201/0081—Image reader
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/0077—Types of the still picture apparatus
    • H04N2201/0094—Multifunctional device, i.e. a device capable of all of reading, reproducing, copying, facsimile transception, file transception

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Facsimile Heads (AREA)
  • Facsimile Scanning Arrangements (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明提供图像读取装置和半导体装置，图像读取装置中包含的多个图像读取芯片的各个图像读取芯片包含：读出电路，其读出从像素部输出的像素信号；传输布线；输出电路，其输出像素信号；电容器，其选择性地连接于传输布线与输出电路之间；以及恒压电路。恒压电路经由输出电路选择性地与所述电容器的第一端子连接。

Description

图像读取装置和半导体装置
技术领域
本发明涉及图像读取装置和半导体装置。
背景技术
已开发出使用接触式图像传感器的图像读取装置(扫描仪)以及对该图像读取装置添加打印功能而成的复印机及复合打印机等。作为图像读取装置中使用的接触式图像传感器，采用使用设置于半导体基板的光电二极管的结构。扫描仪等图像读取装置一般具有多个传感器芯片(图像读取芯片)，该传感器芯片由许多具有1个或多个光电二极管的像素部沿1个方向排列配置而成。
例如，专利文献1公开有一种光电转换装置以及连接有多个光电转换装置的多芯片传感器装置，其中，所述光电转换装置包含光电元件、蓄积由光电元件产生的电荷的蓄积电容元件、用于依次输出蓄积于蓄积电容元件中的电荷的缓冲电路以及输出缓冲电路的信号的输出放大器。能够将该光电转换装置应用于图像读取芯片，并且，能够将多芯片传感器装置应用于图像读取装置中包含的图像传感器模块。
【专利文献1】日本特开平4-177984号公报
但是，在多芯片传感器装置(图像传感器模块)中，由于光电转换装置(图像读取芯片)间的特性偏差，在多个图像读取芯片的边界处，读取图像特别有可能产生缺陷，存在改善的余地。
发明内容
本发明正是鉴于以上的问题而完成的，根据本发明的几个方式，可提供一种图像读取装置，该图像读取装置包含排列有多个图像读取芯片的图像传感器模块，能够校正图像读取芯片间的特性偏移，提高读取画质。此外，根据本发明的几个方式，可提供一种能够校正偏移的半导体装置。
本发明正是为了解决前述课题的至少一部分而完成的，可作为以下的方式或应用例来实现。
[应用例1]
本应用例的图像读取装置包含用于读取图像的多个图像读取芯片，其中，所述多个图像读取芯片各自具有：像素部，其包含接收来自所述图像的光而进行光电转换的受光元件，输出像素信号；读出电路部，其读出从所述像素部输出的所述像素信号；传输布线，其传输由所述读出电路部读出的所述像素信号；输出电路，其输出所述像素信号；电容器，该电容器的第一端子选择性地与所述传输布线连接，该电容器的第二端子选择性地与所述输出电路连接；以及恒压输出部，其输出恒定的电压信号，所述恒压输出部经由所述输出电路选择性地与所述电容器的所述第一端子连接。
根据本应用例的图像读取装置，当电容器的第一端子经由输出电路与恒压输出部连接时，能够蓄积包含与从恒压输出部输出的恒定的电压信号对应的偏移成分的电荷。此外，当电容器的第一端子与传输布线连接，第二端子与输出电路连接时，能够利用电容器中蓄积的包含偏移成分的电荷对偏移成分进行校正。因此，根据本应用例的图像读取装置，能够抑制多个图像读取芯片间的偏差，能够防止多个图像读取芯片的边界处的读取图像的缺陷。
[应用例2]
在所述应用例的图像读取装置中，也可以是，当所述像素信号被传输到所述传输布线时，所述电容器的所述第一端子与所述传输布线连接，所述电容器的所述第二端子与所述输出电路连接。
根据本应用例的图像读取装置，当像素信号被传输到传输布线时，蓄积有电荷的电容器的第一端子与传输布线连接，第二端子与输出电路连接。因此，根据本应用例的图像读取装置，能够对多个像素信号校正偏移成分。
[应用例3]
本应用例的图像读取装置包含用于读取图像的多个图像读取芯片，其中，所述多个图像读取芯片各自具有：像素部，其包含接收来自所述图像的光而进行光电转换的受光元件，输出像素信号；读出电路部，其读出从所述像素部输出的所述像素信号；传输布线，其传输由所述读出电路部读出的所述像素信号；输出电路，其输出所述像素信号；运算放大器，该运算放大器的第一输入端子与所述传输布线连接，该运算放大器的输出端子与所述输出电路连接；电容器，该电容器的第一端子选择性地与所述运算放大器的第二输入端子连接，该电容器的第二端子选择性地与所述输出电路连接；以及恒压输出部，其输出恒定的电压信号，所述恒压输出部经由所述输出电路选择性地与所述电容器的所述第一端子连接。
根据本应用例的图像读取装置，当电容器的第一端子经由输出电路与恒压输出部连接时，能够蓄积包含与从恒压输出部输出的恒定的电压信号对应的偏移成分的电荷。此外，当电容器的第一端子与传输布线和运算放大器电连接(虚短路)，第二端子与输出电路连接时，能够利用电容器中蓄积的包含偏移成分的电荷对偏移成分进行校正。因此，根据本应用例的图像读取装置，能够抑制多个图像读取芯片间的偏差，能够防止多个图像读取芯片的边界处的读取图像的缺陷。
进而，根据本应用例的图像读取装置，由于传输像素信号的传输布线具有运算放大器，利用运算放大器进行阻抗转换，因此，不会受到输出电路的阻抗特性变动的影响。因此，根据本应用例的图像读取装置，能够进一步抑制多个图像读取芯片间的偏差，能够更可靠地防止多个图像读取芯片的边界处的读取图像的缺陷。
[应用例4]
在所述应用例的图像读取装置中，也可以是，当所述像素信号被传输到所述传输布线时，所述电容器的所述第一端子与所述运算放大器的第二输入端子连接，所述电容器的所述第二端子与所述输出电路连接。
根据本应用例的图像读取装置，当像素信号被传输到传输布线时，蓄积有电荷的电容器的第一端子经由运算放大器与传输布线连接(虚短路)，第二端子与输出电路连接。因此，根据本应用例的图像读取装置，能够对多个像素信号校正偏移成分。
[应用例5]
在所述应用例的图像读取装置中，也可以是，所述恒压输出部在所述像素信号被传输到所述传输布线之前，经由所述输出电路与所述电容器的所述第一端子连接。
根据本应用例的图像读取装置，恒压输出部在像素信号被传输到传输布线之前，经由输出电路与电容器的第一端子连接，从而蓄积电荷。因此，根据本应用例的图像读取装置，电容器中蓄积的电荷是由于在无助于像素信号的情况下经由输出电路从恒压输出部提供的电压而产生的，因此能够提高校正精度。
[应用例6]
在所述应用例的图像读取装置中，也可以是，所述恒压输出部输出的所述电压信号是根据第一基准电压生成的，所述第一基准电压是在所述多个图像读取芯片间公共的电压。
根据本应用例的图像读取装置，恒压输出部输出的电压是根据多个图像读取芯片间公共的第一基准电压生成的。即，多个图像读取芯片各自的电容器中蓄积的电荷是根据多个图像读取芯片间公共的电压信号蓄积的。因此，根据本应用例的图像读取装置，能够进一步抑制多个图像读取芯片间的校正偏差，能够防止多个图像读取芯片的边界处的读取图像的缺陷。
[应用例7]
在所述应用例的图像读取装置中，也可以是，所述电容器的所述第二端子在所述像素信号被传输到所述传输布线之前选择性地与第二基准电压连接。
根据本应用例的图像读取装置，电容器的第二端子在像素信号被传输到传输布线之前与第二基准电压连接，因此，电容器中蓄积的电荷是由从恒压输出部输出的恒定的电压信号和第二基准电压确定的。因此，根据本应用例的图像读取装置，能够提高电容器中蓄积的包含偏移成分的电荷的精度，从而能够进一步提高校正精度。
[应用例8]
在所述应用例的图像读取装置中，也可以是，所述第二基准电压是在所述多个图像读取芯片间公共的电压。
根据本应用例的图像读取装置，电容器的第二端子在像素信号被传输到传输布线之前与多个图像读取芯片间公共的第二基准电压连接，因此，多个图像读取芯片各自的电容器中蓄积的电荷是由从恒压输出部输出的恒定的电压信号和多个图像读取芯片间公共的第二基准电压确定的。因此，根据本应用例的图像读取装置，能够进一步抑制多个图像读取芯片间的校正偏差，能够防止多个图像读取芯片的边界处的读取图像的缺陷。
[应用例9]
在所述应用例的图像读取装置中，也可以是，所述第一基准电压与所述第二基准电压是相同的电压。
根据本应用例的图像读取装置，由于第一基准电压与第二基准电压是相同的电压，因此，施加于电容器的两端电压的电位差较小，从而能够减少为了校正多个图像读取芯片间的偏差所需的电荷。
[应用例10]
在所述应用例的图像读取装置中，也可以是，所述输出电路是源极跟随电路。
根据本应用例的图像读取装置，通过设输出电路为源极跟随电路，能够实现电路的简化，能够削减安装面积，从而能够实现图像读取芯片的小型化。
[应用例11]
在所述应用例的图像读取装置中，也可以是，所述读出电路部和所述恒压输出部分别是源极跟随电路。
根据本应用例的图像读取装置，通过设读出电路部和恒压输出部为源极跟随电路，能够减小传输布线的阻抗的影响，从而能够抑制读取图像的质量劣化。
进而，根据本应用例的图像读取装置，通过设读出电路部和恒压输出部双方为同一结构的源极跟随电路，能够进一步抑制读出电路部和恒压输出部的多个图像读取芯片间的校正偏差，能够防止多个图像读取芯片的边界处的读取图像的缺陷。
[应用例12]
在所述应用例的图像读取装置中，也可以是，所述源极跟随电路是包含耗尽型场效应晶体管的结构。
根据本应用例的图像读取装置，通过设源极跟随电路为耗尽型场效应晶体管，能够减少由于各个閾值电压而引起的电压下降。因此，能够扩大源极跟随电路的输出的动态范围，对于读取画质的提高也是有效的。
[应用例13]
本应用例的半导体装置具有：像素部，其包含接收光而进行光电转换的受光元件，输出像素信号；读出电路部，其读出从所述像素部输出的所述像素信号；传输布线，其传输由所述读出电路部读出的所述像素信号；输出电路，其输出所述像素信号；电容器，该电容器的第一端子选择性地与所述传输布线连接，该电容器的第二端子选择性地与所述输出电路连接；以及恒压输出部，其输出恒定的电压信号，所述恒压输出部经由所述输出电路选择性地与所述电容器的所述第一端子连接。
根据本应用例的半导体装置，当电容器的第一端子经由输出电路与恒压输出部连接时，能够蓄积包含与从恒压输出部输出的恒定的电压信号对应的偏移成分的电荷。此外，当电容器的第一端子与传输布线连接，第二端子与输出电路连接时，经由输出电路输出利用电容器中蓄积的包含偏移成分的电荷校正后的信号。因此，根据本应用例的半导体装置，能够输出对半导体装置中包含的偏移成分校正后的信号。
[应用例14]
本应用例的半导体装置具有：像素部，其包含接收光而进行光电转换的受光元件，输出像素信号；读出电路部，其读出从所述像素部输出的所述像素信号；传输布线，其传输由所述读出电路部读出的所述像素信号；输出电路，其输出所述像素信号；运算放大器，该运算放大器的第一输入端子与所述传输布线连接，该运算放大器的输出端子与所述输出电路连接；电容器，该电容器的第一端子选择性地与所述运算放大器的第二输入端子连接，该电容器的第二端子选择性地与所述输出电路连接；以及恒压输出部，其输出恒定的电压信号，所述恒压输出部经由所述输出电路选择性地与所述电容器的所述第一端子连接。
根据本应用例的半导体装置，当电容器的第一端子经由输出电路与恒压输出部连接时，能够蓄积包含与从恒压输出部输出的恒定的电压信号对应的偏移成分的电荷。此外，当电容器的第一端子与传输布线和运算放大器电连接(虚短路)，第二端子与输出电路连接时，经由输出电路输出利用电容器中蓄积的包含偏移成分的电荷校正后的信号。因此，根据本应用例的半导体装置，能够输出对半导体装置中包含的偏移成分校正后的信号。
进而，根据本应用例的半导体装置，由于传输像素信号的传输布线具有运算放大器，利用运算放大器进行阻抗转换，因此，能够在不受到输出电路的阻抗特性变动的影响的情况下对偏移成分进行校正。
附图说明
图1是示出本实施方式的复合机的外观立体图。
图2是示出扫描仪单元的内部结构的立体图。
图3是示意性地示出图像传感器模块的结构的分解立体图。
图4是示意性地示出图像读取芯片的配置的俯视图。
图5是示出扫描仪单元的功能结构例的图。
图6是示出图像读取芯片的功能结构例的图。
图7是第一实施例的时序图。
图8是示出像素电路的电路结构例的图。
图9是示出读出电路部的电路结构例的图。
图10是示出第一实施例的恒压输出部、校正电路和输出电路的电路结构的图。
图11是示出第二实施例的恒压输出部、校正电路和输出电路的电路结构的图。
标号说明
1：复合机(复合装置)；2：打印机单元(图像记录装置)；3：扫描仪单元(图像读取装置)；4：铰链部；11：上框架；12：图像读取部；13：上盖；16：下外壳；17：上外壳；31：传感器单元；32：传感器滑架；33：引导轴；34：传感器移动机构；41：图像传感器模块；63：操作部；65：装置壳体；66：排出口；100：定时控制电路；101：驱动电路；102：水平扫描电路；110：像素电路；111：受光元件；112：反相放大部；113：开关；114：电容；120：读出电路；121：降噪电路；122、125：电容；123：反相放大部；124、126、127：开关；128：逻辑反转元件；131：存储器电路；132、134：开关；133：电容；135：NMOS晶体管；136：恒流源；140：输出电路；141：NMOS晶体管；142：开关；143：恒流源；150：校正电路；151：电容；152、153、154、155、156：开关；157：逻辑反转元件；158：运算放大器；160：校正控制电路；170：恒压输出电路；171：电容；172：NMOS晶体管；173：开关；174：恒流源；180：传输布线；200：控制部；202：模拟前端(AFE)；411：外壳；412：光源；412B：蓝色LED；412G：绿色LED；412R：红色LED；413：透镜；414：模块基板；415：图像读取芯片(半导体装置)；416：基准电压生成部；416-1：第一基准电压生成部；416-2：第二基准电压生成部；CAL：校正信号；CE_I：芯片使能信号；CE_O：芯片使能信号；CE：芯片使能信号；CLK：时钟信号；DrvB：驱动信号；DrvG：驱动信号；DrvR：驱动信号；EN：输出使能信号；READ：读出信号；RES：分辨率设定信号；RST1：第一复位信号；RST2：第二复位信号；SEL：选择信号SEL；Vcds：像素信号；Vd：虚电压；Vo：图像信号；Vo_0：校正输出电压；Vref：基准电压；Vref1：第一基准电压；Vref2：第二基准电压；Vs：像素信号；Vt：像素信号。
具体实施方式
以下，使用附图详细地说明本发明的优选实施方式。使用的附图是为了便于说明。另外，以下说明的实施方式并非不合理地限定权利要求书中记载的本发明的内容。此外，以下说明的结构并非全是本发明的必要技术特征。
以下，参照附图对应用本发明的图像读取装置的复合机1(复合装置)进行说明。
1.第1实施方式
1.1复合机(复合装置)的结构
图1是示出第一实施方式的复合机1的外观立体图。如图1所示，复合机1一体地具有作为装置主体的打印机单元2(图像记录装置)和配设在打印机单元2上部的作为上单元的扫描仪单元3(图像读取装置)。另外，以下设图1中的前后方向为X轴方向，左右方向为Y轴方向进行说明。
另一方面，如图1所示，打印机单元2具有：输送部(未图示)，其沿输送路径输送单页的记录介质(打印用纸及单页纸)；打印部(未图示)，其配设在输送路径上方，以喷墨方式对记录介质进行打印处理；面板形式的操作部63，其配设在前表面上；装置框架(未图示)，其搭载有输送部、打印部以及操作部63；以及装置壳体65，其覆盖上述部分。在装置壳体65上设有将结束打印后的记录介质排出的排出口66。此外，虽然省略图示，在后表面下部配设有USB端口和电源端口。即，复合机1构成为可经由USB端口与计算机等连接。
扫描仪单元3经由后端部的铰链部4转动自如地被支承于打印机单元2，并开闭自如地覆盖打印机单元2的上部。即，通过沿转动方向上拉扫描仪单元3而使打印机单元2的上表面开口部露出，经由该上表面开口部使打印机单元2的内部露出。另一方面，通过沿转动方向下拉扫描仪单元3而使扫描仪单元3载置于打印机单元2上，从而利用扫描仪单元3将该上表面开口部封闭。由此，成为能够通过敞开扫描仪单元3而进行墨盒的更换及卡纸的消除等的结构。
图2是示出扫描仪单元3的内部结构的立体图。如图1和图2所示，扫描仪单元3具有作为框体的上框架11、收纳在上框架11中的图像读取部12以及转动自如地支承于上框架11上部的上盖13。如图2所示，上框架11具有收纳图像读取部12的箱型下外壳16和覆盖下外壳16顶面的上外壳17。在上外壳17上大范围地配设有玻璃制成的原稿载置板(原稿台：未图示)，将被读取面朝下的被读取介质(原稿)载置于该原稿载置板上。另一方面，下外壳16形成为使上表面敞开的较浅的箱状。
如图2所示，图像读取部12具有行传感器方式的传感器单元31、搭载有传感器单元31的传感器滑架32、沿Y轴方向延伸且将传感器滑架32支承成滑动自如的引导轴33以及使传感器滑架32沿引导轴33移动的自走式的传感器移动机构34。传感器单元31具有沿X轴方向延伸的CMOS(Complementary metal-oxide-semiconductor：互补金属氧化物半导体)行传感器即图像传感器模块41，借助马达驱动的传感器移动机构34而沿引导轴33在Y轴方向上往复运动。由此，读取原稿载置板上的被读取介质(原稿)的图像。另外，搭载于传感器单元31的图像传感器模块41也可以是CCD(Charge Coupled Device，电荷耦合元件)行传感器。
图3是示意性地示出图像传感器模块41的结构的分解立体图。在图3所示的例子中，图像传感器模块41构成为包含外壳411、光源412、透镜413、模块基板414以及用于读取图像的图像读取芯片415(半导体装置)。光源412、透镜413以及图像读取芯片415被收纳在外壳411与模块基板414之间。外壳411上设有缝。光源412例如具有R、G、B的各发光二极管(LED：Light emitting diode)，使R、G、B的各发光二极管(红色LED、绿色LED、蓝色LED)一边高速地切换一边依次发光。光源412发出的光经由该缝照射到被读取介质，来自被读取介质的光经由该缝输入到透镜413。透镜413将输入的光引导至图像读取芯片415。
图4是示意性地示出图像读取芯片415的配置的俯视图。如图4所示，多个图像读取芯片415沿一维方向(图4中为X轴方向)排列配置在模块基板414上。多个图像读取芯片415分别具有配置成一列的许多受光元件111(参照图6、图8)，能够实现多个图像读取芯片415具有的受光元件的密度越高则读取图像的分辨率越高的扫描仪单元3。此外，能够实现图像读取芯片415的数量越多则越能够读取较大图像的扫描仪单元3。
1.2扫描仪单元(图像读取装置)的功能结构
图5是扫描仪单元3的功能结构图。在图5所示的例子中，扫描仪单元3构成为包含控制部200、模拟前端(AFE)202、光源412、多个图像读取芯片415以及基准电压生成部416。如前所述，光源412具有红色LED412R、绿色LED412G和蓝色LED412B，多个图像读取芯片415排列配置在模块基板414上。基准电压生成部416包含第一基准电压生成部416-1和第二基准电压生成部416-2，生成并输出公共提供给多个图像读取芯片415的电压。此外，红色LED412R、绿色LED412G和蓝色LED412B也可以分别存在多个。进而，控制部200、模拟前端(AFE)202和基准电压生成部416也可以设置于模块基板414或与模块基板414不同的未图示的基板上。控制部200、模拟前端(AFE)202和基准电压生成部416也可以分别通过集成电路(IC：Integrated Circuit)来实现。
当设图像的读取周期为T时，控制部200每隔3T对红色LED412R提供固定曝光时间Δt的驱动信号DrvR，以使红色LED412R发光。同样，控制部200每隔3T对绿色LED412G提供曝光时间Δt的驱动信号DrvG，以使绿色LED412G发光，每隔3T对蓝色LED412B提供曝光时间Δt的驱动信号DrvB，以使蓝色LED412B发光。在读取周期T内，控制部200仅使红色LED412R、绿色LED412G和蓝色LED412B中的任意一个发光。
此外，控制部200对多个图像读取芯片415公共提供时钟信号CLK和分辨率设定信号RES。时钟信号CLK是图像读取芯片415的动作时钟信号，分辨率设定信号RES是用于设定扫描仪单元3对图像的读取分辨率的信号。以下，分辨率设定信号RES是2比特的信号，当分辨率设定信号RES是“00”时设定成1200dpi的分辨率，分辨率设定信号RES是“01”时设定成600dpi的分辨率，分辨率设定信号RES是“10”时设定成300dpi的分辨率。
当芯片使能信号CEi(i＝1～m)有效(本实施方式中为高脉冲)时，多个图像读取芯片415与时钟信号CLK同步地动作，根据由于红色LED412R、绿色LED412G或蓝色LED412B发光而由受光元件111从形成于被读取介质的图像接收到的光，生成并输出具有根据分辨率设定信号RES设定的分辨率的图像信息的图像信号Vo。
基准电压生成部416构成为包含第一基准电压生成部416-1和第二基准电压生成部416-2。第一基准电压生成部416-1生成第一基准电压Vref1，公共提供到多个图像读取芯片415-i间。此外，第二基准电压生成部416-2生成第二基准电压Vref2，公共提供到多个图像读取芯片415-i间。在第一实施方式中，第一基准电压Vref1和第二基准电压Vref2被用于多个图像读取芯片415-i间的输出特性的偏差校正。另外，与后述的详细的电路结构和动作一起说明偏差校正的方法。
模拟前端(AFE)202接收多个图像传感器模块415-i输出的图像信号Vo，对图像信号Vo进行放大处理及A/D转换处理而转换成包含与受光元件111的受光量对应的数字值的数字信号，将各数字信号依次发送到控制部200。
控制部200接收从模拟前端(AFE)202依次发送的各数字信号，生成图像传感器模块41的读取图像信息。
1.3图像读取芯片(半导体装置)的电路结构和动作
图6是图像读取芯片415的功能结构图。此外，图7是由扫描仪单元3读取图像的分辨率被设定成1200dpi时的、与多个图像读取芯片415的动作有关的信号的时序图。另外，在本实施方式中，以分辨率为1200dpi进行说明，但是，也可以是600dpi、300dpi的分辨率，或者，还可以使用其它分辨率。
图6所示的图像读取芯片415具有定时控制电路100、驱动电路101、水平扫描电路102、多个像素电路110-j(j＝1～n)(本实施方式的像素部)、多个读出电路120-j(j＝1～n)(本实施方式的读出电路部)、输出电路140、校正电路150、校正控制电路160和恒压输出电路170(本实施方式的恒压输出部)。
定时控制电路100具有未图示的计数器，该计数器对时钟信号CLK的脉冲进行计数，按照每个读取周期T对计数值进行初始化，根据该计数器的输出值(计数值)生成控制驱动电路101的动作的控制信号、控制水平扫描电路102的动作的控制信号以及控制校正控制电路160的动作的控制信号。
此外，定时控制电路100接收被输入到图像读取芯片415的有效(高脉冲)的芯片使能信号CE_I，生成并输出有效(选择信号高电平)固定时间的选择信号SEL-1。进而，在输出最后的选择信号SEL-n时，对下一个图像读取芯片415输出有效(高脉冲)的芯片使能信号CE_O。
驱动电路101根据来自定时控制电路100的控制信号，在图像的读取周期T内，在红色LED412R、绿色LED412G或蓝色LED412B发光前的规定的定时产生有效(本实施方式中为高电平)固定时间的与时钟信号CLK同步的第一复位信号RST1和第二复位信号RST2(参照图7)。该第一复位信号RST1被公共提供给全部多个像素电路110-j(j＝1～n)，第二复位信号RST2被公共提供给全部多个读出电路120-j(j＝1～n)。
此外，驱动电路101根据来自定时控制电路100的控制信号，在读取周期T内，在红色LED412R、绿色LED412G或蓝色LED412B结束发光后的规定的定时产生有效(本实施方式中为高电平)固定时间的与时钟信号CLK同步的读出信号READ(参照图7)。该读出信号READ被公共提供给全部多个读出电路120-j(j＝1～n)。
根据来自驱动电路101的第一复位信号RST1而分别对多个像素电路110-j(j＝1～n)进行初始化，然后，多个像素电路110-j(j＝1～n)输出与由于红色LED412R、绿色LED412G或蓝色LED412B的发光而在曝光时间Δt的期间内从被读取介质接收到的光对应的多个像素信号Vs-j(j＝1～n)。
根据来自驱动电路101的第二复位信号RST2而分别对多个读出电路120-j(j＝1～n)进行初始化，然后，当从驱动电路101提供的读出信号READ有效(本实施方式中为高电平)时，保持与从多个像素电路110-j(j＝1～n)读出的多个像素信号Vs-j(j＝1～n)对应的电荷。
进而，与被多个读出电路120-j(j＝1～n)保持的多个像素信号Vs-j(j＝1～n)对应的电荷依照从水平扫描电路102输入的多个选择信号SEL-j(j＝1～n)，作为多个像素信号Vt-j(j＝1～n)被输出至传输布线180。
水平扫描电路102根据来自定时控制电路100的控制信号和分辨率设定信号RES，在读取周期T内依次产生分别在读出信号READ有效(高电平)前(在前一个读取周期T内读出信号READ从有效(高电平)变化成无效(低电平)后)的规定的定时有效(本实施方式中为高电平)固定时间的、与时钟信号CLK同步的多个选择信号SEL-j(j＝1～n)(参照图7)。当分辨率设定信号RES为“00”时(设定成1200dpi时)，该水平扫描电路102产生逐个依次有效(高电平)时钟信号CLK的1个周期量的多个选择信号SEL-j(j＝1～n)(参照图7)。此外，虽然未图示，但是，当分辨率设定信号RES为“01”时(设定成600dpi时)，水平扫描电路102依次产生每2个同时依次有效(高电平)时钟信号CLK的2个周期量的多个选择信号SEL-j(j＝1～n)，当分辨率设定信号RES为“10”时(设定成300dpi时)，依次产生每4个同时依次有效(高电平)时钟信号CLK的4个周期量的多个选择信号SEL-j(j＝1～n)。
在输出电路140中，从定时控制电路100输入的输出使能信号EN有效(本实施方式中为高电平)，当对传输布线180依次传输多个选择信号SEL-j(j＝1～n)时，依次放大多个像素信号Vt-j(j＝1～n)，输出包含放大后的多个像素信号Vt-j(j＝1～n)的图像信号Vo。另外，当后述的校正信号CAL至少无效(本实施方式中为低电平)时，输出使能信号EN与时钟信号CLK同步地有效(高电平)，当最后的选择信号SEL-n从有效(高电平)变成无效(低电平)时，输出使能信号EN无效(低电平)。(参照图7)
在校正信号CAL有效(本实施方式中为高电平)的期间内，校正电路150基于校正输出电压Vo_0、第二基准电压Vref2蓄积校正成分，在校正信号CAL无效(低电平)的期间内，将加进校正成分后的信号输出至输出电路140。
校正控制电路160输出用于控制校正电路150和恒压输出电路170的校正信号CAL。例如，当读出信号READ变成有效(高电平)时，校正信号CAL有效(高电平)。此外，校正信号CAL在至少最初的选择信号SEL-1变成有效(高电平)之前无效(低电平)。(参照图7)
恒压输出电路170基于第一基准电压Vref1生成虚电压Vd并输出至传输布线180。这里，恒压输出电路170至少在校正信号CAL有效(高电平)的期间内将虚电压Vd提供给传输布线180。
1.4电路结构和动作
图6所示的多个像素电路110-j(j＝1～n)全部是相同的电路结构，以下，将多个像素电路110-j(j＝1～n)全部记作像素电路110，多个像素电路110-j(j＝1～n)的各多个像素信号Vs-j(j＝1～n)全部记作像素信号Vs，对它们的结构和动作进行说明。
图8是像素电路110(本实施方式的像素部)的结构图。如图8所示，像素电路110具有受光元件111、反相放大部112、开关113和电容114。
受光元件111接收光(在本实施方式中为来自形成于被读取介质的图像的光)而转换成电信号(光电转换)。在本实施方式中，受光元件111由光电二极管构成，阳极接地，阴极与反相放大部112的输入端子电连接。
反相放大部112与受光元件111电连接，对通过受光元件111的光电转换而生成的信号进行放大。具体而言，反相放大部112的输入端子与受光元件111的阴极电连接，从输出端子输出反相放大部112的输入端子的电压的-G倍的电压。该反相放大部112的输出电压成为像素电路110的像素信号Vs。
开关113与反相放大部112并联地电连接于反相放大部112的两端(输入端子和输出端子)。该开关113的控制端子被输入第一复位信号RST1，当第一复位信号RST1有效(本实施方式中为高电平)时，开关113的两端导通，当第一复位信号RST1无效(本实施方式中为低电平)时，开关113的两端不导通。如前所述，第一复位信号RST1在红色LED412R、绿色LED412G或蓝色LED412B发光前(曝光时间Δt前)的规定的定时有效(高电平)固定时间。这时，开关113的两端导通，因此，电容114的两端发生短路而使蓄积的电荷复位。
此外，开关113例如也可以是如下的NMOS晶体管，该NMOS晶体管的栅极端子被输入第一复位信号RST1，源极端子和漏极端子中的一方与反相放大部112的输入端子电连接，源极端子和漏极端子中的另一方与反相放大部112的输出端子电连接。
电容114与反相放大部112并联地电连接于反相放大部112的两端(输入端子和输出端子)。即，电容114作为设置于从反相放大部112的输出端子到输入端子的信号反馈路径中的反馈电容发挥功能。
返回图6，多个读出电路120-j(j＝1～n)全部是相同的电路结构，以下，将多个读出电路120-j(j＝1～n)全部记作读出电路120，多个读出电路120-j(j＝1～n)的多个像素信号Vt-j(j＝1～n)全部记作像素信号Vt，多个选择信号SEL-j(j＝1～n)全部记作选择信号SEL，对它们的结构和动作进行说明。
图9是读出电路120(本实施方式的读出电路部)的结构图。如图9所示，读出电路120具有降噪电路121和存储器电路131。
降噪电路121具有电容122、反相放大部123、开关124、电容125、开关126和开关127。
电容122与像素电路110连接。具体而言，电容122的一端与反相放大部112的输出端子电连接，另一端与反相放大部123的输入端子电连接。
反相放大部123的输入端子与电容122的另一端连接，从输出端子输出输入端子的电压的-G倍的电压。该反相放大部123的输出电压成为从降噪电路121输出的像素信号Vcds。
开关124与反相放大部123并联地与反相放大部123的两端(输入端子和输出端子)电连接。
电容125的一端与反相放大部123的输入端子电连接，另一端与开关126的一端电连接。
开关126的一端与电容125的另一端电连接，另一端与反相放大部123的输出端子电连接。
开关127的一端与电容125的另一端电连接，另一端被提供恒定的电压Va(例如2.4V)。
这样构成的降噪电路121作为利用电容122对像素电路110的像素信号Vs进行噪声消除进而利用反相放大部123进行反相放大的CDS(Correlated Double Sampling：相关双采样)电路发挥功能。
2个开关124、开关127的各控制端子被公共输入第二复位信号RST2，当第二复位信号RST2有效(本实施方式中为高电平)时，开关124、开关127的两端导通，当第二复位信号RST2无效(本实施方式中为低电平)时，开关124、开关127的两端不导通。此外，经由逻辑反转元件128将第二复位信号RST2输入到开关126的控制端子。即，当第二复位信号RST2有效(高电平)时，开关126的控制端子被输入无效(低电平)，开关126的两端不导通，当第二复位信号RST2无效(低电平)时，开关126的控制端子被输入有效(高电平)，开关126的两端导通。
如前所述，第二复位信号RST2在红色LED412R、绿色LED412G或蓝色LED412B发光前(曝光时间Δt前)的规定的定时有效(高电平)固定时间。这时，开关124、开关127的两端导通，在开关126的控制端子，利用第二复位信号RST2的逻辑反转元件128使逻辑反转，开关126的两端不导通。由此，反相放大部123的输入输出间发生短路，反相放大部123的输入端子成为恒定的电压Vb，在电容125的两端产生Vb-Va的电位差，蓄积与该电位差对应的电荷(被复位)。
然后，当第二复位信号RST2变成无效(低电平)时，开关126的两端导通，开关124、开关127的两端不导通。这时，电容125分别与反相放大部123的两端电连接，作为反馈电容发挥功能。
此外，开关124例如也可以是如下的NMOS晶体管，该NMOS晶体管的栅极端子被输入第二复位信号RST2，源极端子和漏极端子中的一方与反相放大部123的输入端子电连接，源极端子和漏极端子中的另一方与反相放大部123的输出端子电连接。
此外，开关126例如也可以是如下的NMOS晶体管，该NMOS晶体管的栅极端子被输入第二复位信号RST2的反相信号，源极端子和漏极端子中的一方与电容125的另一端电连接，源极端子和漏极端子中的另一方与反相放大部123的输出端子电连接。
此外，开关127例如也可以是如下的NMOS晶体管，该NMOS晶体管的栅极端子被输入第二复位信号RST2，源极端子和漏极端子中的一方与电容125的另一端电连接，源极端子和漏极端子中的另一方被提供恒定的电压Va(例如2.4V)。
存储器电路131具有开关132、电容133、开关134、NMOS晶体管135和恒流源136。
开关132与降噪电路121电连接。具体而言，开关132的一端与反相放大部121的输出端子(降噪电路121的输出端子)电连接，另一端与电容133的一端电连接。
电容133的一端与开关132的另一端电连接，另一端被提供规定的基准电位(例如接地电位(0V))。
NMOS晶体管135的栅极端子与开关132的另一端电连接，漏极端子与任意的恒压(例如3.3V)连接，此外，源极端子与恒流源136的一端电连接。
另外，NMOS晶体管135优选为耗尽型场效应晶体管，通过使用耗尽型场效应晶体管，能够减少NMOS晶体管135的栅极端子-源极端子间的电压下降，从而能够取得较宽的动态范围，其结果是，能够实现读出精度的提高。
开关134的一端与NMOS晶体管135的源极端子电连接，另一端与传输布线180电连接。在该开关134导通时输出的电压为从存储器电路131输出的电压即读出电路120的像素信号Vt。
恒流源136的一端与NMOS晶体管135的源极端子电连接，另一端被提供规定的基准电位(例如接地电位(0V))。即，NMOS晶体管135和恒流源136形成源极跟随电路，经由开关134输出像素信号Vt。
开关132的控制端子被输入读出信号READ，当读出信号READ有效(高电平)时，开关132的两端导通，当读出信号READ无效(本实施方式中为低电平)时，开关132的两端不导通。如前所述，读出信号READ在红色LED412R、绿色LED412G或蓝色LED412B结束发光后的规定的定时有效(高电平)固定时间。这时，开关132的两端导通，降噪电路121与电容133电连接，与像素信号Vcds对应的电荷被蓄积在电容133中。
此外，开关134的控制端子被输入选择信号SEL，当选择信号SEL有效(高电平)时，开关134的两端导通，当选择信号SEL无效(本实施方式中为低电平)时，开关134的两端不导通。
另外，如前所述，选择信号SEL在读出信号READ从有效(高电平)变成无效(低电平)后的规定的定时依次有效(高电平)固定时间。并且，当选择信号SEL有效(高电平)时，电容133的一端经由NMOS晶体管135与传输布线180电连接，输出像素信号Vt。
这里，开关132例如也可以是如下的NMOS晶体管，该NMOS晶体管的栅极端子被输入读出信号READ，源极端子和漏极端子中的一方被提供像素信号Vcds，源极端子和漏极端子中的另一方与电容133的一端电连接。
此外，开关134例如也可以是如下的NMOS晶体管，该NMOS晶体管的栅极端子被输入选择信号SEL，源极端子和漏极端子中的一方与NMOS晶体管135的源极端子电连接，源极端子和漏极端子中的另一方与传输布线180电连接。
图10是输出电路140、校正电路150和恒压输出电路170的结构图。
如图10所示，恒压输出电路170具有电容171、NMOS晶体管172、开关173和恒流源174。
电容171的一端与第一基准电压Vref1电连接，另一端被提供规定的基准电位(例如接地电位(0V))。
NMOS晶体管172的栅极端子与第一基准电压Vref1电连接，漏极端子被提供任意的恒压(例如3.3V)，源极端子与恒流源174电连接。
这里，NMOS晶体管172优选为耗尽型场效应晶体管，通过使用耗尽型场效应晶体管，能够减少NMOS晶体管172的栅极端子-源极端子间的电压下降，从而能够取得较宽的动态范围，其结果是，能够实现读出精度的提高。
开关173的一端与NMOS晶体管172的源极端子电连接，另一端与传输布线180电连接。
开关173的控制端子被输入校正信号CAL。当校正信号CAL有效(高电平)时，开关173的两端导通，当校正信号CAL无效(低电平)时，开关173的两端不导通。如前所述，例如当读出信号READ变成有效(高电平)时，校正信号CAL有效(高电平)。此外，校正信号CAL在至少最初的选择信号SEL-1有效(高电平)之前无效(低电平)。由此，开关173在校正信号CAL有效(高电平)的期间内导通，将由第一基准电压Vref1生成的虚电压Vd输出至传输布线180。
恒流源174的一端与NMOS晶体管172的源极端子电连接，另一端被提供规定的基准电位(例如接地电位(0V))。即，NMOS晶体管172和恒流源174形成源极跟随电路，经由开关173输出虚电压Vd。
这里，优选的是，恒压输出电路170具有与存储器电路131相同的电路结构以及相同的部件特性，通过具有相同的电路结构以及相同的部件特性，能够以更高的精度对图像信号Vo进行校正。进而，优选的是，第一基准电压Vref1为与暗时的像素信号Vcds相等的值，通过使第一基准电压Vref1与暗时的像素信号Vcds相等，能够抑制读取图像的质量劣化(特别是暗时)。
此外，开关173例如也可以是如下的NMOS晶体管：该NMOS晶体管的栅极端子被输入校正信号CAL，源极端子和漏极端子中的一方与NMOS晶体管172的源极端子电连接，源极端子和漏极端子中的另一方与传输布线180电连接。
如图10所示，校正电路150具有电容151、开关152、开关153、开关154、开关155和开关156。
电容151(本实施方式的电容器)的第一端子与开关154电连接，第二端子与开关155电连接。此外，电容151的第一端子还与开关153电连接，第二端子还与开关156电连接。
开关152的一端与传输布线180电连接，另一端与输出电路140电连接。
开关153的一端与电容151的第一端子电连接，另一端被提供从输出电路140输入的校正输出电压Vo_0。
开关154的一端与电容151的第一端子电连接，另一端与传输布线180电连接。
开关155的一端与电容151的第二端子电连接，另一端与输出电路140连接。
开关156的一端与电容151的第二端子电连接，另一端被提供第二基准电压Vref2。
此外，开关152、开关153和开关156的控制端子被输入校正信号CAL，开关154、开关155的控制端子经由逻辑反转元件157被输入校正信号CAL。由此，当校正信号CAL有效(高电平)时，开关152、开关153和开关156导通，经由逻辑反转元件157被输入校正信号CAL的逻辑反转信号的开关154、开关155不导通。此外，当校正信号CAL无效(低电平)时，开关152、开关153和开关156不导通，经由逻辑反转元件157被输入校正信号CAL的逻辑反转信号的开关154、开关155导通。
即，当校正信号CAL有效(高电平)时，电容151的第一端子经由开关153与校正输出电压Vo_0电连接，电容151的第二端子经由开关156与第二基准电压Vref2电连接。这时，传输布线180与输出电路140经由开关152电连接。此外，当校正信号CAL无效(低电平)时，电容151的第一端子与传输布线180电连接，电容151的第二端子与输出电路140电连接。即，电容151(本实施方式的电容器)的第一端子选择性地与传输布线180连接，第二端子选择性地与输出电路140连接。
另外，如前所述，当至少读出信号READ变成有效(高电平)时校正信号CAL有效(高电平)，校正信号CAL无效(低电平)直到至少最初的选择信号SEL-1有效(高电平)为止。即，在校正信号CAL有效(高电平)的期间内，选择信号SEL无效，在校正信号CAL有效(高电平)的期间内，不对传输布线180提供像素信号Vt。
另一方面，如前所述，在恒压输出电路170中，在校正信号CAL有效(高电平)的期间内开关173导通，将由第一基准电压Vref1生成的虚电压Vd提供给传输布线180。
即，当校正信号CAL有效(高电平)时，传输布线180的电压是由第一基准电压Vref1生成的虚电压Vd，校正信号CAL无效(低电平)时的传输布线180的电压成为从读出电路120输出的像素信号Vt。
这里，开关152例如也可以是如下的NMOS晶体管：该NMOS晶体管的栅极端子被输入校正信号CAL，源极端子和漏极端子中的一方与传输布线180电连接，源极端子和漏极端子中的另一方与输出电路140电连接。
此外，开关153例如也可以是如下的NMOS晶体管：该NMOS晶体管的栅极端子被输入校正信号CAL，源极端子和漏极端子中的一方与电容151的第一端子电连接，源极端子和漏极端子中的另一方被提供校正输出电压Vo_0。
这里，开关154例如也可以是如下的NMOS晶体管：该NMOS晶体管的栅极端子被输入校正信号CAL的反相信号，源极端子和漏极端子中的一方与电容151的第一端子电连接，源极端子和漏极端子中的另一方与传输布线180电连接。
这里，开关155例如也可以是如下的NMOS晶体管：该NMOS晶体管的栅极端子被输入校正信号CAL的反相信号，源极端子和漏极端子中的一方与电容151的第二端子电连接，源极端子和漏极端子中的另一方与输出电路140电连接。
这里，开关156例如也可以是如下的NMOS晶体管：该NMOS晶体管的栅极端子被输入校正信号CAL，源极端子和漏极端子中的一方与电容151的第二端子电连接，源极端子和漏极端子中的另一方与第二基准电压Vref2电连接。
如图10所示，输出电路140具有NMOS晶体管141、开关142和恒流源143。
NMOS晶体管141的栅极端子与校正电路150电连接。即，当校正信号CAL有效(高电平)时，NMOS晶体管141的栅极端子经由校正电路150的开关152与传输布线180电连接，当校正信号CAL无效(低电平)时，NMOS晶体管141的栅极端子经由校正电路150的开关155与电容151的第二端子电连接。此外，漏极端子被提供任意的恒压(例如3.3V)，源极端子与恒流源143电连接。
这里，NMOS晶体管141优选为耗尽型场效应晶体管，通过使用耗尽型场效应晶体管，能够减少NMOS晶体管141的栅极端子-源极端子间的电压下降，从而能够取得较宽的动态范围，其结果是，能够实现读出精度的提高。
开关142的一端与NMOS晶体管141的源极端子电连接，另一端输出图像信号Vo。
开关142的控制端子被输入输出使能信号EN，当输出使能信号EN有效(高电平)时，开关142的两端导通，当输出使能信号EN无效(本实施方式中为低电平)时，开关142的两端不导通。此外，如前所述，当至少校正信号CAL无效(高电平)时，输出使能信号EN有效(高电平)，当最后的选择信号SEL-n从有效(高电平)变成无效(低电平)时，输出使能信号EN无效(低电平)。
恒流源143的一端与NMOS晶体管141的源极端子电连接，另一端被提供规定的基准电位(例如接地电位(0V))。即，NMOS晶体管141和恒流源143形成源极跟随电路，经由开关142输出图像信号Vo。
此外，在本实施方式中，使用NMOS晶体管141构成输出电路140，也可以由运算放大器等构成。
由此，如下所述实施图10所示的输出电路140、校正电路150和恒压输出电路170对图像信号Vo的校正。
当校正信号CAL有效(高电平)时，传输布线180仅被提供由恒压输出电路170输出的虚电压Vd。这时，校正电路150的开关152、开关153和开关156导通，校正信号CAL经由逻辑反转元件157而被输入逻辑反转信号的开关154、开关155不导通。由此，将虚电压Vd经由校正电路150的开关152提供给输出电路140的NMOS晶体管141的栅极端子，并从源极端子输出。当校正信号CAL有效(高电平)时，输出使能信号EN无效(低电平)，输出电路140的开关142不导通，此外，校正电路150的开关153导通，因此，虚电压Vd经由输出电路140的NMOS晶体管141和开关153与校正电路150的电容151的第一端子电连接。即，恒压输出电路170经由输出电路140选择性地与电容器的第一端子连接。此外，电容151的第二端子经由校正电路150的开关156与第二基准电压Vref2连接。
由此，当校正信号CAL有效(高电平)时，校正电路150的电容151被蓄积经由输出电路140的NMOS晶体管141和开关153被提供虚电压Vd而得到的校正输出电压Vo_0与第二基准电压Vref2的差分的电荷。
当校正信号CAL无效(低电平)时，传输布线180被提供依照选择信号SEL从读出电路120输出的像素信号Vt。这时，校正电路150的开关152、开关153和开关156不导通，经由逻辑反转元件157被输入逻辑反转信号的开关154、开关155导通，传输布线180与电容151的第一端子连接。此外，电容151的第二端子经由开关155与输出电路140的NMOS晶体管141连接，这时，NMOS晶体管141的栅极电压成为利用电容151中蓄积的电荷对像素信号Vt进行校正后的电压。另外，本实施方式的图像信号Vo的校正机制容后再述。
1.5图像读取芯片间的图像信号校正方法
使用图6、图9和图10，分成校正信号CAL有效(高电平)的期间和无效(低电平)的期间对第一实施方式的图像读取芯片415的校正机制进行说明。
如前所述，当校正信号CAL有效(高电平)时，校正电路150的电容151被蓄积校正输出电压Vo_0与第二基准电压Vref2的差分的电荷，其中，所述校正输出电压Vo_0是通过经由开关152、输出电路140的NMOS晶体管141和开关153将虚电压Vd与电容151的第一端子连接而提供的，第二基准电压Vref2经由开关156而被提供给电容151的所述第二端子。
这里，输出电路140的NMOS晶体管141的栅极电压是虚电压Vd，虚电压Vd是基于第一基准电压Vref1的、恒压输出电路170的NMOS晶体管172的源极跟随电路的输出。
由此，设校正电路150的电容151的电容值为C，恒压输出电路170的NMOS晶体管172的閾值电压为Vth1，输出电路140的NMOS晶体管141的閾值电压为Vth2，其它电路偏差为Vα时，根据公式(1)能够得到在校正信号CAL有效(高电平)的期间内校正电路150的电容151中蓄积的电荷q1。
q1＝C×(Vref1-Vref2-Vth1-Vth2+Vα)
此外，当校正信号CAL无效(低电平)时，传输布线180被提供依照选择信号SEL从读出电路120输出的像素信号Vt。这时，校正电路150的开关152、开关153和开关156不导通，经由逻辑反转元件157被输入逻辑反转信号的开关154、开关155导通，传输布线180与电容151的第一端子电连接。此外，电容151的第二端子经由开关155与输出电路140的NMOS晶体管141连接，这时，NMOS晶体管141的栅极电压成为利用电容151中蓄积的电荷对像素信号Vt进行校正后的电压。
由此，设校正电路150的电容151的电容为C，此外，设电容151中蓄积的电荷为q2，存储器电路131的NMOS晶体管135的閾值电压为Vth3，输出电路140的NMOS晶体管141的閾值电压为Vth2，此外，设其它偏差为Vβ时，根据公式(2)能够得到校正信号CAL无效(低电平)的期间内的、从输出电路140输出的图像信号Vo。
Vo＝Vcds-Vth3-q2/C-Vth2+Vβ
在校正信号CAL有效(高电平)的期间内，对校正电路150的电容151蓄积电荷，在校正信号CAL无效(低电平)的期间内，使用校正电路150的电容151的电荷进行校正，因此，电容151中蓄积的电荷q1与q2相等。由此，根据公式(3)能够得到根据公式(1)、公式(2)从本实施方式的输出电路140输出的图像信号Vo。
VO＝Vcds-(Vref1-Vref2+(Vth1-Vth3+Vβ-Vα))
如果存储器电路131与恒压输出电路170是相同的电路结构以及相同的部件特性，则Vth1≒Vth3，此外，由于其它偏差即Vα和Vβ是同一芯片内的相等的电流路径，因此，设Vα≒Vβ时，从输出电路140输出的图像信号Vo为公式(4)。
Vo＝Vcds-(Vref1-Vref2)
根据上述公式(4)，在本实施方式中，仅根据在多个图像读取芯片415间公共提供的第一基准电压Vref1、第二基准电压Vref2以及像素信号Vcds而得到图像信号Vo，并对多个图像读取芯片415间的特性偏差进行校正，其中，所述像素信号Vcds是在像素电路110中根据来自形成于被读取介质的图像的光进行光电转换后再由降噪电路121减小噪声后的像素信号。
另外，在上述公式(4)中，优选的是，第一基准电压Vref1、第二基准电压Vref2为相同的电压值，由此，能够减少校正电路150的电容151中蓄积的电荷。进而，也可以从相同的基准电压Vref分支而生成第一基准电压Vref1、第二基准电压Vref2，由此，对于第一基准电压Vref1或第二基准电压Vref2各自的温度特性、长期变化等时效性变动也能够进行准确的校正。
进而，如前所述，优选的是，第一基准电压Vref1是与暗时的像素信号Vcds相等的值，当第一基准电压Vref1、第二基准电压Vref2使用相同的电压值时，优选的是，第二基准电压Vref2也是与像素信号Vcds相等的值。
1.6作用效果
如以上说明的那样，在第一实施方式的扫描仪单元3中，多个图像读取芯片415的各个图像读取芯片包含根据校正信号CAL而选择性地连接的电容151，在校正信号CAL有效(高电平)的期间内，根据对多个图像读取芯片415公共提供的第一基准电压Vref1和第二基准电压Vref2而将包含偏移成分的电荷蓄积到校正电路150的电容151中，在校正信号CAL无效(低电平)的期间内，根据电容151中蓄积的电荷输出校正后的图像信号Vo。由此，能够抑制多个图像读取芯片415间的特性偏差，从而能够抑制画质的劣化。
2.第二实施方式
以下，关于应用第二实施方式的图像读取装置的复合机1(复合装置)，对与第一实施方式相同的构成要素标记相同的标号并省略与第一实施方式重复的说明，主要对与第一实施方式不同的内容进行说明。
由于应用第二实施方式的图像读取装置的复合机1的结构与第一实施方式(图1～图4)相同，因此省略其图示和说明。此外，由于第二实施方式的扫描仪单元3的功能结构图(图5)与第一实施方式相同，因此省略其图示和说明。此外，由于第二实施方式的图像读取芯片415的功能结构图(图6)与第一实施方式相同，因此省略其图示和说明。此外，由于第二实施方式的时序图(图7)与第一实施方式相同，因此省略其图示和说明。此外，由于第二实施方式的像素电路110的结构图(图8)与第一实施方式相同，因此省略其图示和说明。此外，由于第二实施方式的读出电路120的结构(图9)与第一实施方式相同，因此省略其图示和说明。此外，由于第二实施方式的恒压输出电路170、输出电路140的电路结构(图10)与第一实施方式相同，因此省略其说明。但是，第二实施方式的校正电路150的电路结构图(图10)与第一实施方式不同。
图11是第二实施方式的图像读取芯片415的输出电路140、校正电路150和恒压输出电路170的电路结构图。另外，由于输出电路140、恒压输出电路170的电路结构与第一实施方式(图10)相同，因此省略其说明。
第二实施方式的校正电路150与第一实施方式同样，构成为包含电容151、5个开关152、开关153、开关154、开关155和开关156。
电容151与第一实施方式同样，第一端子与开关153的一端以及开关154的一端电连接。此外，第二端子与开关155的一端以及开关156的一端电连接。
关于利用被输入到5个开关152、开关153、开关154、开关155、开关156各自的控制端子的校正信号CAL(或者校正信号CAL的逻辑反转信号)来控制各开关的导通/不导通的情况，包含控制的定时在内，均与第一实施方式同样，省略其说明。
第二实施方式的校正电路150中对第一实施方式的校正电路150在传输布线180中添加运算放大器158。运算放大器158的第一输入端子与传输布线180电连接，第二输入端子与开关152的另一端以及开关154的另一端电连接，输出端子与输出电路140电连接。这里，运算放大器158的第一输入端子可以是非反相输入端子，第二输入端子可以是反相输入端子，这时，运算放大器158作为电压跟随器进行动作。
在校正信号CAL有效(高电平)的期间内，与第一实施方式同样，开关152、开关153、开关156导通，开关154、开关155不导通。因此，从传输布线180对运算放大器158的第一输入端子输入虚电压Vd，从而在运算放大器158的第二输入端子产生相等的电压(虚短路)。在运算放大器158的第二输入端子产生的电压经由开关152、输出电路140、开关153与电容151的第一端子连接，将电荷蓄积到电容151中。这时，电容151的第二端子与第一实施方式同样，经由开关156与第二基准电压Vref2连接。详细情况与第一实施方式相同，因而省略。
在校正信号CAL无效(低电平)的期间内，与第一实施方式同样，开关154、开关155导通，开关152、开关153、开关156不导通。这时，从传输布线180对运算放大器158的第一输入端子输入像素信号Vt，从而在第二输入端子产生相等的电压。在第二输入端子产生的电压经由开关154、电容151、开关155被输出至输出电路140。输出电路140经由NMOS晶体管141将输入的信号作为图像信号Vo输出。这时，与第一实施方式同样，在校正信号CAL有效(高电平)的期间内，在电容151中蓄积有电荷，利用蓄积的电荷对图像信号Vo进行校正。即，具有：运算放大器158，该运算放大器158的第一输入端子与传输布线180连接，输出端子与输出电路140连接；电容器，该电容器的第一端子选择性地与运算放大器158的第二输入端子连接，第二端子选择性地与输出电路140连接；以及恒压输出部，该恒压输出部输出恒定的电压信号，恒压输出部经由输出电路140选择性地与电容器的第一端子连接。
在第一实施方式中，虽然未图示，但是，设置于输出电路140中的NMOS晶体管141具有栅极电容等少量的寄生电容，在第一实施方式中，在校正信号CAL有效(高电平)的期间与校正信号CAL无效(低电平)的期间，NMOS晶体管141的栅极电压稍有变动。这是因为，当从校正信号CAL有效(高电平)变成校正信号CAL无效(低电平)时，电荷在NMOS晶体管141的寄生电容Cp之间移动。这里，设图像信号Vo的校正成分为ΔV，电容151的电容为Ccal，NMOS晶体管141的寄生电容为Cp时，NMOS晶体管141的栅极端子的校正电压为ΔV-Cp/(Cp+Ccal)×ΔV，产生Cp/(Cp+Ccal)×ΔV的量的偏差，从而成为画质劣化的原因。特别在暗状态下，信号成分非常小，即使少量的噪声成分，对画质劣化的影响也很显著。
但是，根据第二实施方式，运算放大器158加有负反馈，运算放大器158的第一输入端子与第二输入端子的电压相等(虚短路)。此外，如前所述，只要第一基准电压Vref1和第二基准电压Vref2是与暗时的像素信号Vt相同的电平，则无论在校正信号CAL有效(高电平)的期间内还是校正信号CAL无效(低电平)的期间内，暗时的运算放大器158的第二输入端子的电压都相等。由此，能够将NMOS晶体管141的寄生电容的影响抑制在最小限度。
根据以上说明的第二实施方式，起到与第一实施方式同样的效果，此外，由于设有运算放大器158，因此，能够减小由设置于输出电路140中的NMOS晶体管141的寄生电容带来的影响，从而能够进一步提高读取图像的画质。
以上，对第一实施方式或第二实施方式进行了说明，但本发明并不限于这些实施方式，能够在不脱离其宗旨的范围内以各种方式来实施。例如，也可以适当组合上述各个实施方式。
本发明包含与在实施方式中说明的结构实质上相同的结构(例如功能、方法和结果相同的结构或目的和效果相同的结构)。此外，本发明包含置换在实施方式中说明的结构的非本质性部分而成的结构。此外，本发明包含起到与在实施方式中说明的结构相同的作用效果的结构或能够达到相同目的的结构。此外，本发明包含在实施方式中说明的结构中添加公知技术而成的结构。

Claims (14)

1.一种图像读取装置，该图像读取装置包含用于读取图像的多个图像读取芯片，其特征在于，
所述多个图像读取芯片各自具有：
像素部，其包含接收来自所述图像的光而进行光电转换的受光元件，输出像素信号；
读出电路部，其读出从所述像素部输出的所述像素信号；
传输布线，其传输由所述读出电路部读出的所述像素信号；
输出电路，其输出所述像素信号；
电容器，该电容器的第一端子选择性地与所述传输布线连接，该电容器的第二端子选择性地与所述输出电路连接；以及
恒压输出部，其输出恒定的电压信号，经由所述输出电路选择性地与所述电容器的所述第一端子连接。
2.根据权利要求1所述的图像读取装置，其特征在于，
当所述像素信号被传输到所述传输布线时，所述电容器的所述第一端子与所述传输布线连接，所述电容器的所述第二端子与所述输出电路连接。
3.一种图像读取装置，该图像读取装置包含用于读取图像的多个图像读取芯片，其特征在于，
所述多个图像读取芯片各自具有：
像素部，其包含接收来自所述图像的光而进行光电转换的受光元件，输出像素信号；
读出电路部，其读出从所述像素部输出的所述像素信号；
传输布线，其传输由所述读出电路部读出的所述像素信号；
输出电路，其输出所述像素信号；
运算放大器，该运算放大器的第一输入端子与所述传输布线连接，该运算放大器的输出端子与所述输出电路连接；
电容器，该电容器的第一端子选择性地与所述运算放大器的第二输入端子连接，该电容器的第二端子选择性地与所述输出电路连接；以及
恒压输出部，其输出恒定的电压信号，经由所述输出电路选择性地与所述电容器的所述第一端子连接。
4.根据权利要求3所述的图像读取装置，其特征在于，
当所述像素信号被传输到所述传输布线时，所述电容器的所述第一端子与所述运算放大器的第二输入端子连接，所述电容器的所述第二端子与所述输出电路连接。
5.根据权利要求1～4中的任意一项所述的图像读取装置，其特征在于，
所述恒压输出部在所述像素信号被传输到所述传输布线之前，经由所述输出电路与所述电容器的所述第一端子连接。
6.根据权利要求1～5中的任意一项所述的图像读取装置，其特征在于，
所述恒压输出部输出的所述电压信号是根据第一基准电压生成的，
所述第一基准电压是在所述多个图像读取芯片间公共的电压。
7.根据权利要求6所述的图像读取装置，其特征在于，
所述电容器的所述第二端子在所述像素信号被传输到所述传输布线之前选择性地与第二基准电压连接。
8.根据权利要求7所述的图像读取装置，其特征在于，
所述第二基准电压是在所述多个图像读取芯片间公共的电压。
9.根据权利要求7或8所述的图像读取装置，其特征在于，
所述第一基准电压与所述第二基准电压是相同的电压。
10.根据权利要求1～9中的任意一项所述的图像读取装置，其特征在于，
所述输出电路是源极跟随电路。
11.根据权利要求1～10中的任意一项所述的图像读取装置，其特征在于，
所述读出电路部和所述恒压输出部分别是源极跟随电路。
12.根据权利要求10或11所述的图像读取装置，其特征在于，
所述源极跟随电路包含耗尽型场效应晶体管。
13.一种半导体装置，其特征在于，所述半导体装置具有：
像素部，其包含接收光而进行光电转换的受光元件，输出像素信号；
读出电路部，其读出从所述像素部输出的所述像素信号；
传输布线，其传输由所述读出电路部读出的所述像素信号；
输出电路，其输出所述像素信号；
电容器，该电容器的第一端子选择性地与所述传输布线连接，该电容器的第二端子选择性地与所述输出电路连接；以及
恒压输出部，其输出恒定的电压信号，经由所述输出电路选择性地与所述电容器的所述第一端子连接。
14.一种半导体装置，其特征在于，所述半导体装置具有：
像素部，其包含接收光而进行光电转换的受光元件，输出像素信号；
读出电路部，其读出从所述像素部输出的所述像素信号；
传输布线，其传输由所述读出电路部读出的所述像素信号；
输出电路，其输出所述像素信号；
运算放大器，该运算放大器的第一输入端子与所述传输布线连接，该运算放大器的输出端子与所述输出电路连接；
电容器，该电容器的第一端子选择性地与所述运算放大器的第二输入端子连接，该电容器的第二端子选择性地与所述输出电路连接；以及
恒压输出部，其输出恒定的电压信号，经由所述输出电路选择性地与所述电容器的所述第一端子连接。
CN201710784613.2A 2016-09-29 2017-09-04 图像读取装置和半导体装置 Pending CN107888798A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016191497A JP6766560B2 (ja) 2016-09-29 2016-09-29 画像読取装置及び半導体装置
JP2016-191497 2016-09-29

Publications (1)

Publication Number Publication Date
CN107888798A true CN107888798A (zh) 2018-04-06

Family

ID=61686889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710784613.2A Pending CN107888798A (zh) 2016-09-29 2017-09-04 图像读取装置和半导体装置

Country Status (3)

Country Link
US (1) US10326903B2 (zh)
JP (1) JP6766560B2 (zh)
CN (1) CN107888798A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6753169B2 (ja) * 2016-06-28 2020-09-09 セイコーエプソン株式会社 画像読取装置及び半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2798805B2 (ja) 1990-11-13 1998-09-17 キヤノン株式会社 光電変換装置及びそれを用いたマルチチップセンサ装置
US5146339A (en) 1989-11-21 1992-09-08 Canon Kabushiki Kaisha Photoelectric converting apparatus employing Darlington transistor readout
JP3618999B2 (ja) * 1998-01-30 2005-02-09 キヤノン株式会社 イメージセンサ及びその駆動方法
US7714758B2 (en) * 2007-05-30 2010-05-11 Samsung Electronics Co., Ltd. Digital-to-analog converter and method thereof
JP5132640B2 (ja) * 2009-08-25 2013-01-30 株式会社東芝 固体撮像装置及びその製造方法
JP5548263B2 (ja) * 2010-05-27 2014-07-16 パナソニック株式会社 固体撮像素子および固体撮像素子の駆動方法
JP6536788B2 (ja) 2015-03-05 2019-07-03 セイコーエプソン株式会社 画像読取装置および半導体装置
JP2016163320A (ja) 2015-03-05 2016-09-05 セイコーエプソン株式会社 画像読取装置および半導体装置

Also Published As

Publication number Publication date
JP2018056833A (ja) 2018-04-05
US10326903B2 (en) 2019-06-18
JP6766560B2 (ja) 2020-10-14
US20180091692A1 (en) 2018-03-29

Similar Documents

Publication Publication Date Title
Wan et al. CMOS image sensors with multi-bucket pixels for computational photography
CN101370073B (zh) 固态图像拾取装置和照相机系统
CN102449999A (zh) 具有全局及滚动快门过程的成像器
US9912887B2 (en) Image reading apparatus and semiconductor device
CN107087125A (zh) 光电转换设备及驱动方法、图像读取装置及图像形成装置
JP2017118378A (ja) 画像読取装置及び半導体装置
US20180278791A1 (en) Image reading device and semiconductor device
CN107888798A (zh) 图像读取装置和半导体装置
US9912828B2 (en) Image reading apparatus and semiconductor device
US20170251152A1 (en) Image reading apparatus and semiconductor device
JP6658047B2 (ja) 画像読取装置及び半導体装置
JP6753169B2 (ja) 画像読取装置及び半導体装置
CN108574789A (zh) 图像读取装置和半导体装置
US10516811B2 (en) Image reading device and semiconductor device configured to image or read fluorescent colors
CN108632545A (zh) 图像传感器和摄像设备
CN107888801B (zh) 图像读取装置和半导体装置
JP2016163320A (ja) 画像読取装置および半導体装置
JP2020102754A (ja) 画像読取装置及び半導体装置
JP2023034507A (ja) 半導体装置、画像読取装置及び半導体装置の制御方法
JP2016163319A (ja) 画像読取装置および半導体装置
JP6665712B2 (ja) 画像読取装置及び半導体装置
JP2024011171A (ja) イメージセンサーモジュール及び画像読取装置
JP2019103076A (ja) 画像読取装置及び半導体装置
Yang Digital pixel CMOS image sensors
CN1577854A (zh) 图像传感器集成电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180406

WD01 Invention patent application deemed withdrawn after publication