CN107885669A - 一种分布式存储区块访问电路 - Google Patents

一种分布式存储区块访问电路 Download PDF

Info

Publication number
CN107885669A
CN107885669A CN201711100003.2A CN201711100003A CN107885669A CN 107885669 A CN107885669 A CN 107885669A CN 201711100003 A CN201711100003 A CN 201711100003A CN 107885669 A CN107885669 A CN 107885669A
Authority
CN
China
Prior art keywords
low capacity
memory cell
block
row address
capacity memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711100003.2A
Other languages
English (en)
Other versions
CN107885669B (zh
Inventor
詹泽红
顾明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201711100003.2A priority Critical patent/CN107885669B/zh
Publication of CN107885669A publication Critical patent/CN107885669A/zh
Application granted granted Critical
Publication of CN107885669B publication Critical patent/CN107885669B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明公开了一种分布式存储区块访问电路，所述电路对小容量存储单元SM采用分布式结构，根据主存储单元NM存储单元存储区块的个数n，将小容量存储单元SM划分为n区块，利用小容量存储单元SM行选择电路消除与区块选择信号Ba的相关性，根据小容量存储单元SM不同的区块，定制不同区块的行地址选择电路，使得在小容量存储单元和主存储单元选择信号axa有效时，行地址选择信号ra直接选中小容量存储单元SM中的行地址，本发明可在保证电路分布的均匀性的同时，还方便了客户对IP的使用。

Description

一种分布式存储区块访问电路
技术领域
本发明涉及集成电路设计领域，特别是涉及一种分布式存储区块访问电路。
背景技术
嵌入式非易失存储器(EFLASH MEMORY)通过存储程序代码和用户数据，以其停电还可保存数据的特性而成为嵌入式存储器中不可或缺的重要组成部分。
而存储单元是Eflash(embedded flash，嵌入式闪存)IP(Intellectual property知识产权)工作的核心，数据存储的位置，需要与其他控制模块一起进行擦写、存储数据操作。存储单元分为normal memory(NM)和supervisory memory(SM)这两种，NM是用存储客户数据/代码，可进行重复擦写、存储，SM是存储客户信息及产品信息，不需要重复擦写，只写一次。
随着Eflash IP容量的增大，需要综合考虑eflash IP性能，包括面积、速度、版图均匀性分布等，因此设计一个均匀分布存储单元及简单访问电路具有十分重要的现实意义。
传统存储单元及地址访问电路大多采用如图1所示的方式。如图1所示，大容量存储单元NM采用分布式bank的结构，目的是为了提高eflash IP的读出速度；SM只存储客户及产品信息，因其容量小、只写一次，不需要采用分布式结构。其中bank address(Ba)是用于选择bank的信号，row address(ra)是行地址选择信号，supervisory memory selectaddress(axa)是用于选择SM的信号。当axa＝0，Ba和ra信号一起作用，NM行选择电路(即访问电路)开始译码；当axa＝1，ra信号选择SM行地址。这种方法的优点在于客户读写产品信息(即SM存储单元)，无需进行bank选择操作，ra信号可直接选中SM中的行地址，但由于存储单元SM容量与bank容量之间存在差异，使得电路分布不均匀，这会影响不同bank之间的读写操作会存在差异，从而降低产品的成品率。
综上所述，传统存储区块的访问电路会影响eflash IP的均匀性，从而降低其性能。
发明内容
为克服上述现有技术存在的不足，本发明之目的在于提供一种分布式存储区块访问电路，可在保证电路分布的均匀性的同时，方便客户对IP的使用。
为达上述及其它目的，本发明提出一种分布式存储区块访问电路，所述电路对小容量存储单元SM采用分布式结构，根据主存储单元NM存储单元存储区块的个数n，将小容量存储单元SM划分为n区块，利用小容量存储单元SM行选择电路消除与区块选择信号Ba的相关性，根据小容量存储单元SM不同的区块，定制不同区块的行地址选择电路，使得在小容量存储单元和主存储单元选择信号axa有效时，行地址选择信号ra直接选中小容量存储单元SM中的行地址。
进一步地，所述电路包括：
小容量存储单元SM行选择电路，用于在小容量存储单元和主存储单元选择信号axa的控制下将行地址直接译码为小容量存储单元SM各区块的小容量存储单元行选择信号；
主存储单元NM区块选择电路，用于将区块选择信号Ba转化为主存储单元NM区块选择信号；
主存储单元NM行选择电路，用于在小容量存储单元和主存储单元选择信号axa及区块选择信号Ba的控制下将行地址Ra译码为主存储单元NM各区块的行选择信号；
主存储单元区块，包括多个子区块，用于存储可擦写数据；
小容量存储单元，用于存放只写一次的客户及产品信息。
进一步地，所述区块选择信号Ba连接至所述主存储单元NM区块选择电路的输入端，所述主存储单元NM区块选择电路输出区块选择信号连接至所述主存储单元区块的各子区块，行地址Ra连接至所述小容量存储单元SM行选择电路和主存储单元NM行选择电路的输入端，小容量存储单元和主存储单元选择信号axa分别连接至所述小容量存储单元SM行选择电路和主存储单元行选择电路的控制输入端，所述主存储单元NM行选择电路输出的主存储单元行选择信号分别连接至所述主存储单元区块的各子区块的行选择控制输入端，所述小容量存储单元SM行选择电路输出的小容量存储单元行选择信号分别连接至小容量存储单元SM的各子区块的行选择控制输入端。
进一步地，所述小容量存储单元SM行选择电路包括：
小容量存储单元SM地址预处理电路，用于将行地址Ra进行预处理得到行地址同相信号和行地址反相信号；
小容量存储单元各区块行选择电路，用于将行地址同相信号Rad和行地址反相信号Rab译码为小容量存储单元相应区块的小容量存储单元行选择信号。
进一步地，所述小容量存储单元SM地址预处理电路由多个反相器实现。
进一步地，所述小容量存储单元各区块行选择电路通过多个三输入与非门和相应的反相器实现。
进一步地，所述小容量存储单元SM行选择电路包括：
小容量存储单元SM地址预处理电路，用于将行地址Ra<4:0>进行预处理得到行地址同相信号Rad<4:0>和行地址反相信号Rab<4:0>；
小容量存储单元第一区块SM0行选择电路，用于将行地址同相信号Rad<4:0>和行地址反相信号Rab<4:0>译码为小容量存储单元第一区块SM0的小容量存储单元行选择信号SM_out<5:0>；
小容量存储单元第二区块SM1行选择电路，用于将行地址同相信号Rad<4:0>和行地址反相信号Rab<4:0>译码为小容量存储单元第二区块SM1的小容量存储单元行选择信号SM_out<11:6>；
小容量存储单元第三区块SM2行选择电路，用于将行地址同相信号Rad<4:0>和行地址反相信号Rab<4:0>译码为小容量存储单元第三区块SM2的小容量存储单元行选择信号SM_out<17:12>；
小容量存储单元第四区块SM3行选择电路，用于将行地址同相信号Rad<4:0>和行地址反相信号Rab<4:0>译码为小容量存储单元第四区块SM3的小容量存储单元行选择信号SM_out<23:18>。
进一步地，所述小容量存储单元SM地址预处理电路包括反相器Int<4,0>～Int<4,9>，行地址Ra<4:i>连接至反相器Int<4:2i>的输入端，反相器Int<4:2i>的输出端连接至反相器Int<4:2i+1>的输入端，i＝0,1,……,4。
进一步地，所述小容量存储单元第一区块SM0行选择电路包括三输入与非门Nand<0,0>～Nand<0,7>和反相器Int<0,0>～Int<0,7>，所述容量存储单元第二区块SM1行选择电路包括三输入与非门Nand<1,0>～Nand<1,7>和反相器Int<1,0>～Int<1,7>，小容量存储单元第三区块SM2行选择电路把包括三输入与非门Nand<2,0>～Nand<2,7>和反相器Int<2,0>～Int<2,7>，所述小容量存储单元第四区块SM3行选择电路包括三输入与非门Nand<3,0>～Nand<3,7>和反相器Int<3,0>～Int<3,7>。
进一步地，当所述小容量存储单元和主存储单元选择信号axa为“1”有效时，各SM行选择电路开始启动，所述行地址ra<4:0>地址分为两级译码，第一级译码ra<4:2>译码，对应子区块SM0～SM3译码出六种状态；接着第二级译码ra<1:0>，对应子区块SM0～SM3译码出四种状态，总共译码出SM_out<23:0>行。
与现有技术相比，本发明一种分布式存储区块访问电路通过将小容量存储单元SM的设计同样采用分布式区块(bank)的结构，同时为了方便客户读写产品信息，减少区块(bank)选择操作，根据客户需求，定制相关的SM访问电路，使得在小容量存储单元和主存储单元选择信号axa有效时，行地址选择信号ra可直接选中SM中的行地址，不仅保证了电路分布的均匀性，还方便了客户对IP的使用。
附图说明
图1为传统存储单元及地址访问电路的示意图；
图2为本发明一种分布式存储区块访问电路的电路结构图；
图3为本发明具体实施例中小容量存储单元SM行选择电路的电路结构图；
图4为本发明具体实施例中小容量存储单元行地址预处理电路的电路结构图；
图5为本发明具体实施例中小容量存储单元第一区块SM0行选择电路的电路结构图；
图6为本发明具体实施例中小容量存储单元第二区块SM1行选择电路的电路结构图；
图7为本发明具体实施例中小容量存储单元第三区块SM2行选择电路的电路结构图；
图8为本发明具体实施例中小容量存储单元第四区块SM3行选择电路的电路结构图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
为了提高IP的性能及客户使用的便利性，本发明对小容量存储单元SM同样采用分布式结构，根据主存储单元(NM存储单元)存储区块的个数n，将小容量存储单元SM划分为n区块，利用小容量存储单元SM行选择电路消除与区块选择信号Ba的相关性，根据小容量存储单元SM不同的区块，定制不同区块的行地址选择电路，使得在小容量存储单元和主存储单元选择信号axa(supervisory memory select address)有效时，行地址选择信号ra号直接选中小容量存储单元SM中的行地址。
图2为本发明一种分布式存储区块访问电路的一个具体实施例的电路结构图。在本发明具体实施例中，主存储单元NM与小容量存储单元SM都划分为四个区块，但本发明不以此为限，如图2所示，该一种分布式存储区块访问电路，包括：小容量存储单元SM行选择电路10、主存储单元NM区块选择电路20、主存储单元NM行选择电路30、主存储单元区块区块40以及小容量存储单元区块50。
其中，小容量存储单元SM行选择电路10由小容量存储单元SM地址预处理电路110、小容量存储单元第一区块SM0行选择电路120、小容量存储单元第二区块SM1行选择电路130、小容量存储单元第三区块SM2行选择电路140和小容量存储单元第四区块SM3行选择电路150组成，用于在小容量存储单元和主存储单元选择信号axa的控制下将行地址Ra<4:0>直接译码为小容量存储单元SM各区块的小容量存储单元行选择信号SM_out<23:0>；主存储单元NM区块选择电路20，用于将区块地址Ba<1:0>转化为主存储单元NM区块选择信号；主存储单元NM行选择电路30，用于在小容量存储单元和主存储单元选择信号axa的控制下将行地址Ra<4:0>译码为主存储单元NM各区块的行选择信号；主存储单元区块40由多个子区块NM0、NM1、NM2、NM3组成，用于存储可擦写数据；小容量存储单元50由多个子区块SM0、SM1、SM2、SM3组成，用于存放只写一次的客户及产品信息。
图3为本发明具体实施例中小容量存储单元SM行选择电路的电路结构图，图4为本发明具体实施例中小容量存储单元行地址预处理电路的电路结构图，图5为本发明具体实施例中小容量存储单元第一区块SM0行选择电路的电路结构图，图6为本发明具体实施例中小容量存储单元第二区块SM1行选择电路的电路结构图，图7为本发明具体实施例中小容量存储单元第三区块SM2行选择电路的电路结构图，图8为本发明具体实施例中小容量存储单元第四区块SM3行选择电路的电路结构图。具体地，容量存储单元SM地址预处理电路110由反相器Int<4,0>～Int<4,9>组成，用于将行地址Ra<4:0>进行预处理得到行地址同相信号Rad<4:0>和行地址反相信号Rab<4:0>；小容量存储单元第一区块SM0行选择电路120由三输入与非门Nand<0,0>～Nand<0,7>和反相器Int<0,0>～Int<0,7>组成，用于将行地址同相信号Rad<4:0>和行地址反相信号Rab<4:0>译码为小容量存储单元第一区块SM0的小容量存储单元行选择信号SM_out<5:0>；小容量存储单元第二区块SM1行选择电路130由三输入与非门Nand<1,0>～Nand<1,7>和反相器Int<1,0>～Int<1,7>组成，用于将行地址同相信号Rad<4:0>和行地址反相信号Rab<4:0>译码为小容量存储单元第二区块SM1的小容量存储单元行选择信号SM_out<11:6>；小容量存储单元第三区块SM2行选择电路140由三输入与非门Nand<2,0>～Nand<2,7>和反相器Int<2,0>～Int<2,7>组成，用于将行地址同相信号Rad<4:0>和行地址反相信号Rab<4:0>译码为小容量存储单元第三区块SM2的小容量存储单元行选择信号SM_out<17:12>；小容量存储单元第四区块SM3行选择电路150由三输入与非门Nand<3,0>～Nand<3,7>和反相器Int<3,0>～Int<3,7>组成，用于将行地址同相信号Rad<4:0>和行地址反相信号Rab<4:0>译码为小容量存储单元第四区块SM3的小容量存储单元行选择信号SM_out<23:18>。
区块地址Ba<1:0>连接至主存储单元NM区块选择电路20的输入端，主存储单元NM区块选择电路20输出区块选择信号连接至主存储单元NM的各子区块，行地址Ra<4:0>连接至小容量存储单元SM行选择电路10和主存储单元NM行选择电路30的输入端，小容量存储单元和主存储单元选择信号axa分别连接至小容量存储单元SM行选择电路10和主存储单元NM行选择电路30的控制输入端，主存储单元NM行选择电路30输出的主存储单元行选择信号分别连接至主存储单元NM的各子区块的行选择控制输入端，小容量存储单元SM行选择电路10输出的小容量存储单元行选择信号SM_out<23:0>分别连接至小容量存储单元SM的各子区块的行选择控制输入端。
具体地，行地址Ra<4:i>连接至反相器Int<4:2i>的输入端，反相器Int<4:2i>的输出端连接至反相器Int<4:2i+1>的输入端，i＝0,1,……,4。
行地址反相信号Rab<4>、Rab<3>和行地址反相信号Rab<2>连接至三输入与非门Nand<0,0>的输入端，三输入与非门Nand<0,0>的输出端连接至反相器Int<0,0>的输入端，反相器Int<0,0>的输出端SM_ra<0,0>连接至三输入与非门Nand<0,2>、Nand<0,3>、Nand<0,4>、Nand<0,5>的一输入端；行地址反相信号Rab<4>、Rab<3>和行地址同相信号Rad<2>连接至三输入与非门Nand<0,1>的输入端，三输入与非门Nand<0,1>的输出端连接至反相器Int<0,1>的输入端，反相器Int<0,1>的输出端SM_ra<0,1>连接至三输入与非门Nand<0,6>、Nand<0,7>的一输入端；行地址反相信号Rab<1>和行地址反相信号Rab<0>连接至三输入与非门Nand<0,2>的第二和第三输入端，三输入与非门Nand<0,2>的输出端连接至反相器Int<0,2>的输入端，反相器Int<0,2>的输出即小容量存储单元行选择信号SM_out<0>；行地址反相信号Rab<1>和行地址同相信号Rad<0>连接至三输入与非门Nand<0,3>的第二和第三输入端，三输入与非门Nand<0,3>的输出端连接至反相器Int<0,3>的输入端，反相器Int<0,3>的输出即小容量存储单元行选择信号SM_out<1>；行地址同相信号Rad<1>和行地址反相信号Rab<0>连接至三输入与非门Nand<0,4>的第二和第三输入端，三输入与非门Nand<0,4>的输出端连接至反相器Int<0,4>的输入端，反相器Int<0,4>的输出即小容量存储单元行选择信号SM_out<2>；行地址同相信号Rad<1>和行地址同相信号Rad<0>连接至三输入与非门Nand<0,4>的第二和第三输入端，三输入与非门Nand<0,4>的输出端连接至反相器Int<0,4>的输入端，反相器Int<0,4>的输出即小容量存储单元行选择信号SM_out<3>；行地址反相信号Rab<1>和行地址反相信号Rab<0>连接至三输入与非门Nand<0,5>的第二和第三输入端，三输入与非门Nand<0,5>的输出端连接至反相器Int<0,5>的输入端，反相器Int<0,5>的输出即小容量存储单元行选择信号SM_out<4>；行地址反相信号Rab<1>和行地址同相信号Rad<0>连接至三输入与非门Nand<0,6>的第二和第三输入端，三输入与非门Nand<0,6>的输出端连接至反相器Int<0,6>的输入端，反相器Int<0,6>的输出即小容量存储单元行选择信号SM_out<5>。
行地址反相信号Rab<4>、Rab<3>和行地址同相信号Rad<2>连接至三输入与非门Nand<1,0>的输入端，三输入与非门Nand<1,0>的输出端连接至反相器Int<1,0>的输入端，反相器Int<1,0>的输出端SM_ra<1,0>连接至三输入与非门Nand<1,2>、Nand<1,3>的一输入端；行地址反相信号Rab<4>、行地址同相信号Rad<3>和行地址反相信号Rab<2>连接至三输入与非门Nand<1,1>的输入端，三输入与非门Nand<1,1>的输出端连接至反相器Int<1,1>的输入端，反相器Int<1,1>的输出端SM_ra<1,1>连接至三输入与非门Nand<1,4>、Nand<1,5>、Nand<1,6>、Nand<1,7>的一输入端；行地址同相信号Rad<1>和行地址反相信号Rab<0>连接至三输入与非门Nand<1,2>的第二和第三输入端，三输入与非门Nand<1,2>的输出端连接至反相器Int<1,2>的输入端，反相器Int<1,2>的输出即小容量存储单元行选择信号SM_out<6>；行地址同相信号Rad<1>和行地址同相信号Rad<0>连接至三输入与非门Nand<1,3>的第二和第三输入端，三输入与非门Nand<1,3>的输出端连接至反相器Int<1,3>的输入端，反相器Int<1,3>的输出即小容量存储单元行选择信号SM_out<7>；行地址反相信号Rab<1>和行地址反相信号Rab<0>连接至三输入与非门Nand<1,4>的第二和第三输入端，三输入与非门Nand<1,4>的输出端连接至反相器Int<1,4>的输入端，反相器Int<1,4>的输出即小容量存储单元行选择信号SM_out<8>；行地址反相信号Rab<1>和行地址同相信号Rad<0>连接至三输入与非门Nand<1,4>的第二和第三输入端，三输入与非门Nand<1,4>的输出端连接至反相器Int<1,4>的输入端，反相器Int<1,4>的输出即小容量存储单元行选择信号SM_out<9>；行地址同相信号Rad<1>和行地址反相信号Rab<0>连接至三输入与非门Nand<1,5>的第二和第三输入端，三输入与非门Nand<1,5>的输出端连接至反相器Int<1,5>的输入端，反相器Int<1,5>的输出即小容量存储单元行选择信号SM_out<10>；行地址同相信号Rad<1>和行地址同相信号Rad<0>连接至三输入与非门Nand<1,6>的第二和第三输入端，三输入与非门Nand<1,6>的输出端连接至反相器Int<1,6>的输入端，反相器Int<1,6>的输出即小容量存储单元行选择信号SM_out<11>。
具体地，行地址反相信号Rab<4>、行地址同相信号Rad<3>和行地址同相信号Rad<2>连接至三输入与非门Nand<2,0>的输入端，三输入与非门Nand<2,0>的输出端连接至反相器Int<2,0>的输入端，反相器Int<2,0>的输出端SM_ra<2,0>连接至三输入与非门Nand<2,2>、Nand<2,3>、Nand<2,4>、Nand<2,5>的一输入端；行地址同相信号Rad<4>、行地址反相信号Rab<3>和行地址反相信号Rab<2>连接至三输入与非门Nand<2,1>的输入端，三输入与非门Nand<2,1>的输出端连接至反相器Int<2,1>的输入端，反相器Int<2,1>的输出端SM_ra<2,1>连接至三输入与非门Nand<2,6>、Nand<2,7>的一输入端；行地址反相信号Rab<1>和行地址反相信号Rab<0>连接至三输入与非门Nand<2,2>的第二和第三输入端，三输入与非门Nand<2,2>的输出端连接至反相器Int<2,2>的输入端，反相器Int<2,2>的输出即小容量存储单元行选择信号SM_out<12>；行地址反相信号Rab<1>和行地址同相信号Rad<0>连接至三输入与非门Nand<2,3>的第二和第三输入端，三输入与非门Nand<2,3>的输出端连接至反相器Int<2,3>的输入端，反相器Int<2,3>的输出即小容量存储单元行选择信号SM_out<13>；行地址同相信号Rad<1>和行地址反相信号Rab<0>连接至三输入与非门Nand<2,4>的第二和第三输入端，三输入与非门Nand<2,4>的输出端连接至反相器Int<2,4>的输入端，反相器Int<2,4>的输出即小容量存储单元行选择信号SM_out<14>；行地址同相信号Rad<1>和行地址同相信号Rad<0>连接至三输入与非门Nand<2,4>的第二和第三输入端，三输入与非门Nand<2,4>的输出端连接至反相器Int<2,4>的输入端，反相器Int<2,4>的输出即小容量存储单元行选择信号SM_out<15>；行地址反相信号Rab<1>和行地址反相信号Rab<0>连接至三输入与非门Nand<2,5>的第二和第三输入端，三输入与非门Nand<2,5>的输出端连接至反相器Int<2,5>的输入端，反相器Int<2,5>的输出即小容量存储单元行选择信号SM_out<16>；行地址反相信号Rab<1>和行地址同相信号Rad<0>连接至三输入与非门Nand<2,6>的第二和第三输入端，三输入与非门Nand<2,6>的输出端连接至反相器Int<2,6>的输入端，反相器Int<2,6>的输出即小容量存储单元行选择信号SM_out<17>。
行地址同相信号Rad<4>、行地址反相信号Rab<3>和行地址反相信号Rab<2>连接至三输入与非门Nand<3,0>的输入端，三输入与非门Nand<3,0>的输出端连接至反相器Int<3,0>的输入端，反相器Int<3,0>的输出端SM_ra<3,0>连接至三输入与非门Nand<3,2>、Nand<3,3>的一输入端；行地址同相信号Rad<4>、行地址反相信号Rab<3>和行地址同相信号Rad<2>连接至三输入与非门Nand<3,1>的输入端，三输入与非门Nand<3,1>的输出端连接至反相器Int<3,1>的输入端，反相器Int<3,1>的输出端SM_ra<3,1>连接至三输入与非门Nand<3,4>、Nand<3,5>、Nand<3,6>、Nand<3,7>的一输入端；行地址同相信号Rad<1>和行地址反相信号Rab<0>连接至三输入与非门Nand<3,2>的第二和第三输入端，三输入与非门Nand<3,2>的输出端连接至反相器Int<3,2>的输入端，反相器Int<3,2>的输出即小容量存储单元行选择信号SM_out<18>；行地址同相信号Rad<1>和行地址同相信号Rad<0>连接至三输入与非门Nand<3,3>的第二和第三输入端，三输入与非门Nand<3,3>的输出端连接至反相器Int<3,3>的输入端，反相器Int<3,3>的输出即小容量存储单元行选择信号SM_out<19>；行地址反相信号Rab<1>和行地址反相信号Rab<0>连接至三输入与非门Nand<3,4>的第二和第三输入端，三输入与非门Nand<3,4>的输出端连接至反相器Int<3,4>的输入端，反相器Int<3,4>的输出即小容量存储单元行选择信号SM_out<20>；行地址反相信号Rab<1>和行地址同相信号Rad<0>连接至三输入与非门Nand<3,4>的第二和第三输入端，三输入与非门Nand<3,4>的输出端连接至反相器Int<3,4>的输入端，反相器Int<3,4>的输出即小容量存储单元行选择信号SM_out<21>；行地址同相信号Rad<1>和行地址反相信号Rab<0>连接至三输入与非门Nand<3,5>的第二和第三输入端，三输入与非门Nand<3,5>的输出端连接至反相器Int<3,5>的输入端，反相器Int<3,5>的输出即小容量存储单元行选择信号SM_out<22>；行地址同相信号Rad<1>和行地址同相信号Rad<0>连接至三输入与非门Nand<3,6>的第二和第三输入端，三输入与非门Nand<3,6>的输出端连接至反相器Int<3,6>的输入端，反相器Int<3,6>的输出即小容量存储单元行选择信号SM_out<23>。
表1为本发明具体实施例中行地址译码真值表：
表1
其中，Bank<0>，固定Ra<4:2>＝00x，当Ra<4:2>＝000时，对Ra<1:0>译码得到SM<3:0>；当Ra<4:2>＝001时，固定Ra<1>＝0，Ra<0>译码得到SM<5:4>；
Bank<1>，固定Ra<4:2>＝001/010，当Ra<4:2>＝001时，固定Ra<1>＝1，Ra<0>译码得到SM<7:6>；当Ra<4:2>＝010时，对Ra<1:0>译码得到SM<11:8>；
Bank<2>，固定Ra<4:2>＝011/100，当Ra<4:2>＝011时，对Ra<1:0>译码得到SM<15:12>；当Ra<4:2>＝100时，固定Ra<1>＝0，Ra<0>译码得到SM<17:16>；
Bank<3>，固定Ra<4:2>＝10x，当Ra<4:2>＝100时，固定Ra<1>＝1，Ra<0>译码得到SM<19:18>；当Ra<4:2>＝101时，对Ra<1:0>译码得到SM<23:20>。
相比较传统存储区块的访问电路，本发明之分布式存储区块的访问电路具有以下优点：
1)存储单元整体电路均匀分布，不同区块(bank)之间的设计完全相同，不存在差异，提高了产品的成品率。
2)SM行选择电路的面积小于等于传统设计，当客户定制IP SM行数是2n时，面积相等；当SM行数大于2n-1小于2n时，面积会减小。
3)SM行选择电路，消除与Ba信号相关联，方便客户在SM读写操作过程中，直接按照ra信号找到相应位置。
综上所述，本发明一种分布式存储区块访问电路通过将小容量存储单元SM的设计同样采用分布式区块(bank)的结构，同时为了方便客户读写产品信息，减少区块(bank)选择操作，根据客户需求，定制相关的SM访问电路，使得在小容量存储单元和主存储单元选择信号axa有效时，行地址选择信号ra可直接选中SM中的行地址，不仅保证了电路分布的均匀性，还方便了客户对IP的使用。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (10)

1.一种分布式存储区块访问电路，其特征在于：所述电路对小容量存储单元SM采用分布式结构，根据主存储单元NM存储单元存储区块的个数n，将小容量存储单元SM划分为n区块，利用小容量存储单元SM行选择电路消除与区块选择信号Ba的相关性，根据小容量存储单元SM不同的区块，定制不同区块的行地址选择电路，使得在小容量存储单元和主存储单元选择信号axa有效时，行地址选择信号ra直接选中小容量存储单元SM中的行地址。
2.如权利要求1所述的一种分布式存储区块访问电路，其特征在于，所述电路包括：
小容量存储单元SM行选择电路，用于在小容量存储单元和主存储单元选择信号axa的控制下将行地址直接译码为小容量存储单元SM各区块的小容量存储单元行选择信号；
主存储单元NM区块选择电路，用于将区块选择信号Ba转化为主存储单元NM区块选择信号；
主存储单元NM行选择电路，用于在小容量存储单元和主存储单元选择信号axa及区块选择信号Ba的控制下将行地址Ra译码为主存储单元NM各区块的行选择信号；
主存储单元区块，包括多个子区块，用于存储可擦写数据；
小容量存储单元，用于存放只写一次的客户及产品信息。
3.如权利要求2所述的一种分布式存储区块访问电路，其特征在于：所述区块选择信号Ba连接至所述主存储单元NM区块选择电路的输入端，所述主存储单元NM区块选择电路输出区块选择信号连接至所述主存储单元区块的各子区块，行地址Ra连接至所述小容量存储单元SM行选择电路和主存储单元NM行选择电路的输入端，小容量存储单元和主存储单元选择信号axa分别连接至所述小容量存储单元SM行选择电路和主存储单元行选择电路的控制输入端，所述主存储单元NM行选择电路输出的主存储单元行选择信号分别连接至所述主存储单元区块的各子区块的行选择控制输入端，所述小容量存储单元SM行选择电路输出的小容量存储单元行选择信号分别连接至小容量存储单元SM的各子区块的行选择控制输入端。
4.如权利要求3所述的一种分布式存储区块访问电路，其特征在于，所述小容量存储单元SM行选择电路包括：
小容量存储单元SM地址预处理电路，用于将行地址Ra进行预处理得到行地址同相信号和行地址反相信号；
小容量存储单元各区块行选择电路，用于将行地址同相信号Rad和行地址反相信号Rab译码为小容量存储单元相应区块的小容量存储单元行选择信号。
5.如权利要求4所述的一种分布式存储区块访问电路，其特征在于：所述小容量存储单元SM地址预处理电路由多个反相器实现。
6.如权利要求4所述的一种分布式存储区块访问电路，其特征在于：所述小容量存储单元各区块行选择电路通过多个三输入与非门和相应的反相器实现。
7.如权利要求3所述的一种分布式存储区块访问电路，其特征在于，所述小容量存储单元SM行选择电路包括：
小容量存储单元SM地址预处理电路，用于将行地址Ra<4:0>进行预处理得到行地址同相信号Rad<4:0>和行地址反相信号Rab<4:0>；
小容量存储单元第一区块SM0行选择电路，用于将行地址同相信号Rad<4:0>和行地址反相信号Rab<4:0>译码为小容量存储单元第一区块SM0的小容量存储单元行选择信号SM_out<5:0>；
小容量存储单元第二区块SM1行选择电路，用于将行地址同相信号Rad<4:0>和行地址反相信号Rab<4:0>译码为小容量存储单元第二区块SM1的小容量存储单元行选择信号SM_out<11:6>；
小容量存储单元第三区块SM2行选择电路，用于将行地址同相信号Rad<4:0>和行地址反相信号Rab<4:0>译码为小容量存储单元第三区块SM2的小容量存储单元行选择信号SM_out<17:12>；
小容量存储单元第四区块SM3行选择电路，用于将行地址同相信号Rad<4:0>和行地址反相信号Rab<4:0>译码为小容量存储单元第四区块SM3的小容量存储单元行选择信号SM_out<23:18>。
8.如权利要求7所述的一种分布式存储区块访问电路，其特征在于：所述小容量存储单元SM地址预处理电路包括反相器Int<4,0>～Int<4,9>，行地址Ra<4:i>连接至反相器Int<4:2i>的输入端，反相器Int<4:2i>的输出端连接至反相器Int<4:2i+1>的输入端，i＝0,1,…,4。
9.如权利要求8所述的一种分布式存储区块访问电路，其特征在于：所述小容量存储单元第一区块SM0行选择电路包括三输入与非门Nand<0,0>～Nand<0,7>和反相器Int<0,0>～Int<0,7>，所述容量存储单元第二区块SM1行选择电路包括三输入与非门Nand<1,0>～Nand<1,7>和反相器Int<1,0>～Int<1,7>，小容量存储单元第三区块SM2行选择电路把包括三输入与非门Nand<2,0>～Nand<2,7>和反相器Int<2,0>～Int<2,7>，所述小容量存储单元第四区块SM3行选择电路包括三输入与非门Nand<3,0>～Nand<3,7>和反相器Int<3,0>～Int<3,7>。
10.如权利要求9所述的一种分布式存储区块访问电路，其特征在于：当所述小容量存储单元和主存储单元选择信号axa为“1”有效时，各SM行选择电路开始启动，所述行地址ra<4:0>地址分为两级译码，第一级译码ra<4:2>译码，对应子区块SM0～SM3译码出六种状态；接着第二级译码ra<1:0>，对应子区块SM0～SM3译码出四种状态，总共译码出SM_out<23:0>行。
CN201711100003.2A 2017-11-09 2017-11-09 一种分布式存储区块访问电路 Active CN107885669B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711100003.2A CN107885669B (zh) 2017-11-09 2017-11-09 一种分布式存储区块访问电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711100003.2A CN107885669B (zh) 2017-11-09 2017-11-09 一种分布式存储区块访问电路

Publications (2)

Publication Number Publication Date
CN107885669A true CN107885669A (zh) 2018-04-06
CN107885669B CN107885669B (zh) 2021-06-04

Family

ID=61779970

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711100003.2A Active CN107885669B (zh) 2017-11-09 2017-11-09 一种分布式存储区块访问电路

Country Status (1)

Country Link
CN (1) CN107885669B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59127285A (ja) * 1982-12-31 1984-07-23 Nec Corp 半導体記憶装置
US20030002358A1 (en) * 2001-07-02 2003-01-02 Lee Hi-Choon Semiconductor memory device capable of adjusting the number of banks and method for adjusting the number of banks
US6654848B1 (en) * 2000-09-15 2003-11-25 Advanced Micro Devices, Inc. Simultaneous execution command modes in a flash memory device
CN1641791A (zh) * 2004-01-15 2005-07-20 国际商业机器公司 具有分布式行地址计数器的并发刷新模式的嵌入式dram
CN102456405A (zh) * 2010-11-02 2012-05-16 上海华虹集成电路有限责任公司 一种应用于Flash EEPROM的动态参考源电路
CN102655020A (zh) * 2011-03-04 2012-09-05 海力士半导体有限公司 半导体存储装置
CN104077234A (zh) * 2014-07-10 2014-10-01 三星电子（中国）研发中心 一种嵌入式系统分区的动态调整方法和装置
CN104598165A (zh) * 2014-12-31 2015-05-06 深圳市共进电子股份有限公司 在嵌入式设备上对存储器提高耐用性的方法及装置
US9201608B2 (en) * 2010-04-13 2015-12-01 Apple Inc. Memory controller mapping on-the-fly
US20160064062A1 (en) * 2014-08-27 2016-03-03 SK Hynix Inc. Semiconductor memory device and refresh operating method
CN107123438A (zh) * 2017-04-13 2017-09-01 建荣半导体（深圳）有限公司 模拟多端口方法及模拟多端口记忆体

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59127285A (ja) * 1982-12-31 1984-07-23 Nec Corp 半導体記憶装置
US6654848B1 (en) * 2000-09-15 2003-11-25 Advanced Micro Devices, Inc. Simultaneous execution command modes in a flash memory device
US20030002358A1 (en) * 2001-07-02 2003-01-02 Lee Hi-Choon Semiconductor memory device capable of adjusting the number of banks and method for adjusting the number of banks
CN1641791A (zh) * 2004-01-15 2005-07-20 国际商业机器公司 具有分布式行地址计数器的并发刷新模式的嵌入式dram
US9201608B2 (en) * 2010-04-13 2015-12-01 Apple Inc. Memory controller mapping on-the-fly
CN102456405A (zh) * 2010-11-02 2012-05-16 上海华虹集成电路有限责任公司 一种应用于Flash EEPROM的动态参考源电路
CN102655020A (zh) * 2011-03-04 2012-09-05 海力士半导体有限公司 半导体存储装置
CN104077234A (zh) * 2014-07-10 2014-10-01 三星电子（中国）研发中心 一种嵌入式系统分区的动态调整方法和装置
US20160064062A1 (en) * 2014-08-27 2016-03-03 SK Hynix Inc. Semiconductor memory device and refresh operating method
CN104598165A (zh) * 2014-12-31 2015-05-06 深圳市共进电子股份有限公司 在嵌入式设备上对存储器提高耐用性的方法及装置
CN107123438A (zh) * 2017-04-13 2017-09-01 建荣半导体（深圳）有限公司 模拟多端口方法及模拟多端口记忆体

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
K. YOSHIKAWA: "Embedded flash memories-technology assessment and future", 《1999 INTERNATIONAL SYMPOSIUM ON VLSI TECHNOLOGY, SYSTEMS, AND APPLICATIONS. PROCEEDINGS OF TECHNICAL PAPERS.》 *
薛霆 等: "嵌入式存储器发展现状", 《中国集成电路》 *

Also Published As

Publication number Publication date
CN107885669B (zh) 2021-06-04

Similar Documents

Publication Publication Date Title
CN109791519B (zh) 具有集成计算引擎的非易失性存储系统和本地快速存储器的优化用途
CN109495272B (zh) 一种基于忆阻器的强puf电路
TWI579843B (zh) 具完全獨立局部陣列再新功能之動態隨機存取記憶體
CN105868125A (zh) 缓冲存储器及用于控制内部存储器数据访问的装置和方法
CN104850501B (zh) 一种ddr存储器访存地址映射方法及访存地址映射单元
JP2016527647A (ja) ハイブリッド・メモリ・モジュール用メモリの入出力を構成するための装置および方法
TW201011777A (en) Refresh method for a non-volatile memory
CN106356087A (zh) 具有自适应页大小控制的半导体存储器件
US9165619B2 (en) Apparatus and method for reading data from multi-bank memory circuits
TW201143300A (en) Programmable LDPC code decoder and decoding method thereof
CN104681085B (zh) 一种基于翻转编码电路的阻变存储器及相应数据存储方法
CN114077418A (zh) 存储器内运算方法及装置、存储器及存储介质
JPS63308784A (ja) デュアルポートｒａｍメモリ装置
JP2003067244A (ja) 不揮発性記憶装置及びその制御方法
KR20110031522A (ko) 메모리 장치, 이를 구비하는 메모리 시스템 및 이의 제어 방법
CN104575598A (zh) 电阻式存储器件、其操作方法以及具有该电阻式存储器件的系统
CN107885669A (zh) 一种分布式存储区块访问电路
CN107452423A (zh) 计算系统、非易失性存储器模块以及操作存储设备的方法
CN208922741U (zh) 半导体存储器
CN102237867A (zh) 包括模块控制电路的半导体模块及其控制方法
CN105849808A (zh) 双晶体管三态随机存取存储器
TWI774985B (zh) 記憶體裝置、寫入方法以及讀取方法
CN115145842A (zh) 数据缓存处理器及方法
CN102541745A (zh) 微控制器数据存储器的寻址方法和微控制器
CN103793333A (zh) 非易失性存储器加密的方法和装置以及非易失性存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant