CN107797348A - 具有连接单元的显示设备 - Google Patents

具有连接单元的显示设备 Download PDF

Info

Publication number
CN107797348A
CN107797348A CN201710793736.2A CN201710793736A CN107797348A CN 107797348 A CN107797348 A CN 107797348A CN 201710793736 A CN201710793736 A CN 201710793736A CN 107797348 A CN107797348 A CN 107797348A
Authority
CN
China
Prior art keywords
dummy
connection unit
line
display device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710793736.2A
Other languages
English (en)
Other versions
CN107797348B (zh
Inventor
吴明洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN107797348A publication Critical patent/CN107797348A/zh
Application granted granted Critical
Publication of CN107797348B publication Critical patent/CN107797348B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Abstract

本申请提供了一种显示设备。该显示设备包括：衬底；像素，像素连接至位于衬底上的栅极线和数据线；连接单元，连接单元连接至位于衬底上的栅极线和数据线之一；以及驱动集成电路，驱动集成电路安装在连接单元上。连接单元包括：引线，引线连接至驱动集成电路；以及至少一个第一虚设线，至少一个第一虚设线与连接单元的第一侧边相邻，连接单元的第一侧边与衬底的侧边交叉，第一虚设线不连接至包括驱动集成电路的连接单元的任一线和引线。

Description

具有连接单元的显示设备
相关申请的交叉引用
本申请要求于2016年9月6日提交的第10-2016-0114329号韩国专利申请的优先权和权益，该韩国专利申请通过引用并入本文，就各方面而言如同在本文中完全阐述一样。
技术领域
本发明大体涉及显示设备，更具体地，涉及可以以降低的制造成本生产且可大致防止安装有驱动集成电路的连接单元脱离的显示设备。
背景技术
液晶显示(“LCD”)设备是一种近来被广泛使用的平板显示(“FPD”)设备。LCD设备通常包括形成有电极的两个衬底，在这两个衬底之间插置有液晶层。
当将电压施加到两个电极时，液晶层的液晶分子重新排列，从而在LCD设备中控制透射光的量。
应理解的是，该背景技术部分旨在提供用于理解技术的有用的背景并且因而在本文中公开，背景技术部分可包括不是由本文中公开的主题的相应有效申请日之前的相关领域技术人员已知晓或理解的内容的一部分的思想、构思或认知。
发明内容
根据本发明原理构造的显示设备提供这样的连接单元，该连接单元降低制造成本、改善安装有驱动集成电路的连接单元与显示面板的衬底之间的附接，并且大致防止连接单元的分离。例如，在连接单元中可设置虚设线以增强粘合膜的扩展，从而将连接单元稳固地附接至显示设备的衬底。
附加方面将在随后的详细说明中阐述，并且部分地将根据本公开显而易见，或者可通过对本发明构思的实践而习得。
根据本发明的一方面，显示设备包括：衬底；像素，像素连接至位于衬底上的栅极线和数据线；连接单元，连接单元连接至位于衬底上的栅极线和数据线之一；以及驱动集成电路，驱动集成电路安装在连接单元上。连接单元包括：引线，引线连接至驱动集成电路；以及至少一个第一虚设线，至少一个第一虚设线与连接单元的第一侧边相邻，其中，连接单元的第一侧边与衬底的侧边交叉，第一虚设线不连接至包括驱动集成电路的连接单元的任一线和引线。
第一虚设线可具有在连接单元的第一侧边处的端部。
第一虚设线可从连接单元的第一侧边向连接单元的另一侧边延伸。
第一虚设线和连接单元的第一侧边之间的角度可为约90度。
第一虚设线和连接单元的第一侧边之间的各个角度中较小的角度可大于约0度且小于约90度。
第一虚设线可以在衬底与连接单元的基底层之间。
第一虚设线面对衬底的整个表面可不被连接单元的覆盖层覆盖。
显示设备还可包括在第一虚设线的至少一部分与衬底之间的各向异性导电膜。
第一虚设线可不彼此连接。
第一虚设线可彼此平行。
第一虚设线中的每个可具有大致相同的长度。
第一虚设线可随着更接近连接单元的第三侧边而具有更小的长度，并且连接单元的第三侧边可与衬底重叠并且可不与衬底的所述侧边交叉。
第一虚设线的两个相邻的第一虚设线可随着更接近连接单元的第三侧边而在其间具有更大的距离，并且连接单元的第三侧边可与衬底重叠并且可不与衬底的所述侧边交叉。
第一虚设线可随着更远离第一侧边而具有逐渐减小的宽度。
第一虚设线中的相邻的第一虚设线之间的各个距离可以是均匀的。
第一虚设线中的相邻的第一虚设线之间的距离可以在约15μm至约30μm的范围内。
第一虚设线的端部的至少一部分可包括碳化的区域。
第一虚设线的端部可以以预定距离与第一侧边间隔开。
显示设备还可包括与连接单元的面对第一侧边的第二侧边相邻的至少一个第二虚设线，第二虚设线不连接至包括驱动集成电路的连接单元的任一线和引线。
第二虚设线和第一虚设线可在形状上彼此对称。
以上概括性描述和以下详细描述是示例性和说明性的，并且旨在提供对所要求保护的主题的进一步说明。
附图说明
附图示出了本发明构思的示例性实施方式并且与描述一起用来解释本发明构思的原理，附图被包括以提供对本发明构思的进一步理解并且附图被并入本说明书中且构成本说明书的一部分。
图1是根据本发明的原理构造的显示设备的实施方式的立体图。
图2是图1的显示设备的第一衬底的平面图。
图3是图2的第一衬底的数据连接单元的实施方式的后表面的、示出了布线配置的详细平面图。
图4是图3的数据连接单元的详细平面图，该详细平面图示出了数据连接单元的覆盖层的配置。
图5是图4的数据连接单元的详细平面图，该详细平面图示出了粘接至数据连接单元的各向异性导电膜(“ACF”)。
图6是图4的数据连接单元的部分A的示意性放大平面图，该示意性放大平面图示出了虚设线的第一实施方式。
图7是图6的数据连接单元的沿图6的截线I-I'截取的剖视图。
图8A是图4的数据连接单元的部分A的示意性放大平面图，该示意性放大平面图示出了各向异性导电膜在存在虚设线的情况下的流动。
图8B是图8A的数据连接单元的沿图8A的截线I-I'截取的剖视图。
图9A至图9H是根据本发明的原理的数据连接单元、支撑件、按压装置、第一激光照射器、第二激光照射器和第一衬底的示意性立体图，该示意性立体图示出了连接数据连接单元和第一衬底的示例性方法。
图10是图4的数据连接单元的部分A的示意性放大平面图，该示意性放大平面图示出了虚设线的第二实施方式。
图11是图4的数据连接单元的部分A的示意性放大平面图，该示意性放大平面图示出了虚设线的第三实施方式。
图12是图4的数据连接单元的部分A的示意性放大平面图，该示意性放大平面图示出了虚设线的第四实施方式。
图13是图4的数据连接单元的部分A的示意性放大平面图，该示意性放大平面图示出了虚设线的第五实施方式。
图14是图4的数据连接单元的部分A的示意性放大平面图，该示意性放大平面图示出了虚设线的第六实施方式。
图15是图2的第一衬底的数据连接单元的另一实施方式的详细配置图。
具体实施方式
在以下描述中，为了解释的目的，对多个具体细节进行阐述以提供对多种示例性实施方式的透彻理解。然而，显而易见的是，多种示例性实施方式可在没有这些具体细节的情况下实施或通过一个或多个等同布置实施。在其它示例中，公知的结构和设备以框图形式示出，以避免不必要地使多种示例性实施方式不清楚。
在附图中，为了清楚和描述的目的，层、膜、面板、区等的尺寸和相对尺寸可能被夸大。另外，相同的附图标记表示相同的元件。
当元件或层被称为在另一元件或层“上”、“连接至”或“联接至”另一元件或层时，该元件或层可直接在另一元件或层上、直接连接至或直接联接至另一元件或层，或者可存在中间元件或层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接至”或“直接联接至”另一元件或层时，则不存在中间元件或层。为了本公开的目的，“X、Y和Z中的至少一个”和“从由X、Y和Z组成的集合中选出的至少一个”可解释为例如只有X、只有Y、只有Z，或者X、Y和Z中的两个或更多个的任一组合，诸如XYZ、XYY、YZ和ZZ。在全文中，相同的附图标记指代相同的元件。如在本文中所使用的，措辞“和/或”包括相关的所列项目中的一个或多个的任何和全部组合。
虽然措辞第一、第二等可在本文中用于描述多种元件、部件、区、层和/或段，但是这些元件、部件、区、层和/或段不应受这些措辞限制。这些措辞用于将一个元件、部件、区、层、和/或段与另一元件、部件、区、层、和/或段区分开。因此，在不背离本公开的教导的情况下，以下所论述的第一元件、第一部件、第一区、第一层和/或第一段可被称为第二元件、第二部件、第二区、第二层和/或第二段。
为了描述的目的，在本文中可使用诸如“在……下面”、“在……下方”、“下”、“在……上方”、“上”等空间相对措辞，并且从而来描述如附图中所示的一个元件或特征与另一个(或另一些)元件或特征的关系。除了附图中描绘的定向外，空间相对措辞旨在包含设备在使用、操作和/或制造时的不同定向。例如，如果附图中的设备翻转，则描述成在其它元件或特征“下方”或“下面”的元件将定向成在其它元件或特征“上方”。因此，示例性措辞“在……下方”可包含在……上方以及在……下方两个定向。此外，设备可以以其它方式定向(例如，旋转90度或处于其它定向)，并且因此，本文中所使用的空间相对描述语应当被相应解释。
本文中所使用的术语是为了描述具体实施方式的目的，而不旨在进行限制。除非上下文另外清楚地指出，否则如本文中所使用的单数形式“一(a)”、“一(an)”和“该(the)”旨在也包括复数形式。此外，当在本说明书中使用时，措辞“包括(comprises、comprising、includes和/或including)”说明所陈述的特征、整体、步骤、操作、元件、部件和/或其集合的存在，但是不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或其集合的存在或添加。
在本文中参照作为理想化的示例性实施方式和/或中间结构的示意图的剖视图来描述多种示例性实施方式。因而，应预料到作为例如制造技术和/或公差的结果的与图示形状的偏差。因而，本文中公开的示例性实施方式不应被解释为限于具体示出的区的形状，而是应包括由例如制造引起的形状上的偏差。例如，示出为矩形的植入区将通常在其边缘处具有圆化或弯曲的特征和/或具有植入浓度的梯度，而非具有从植入区到非植入区的二元的变化。同样地，通过植入形成的埋入区可在埋入区与发生植入的表面之间的区中生成一些植入。因此，附图中示出的区实际上是示意性的，并且它们的形状不旨在示出设备的区的实际形状并且不旨在进行限制。
除非另外限定，否则本文中使用的所有术语(包括技术术语和科学术语)具有与由本公开所属技术领域普通技术人员所通常理解的含义相同的含义。除非在本文中明确如此定义，否则诸如常用词典中限定的术语应被解释成具有与其在相关领域的上下文中的含义相一致的含义，而不应以理想化或过于形式化的含义进行解释。
图1是根据本发明的原理构造的显示设备的实施方式的立体图，并且图2是图1的显示设备的第一衬底的平面图。
如图1中所示，根据示例性实施方式的显示设备包括显示面板300、多个栅极连接单元GC、多个栅极驱动集成电路(“IC”)GIC、多个数据连接单元DC、多个数据驱动IC DIC、多条栅极线GL1至GLi、多条数据线DL1至DLj和印刷电路板(“PCB”)168。
显示面板300显示图像。如图1中所示，显示面板300包括第一衬底301和第二衬底302。
第一衬底301和第二衬底302之间还可设置有液晶层或有机发光层。
第一衬底301具有显示区域301a和非显示区域301b。多个像素PX设置在显示区域301a中。像素PX中的每个连接至栅极线和数据线。
像素PX可包括开关元件、像素电极和公共电极。开关元件包括连接至栅极线的栅电极、连接至数据线的源电极和连接至像素电极的漏电极。开关元件也称为薄膜晶体管(“TFT”)。
公共电极可设置在第一衬底301或第二衬底302上，并且液晶层或有机发光层可设置在公共电极和像素电极之间。在示例性实施方式中，公共电极可设置在第一衬底301上。
另外，像素PX还可包括滤色器和光阻挡层，并且滤色器和光阻挡层可设置在第一衬底301或第二衬底302上。光阻挡层也通常称为黑色矩阵。
多条栅极线GL1至GLi设置在第一衬底301的显示区域301a中。栅极线GL1至GLi中的每个延伸至非显示区域301b并且连接至栅极驱动IC GIC中对应的一个。在该示例性实施方式中，栅极线GL1至GLi通过栅极连接单元GC连接至栅极驱动IC GIC。
多条数据线DL1至DLj设置在第一衬底301的显示区域301a中。数据线DL1至DLj与栅极线GL1至GLi相交。数据线DL1至DLj中的每个延伸至非显示区域301b并且连接至数据驱动IC DIC中对应的一个。在该示例性实施方式中，数据线DL1至DLj通过数据连接单元DC连接至数据驱动IC DIC。
栅极驱动IC GIC生成栅极信号并且将栅极信号依次施加至第一栅极线GL1至第i栅极线GLi。
栅极驱动IC GIC安装在栅极连接单元GC上。例如，栅极驱动IC GIC可以以膜上芯片的方式安装在栅极连接单元GC上，并且可电连接至栅极连接单元GC。
栅极连接单元GC电连接至第一衬底301。例如，每个栅极连接单元GC的输入部和输出部可电连接至第一衬底301的栅极焊盘端子。栅极焊盘端子设置在第一衬底301的非显示区域301b中。栅极连接单元GC可以是带载封装或本领域中已知的其它类型的电路封装。
栅极连接单元GC中的每个可通过各向异性导电膜(“ACF”)物理上连接至并且电连接至第一衬底301。
如本领域中已知的，数据驱动IC DIC从时序控制器接收数字图像数据信号和数据控制信号。数据驱动IC DIC根据数据控制信号对数字图像数据信号进行采样、在每个水平周期中锁存所采样的与一个水平线对应的图像数据信号，并且将所锁存的图像数据信号施加至数据线DL1至DLj。换言之，数据驱动IC DIC使用从电源输入的伽马电压将从时序控制器施加的数字图像数据信号转换成模拟图像信号，并且将模拟图像信号施加至数据线DL1至DLj。
数据驱动IC DIC安装在数据连接单元DC上。数据驱动IC DIC可以以膜上芯片的方式安装在数据连接单元DC上，并且可电连接至数据连接单元DC。
数据连接单元DC连接在PCB 168和第一衬底301之间。例如，每个数据连接单元DC的输入部电连接至PCB 168的数据焊盘端子，并且每个数据连接单元DC的输出部电连接至第一衬底301的数据焊盘端子。第一衬底301的数据焊盘端子设置在第一衬底301的非显示区域301b中。数据连接单元DC可以是带载封装或本领域中已知的其它类型的电路封装。
数据连接单元DC中的每个可通过ACF物理上连接至并且电连接至第一衬底301。
时序控制器和电源可设置在PCB 168上。数据连接单元DC包括将从时序控制器和电源施加的多种信号传输至数据驱动IC DIC的输入引线以及将从数据驱动IC DIC输出的图像数据信号传输至数据线DL1至DLj的输出引线。
在示例性实施方式中，如图2中所示，至少一个数据连接单元DC还可包括用于将从时序控制器和电源施加的多种信号传输至栅极驱动IC GIC的辅助引线，并且辅助引线在第一衬底301处连接至面板线166。这些面板线166将辅助引线连接至栅极驱动IC GIC。面板线166可以以玻璃上布线型(line-on-glass)的方式设置在第一衬底301的非显示区域301b中。
图3是图2的第一衬底的数据连接单元的实施方式的后表面的、示出了布线配置的详细平面图。在本文中，图3是示出了图2中所示的数据连接单元DC的后表面的视图。另外，为了清楚，数据驱动IC DIC未在图3中示出。
如图3中所示，数据连接单元DC包括多条输入引线31、多条输出引线32、多条辅助引线33、安装部10、输入部11和输出部12。
数据驱动IC DIC可安装在安装部10中。安装部10布置在输入部11和输出部12之间。
数据连接单元DC的输入部11连接至PCB 168并且数据连接单元DC的输出部12连接至第一衬底301。
数据连接单元DC的输入引线31分别连接至安装在安装部10上的数据驱动IC DIC的输入端子。另外，输入引线31分别连接至PCB 168的数据焊盘端子。例如，输入引线31的一个端部连接至数据驱动IC DIC的输入端子，并且输入引线31的另一端部连接至PCB 168的数据焊盘端子。
数据连接单元DC的输出引线32分别连接至安装在安装部10上的数据驱动IC DIC的输出端子。另外，输出引线32分别连接至第一衬底301的数据焊盘端子。例如，输出引线32的一个端部连接至数据驱动IC DIC的输出端子，并且输出引线32的另一端部连接至第一衬底301的数据焊盘端子。第一衬底301的数据焊盘端子连接至数据线。
数据连接单元DC的辅助引线33连接至PCB 168的辅助焊盘端子。另外，数据连接单元DC的辅助引线33连接至第一衬底301的辅助焊盘端子。例如，辅助引线33的一个端部连接至PCB 168的辅助焊盘端子，并且辅助引线33的另一端部连接至第一衬底301的辅助焊盘端子。第一衬底301的辅助焊盘端子可连接至上述面板线166。
图4是图3的数据连接单元的详细平面图，该详细平面图示出了数据连接单元的覆盖层的配置。
如图4中所示，数据连接单元DC可包括覆盖层802。覆盖层802可设置在数据连接单元DC的除安装部10、输入部11和输出部12之外的整个表面上。换言之，覆盖层802的边界可限定安装部10、输入部11和输出部12中的每个。覆盖层802可以是阻焊件。
输入引线31的一个端部通过由覆盖层802限定的安装部10连接至数据驱动IC DIC的输入端子，并且输入引线31的另一端部通过由覆盖层802限定的输入部11连接至PCB 168的数据焊盘端子。
输出引线32的一个端部通过由覆盖层802限定的安装部10连接至数据驱动IC DIC的输出端子，并且输出引线32的另一端部通过由覆盖层802限定的输出部12连接至第一衬底301的数据焊盘端子。
辅助引线33的一个端部通过由覆盖层802限定的输入部11连接至PCB 168的辅助焊盘端子，并且辅助引线33的另一端部通过由覆盖层802限定的输出部12连接至第一衬底301的辅助焊盘端子。
图5是图4的数据连接单元的详细平面图，该详细平面图示出了粘接至数据连接单元的各向异性导电膜(“ACF”)。
如图5中所示，ACF可设置在数据连接单元DC的输出部12上。从竖直视角观察，ACF可在数据连接单元DC上设置在数据连接单元DC的输出部12与第一衬底301之间。换言之，ACF可设置在数据连接单元DC与第一衬底301重叠的区域中。
在示例性实施方式中，如图2中所示，数据连接单元DC的四个侧边中的两个相对侧边S1和S2中的每个与第一衬底301的一个侧边S交叉。在本文中，将数据连接单元DC的两个相对侧边S1和S2中的一个定义为第一侧边S1，并且将其另一个定义为第二侧边S2。在该示例性实施方式中，将数据连接单元DC的设置在第一侧边S1和第二侧边S2之间且与第一衬底301重叠的另一侧边定义为第三侧边S3。第三侧边S3不与第一衬底301的所述一个侧边S交叉。
数据连接单元DC的第一侧边S1和第二侧边S2还与PCB 168的一个侧边S'交叉。如图2中所示，PCB 168的一个侧边S'和第一衬底301的一个侧边S互相面对。
数据连接单元DC包括至少一个虚设线。如本文中所使用的，虚设线是设置在用作除了传导电子以连接电子部件之外的一些其它用途的层上、中、上方或下方的任何非连接导电部分。如以下更详细描述的，本文中的虚设线用于分配ACF以确保部件之间的稳固连接。例如，如图4中所示，数据连接单元DC包括与其第一侧边S1相邻的至少一个虚设线A-DML(在下文中，“A-虚设线”)和与其第二侧边S2相邻的至少一个虚设线B-DML(在下文中，“B-虚设线”)。
A-虚设线A-DML和B-虚设线B-DML设置在数据连接单元DC的输出部12处。A-虚设线A-DML和B-虚设线B-DML通过输出部12而暴露于数据连接单元DC的外部。
图4中示出了5条A-虚设线A-DML和5条B-虚设线B-DML，然而，A-虚设线A-DML的数量和B-虚设线B-DML的数量不限于此。另外，A-虚设线A-DML的数量和B-虚设线B-DML的数量可大致相同或彼此不同。
图6是图4的数据连接单元的部分A的示意性放大平面图，该示意性放大平面图示出了虚设线的第一实施方式。
如图6中所示，A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5中的每个具有设置在数据连接单元DC的第一侧边S1处的端部。A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5分别具有设置在第一侧边S1的不同位置处的端部61、62、63、64和65。例如，第一A-虚设线A-DML1的端部61设置在第一侧边S1处。
A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5中的每个从数据连接单元DC的第一侧边S1向数据连接单元DC的另一侧边延伸。例如，A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5中的每个可从数据连接单元DC的第一侧边S1向数据连接单元DC的第二侧边S2延伸。
A-虚设线A-DML中的每个与数据连接单元DC的第一侧边S1之间的角度可为约90度。例如，第一A-虚设线A-DML1与第一侧边S1之间的角度θ1为约90度。
A-虚设线A-DML彼此大致平行。
A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5的各个宽度可彼此大致相同或不同。在示例性实施方式中，第一A-虚设线A-DML1可具有从约15μm至约30μm的范围内的宽度w，并且其它A-虚设线A-DML2、A-DML3、A-DML4和A-DML5可具有从约15μm至约30μm的范围内的宽度。例如，A-虚设线A-DML中的每个的宽度w可以为约25μm。
A-虚设线A-DML中相邻的A-虚设线A-DML之间的距离可彼此大致相同或不同。在示例性实施方式中，第一A-虚设线A-DML1和与第一A-虚设线A-DML1相邻的第二A-虚设线A-DML2之间的距离d可以在约15μm和30μm之间的范围内，并且A-虚设线A-DML中其它相邻的A-虚设线A-DML之间的距离可以在约15μm和30μm之间的范围内。例如，A-虚设线A-DML中相邻的A-虚设线A-DML之间的距离d可以为约25μm。
如上文所述，A-虚设线A-DML的宽度w和A-虚设线A-DML中相邻的A-虚设线A-DML之间的距离d可彼此大致相同或不同。
A-虚设线A-DML中的每个具有绝缘于且不连接至数据驱动IC DIC中的任一端子和数据连接单元DC的任一线的形状。换言之，A-虚设线A-DML中的每个既不物理上也不直接连接至显示设备的任一信号线。在本文中，信号线包括以下中的所有线：从信号源直接接收信号的线、通过至少一个其它线从信号源间接接收信号的线、通过至少一个电容器从信号源间接接收信号的线或通过至少一个开关从信号源间接接收信号的线。
例如，第一A-虚设线A-DML1既不物理上也不直接连接至数据驱动IC DIC的输入端子、数据驱动IC DIC的输出端子、数据连接单元DC的输入引线31、数据连接单元DC的输出引线32、数据连接单元DC的辅助引线33、PCB 168的信号线、第一衬底301的信号线和第二衬底302的信号线。
如上所述，A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5中的每个与其它信号线物理上分离并且具有电学上的浮动状态。
B-虚设线B-DML可具有与上述A-虚设线A-DML的形状大致相同的形状。例如，如图4中所示，B-虚设线B-DML具有设置在数据连接单元DC的第二侧边S2处的端部。
B-虚设线B-DML中的每个从数据连接单元DC的第二侧边S2向数据连接单元DC的另一侧边延伸。例如，B-虚设线B-DML中的每个可从数据连接单元DC的第二侧边S2向数据连接单元DC的第一侧边S1延伸。
B-虚设线B-DML中的每个与数据连接单元DC的第二侧边S2之间的角度可为约90度。
B-虚设线B-DML大致彼此平行。
B-虚设线B-DML的各个宽度可彼此大致相同或不同。例如，B-虚设线B-DML中的至少一个的宽度w可为约25μm。
B-虚设线B-DML中相邻的B-虚设线B-DML之间的距离可彼此大致相同或不同。例如，B-虚设线B-DML中相邻的B-虚设线B-DML之间的距离可为约25μm，并且B-虚设线B-DML中其它相邻的B-虚设线B-DML之间的距离可为约25μm。
如上文所述，B-虚设线B-DML的宽度w和B-虚设线B-DML中相邻的B-虚设线B-DML之间的距离可彼此大致相同或不同。
B-虚设线B-DML中的每个具有绝缘于且不连接至数据驱动IC DIC的任一端子和数据连接单元DC的任一线的形状。换言之，B-虚设线B-DML中的每个既不物理上也不直接连接至显示设备的任一信号线。换言之，与上述A-虚设线A-DML类似，每个B-虚设线B-DML与其它信号线物理上分离且具有电学上的浮动状态。
图7是图6的数据连接单元的沿图6的截线I-I'截取的剖视图。
如图7中所示，数据连接单元DC还包括基底层801。基底层801可包括聚酰亚胺。
A-虚设线A-DML和辅助引线33设置在数据连接单元DC的基底层801上。虽然未在图7中示出，但是输入引线31、输出引线32和B-虚设线B-DML也设置在基底层801上。
A-虚设线A-DML、辅助引线33、输入引线31、输出引线32和B-虚设线B-DML可由大致相同的材料形成。例如，A-虚设线A-DML、辅助引线33、输入引线31、输出引线32和B-虚设线B-DML可包括铜(Cu)。
在示例性实施方式中，覆盖层802设置在基底层801上。另外，如图4中所示，覆盖层802设置在数据连接单元DC中的除与输入部11、输出部12和安装部10对应的区域之外的输入引线31、输出引线32和辅助引线33上。
图8A是图4的数据连接单元的部分A的示意性放大平面图，该示意性放大平面图示出了在存在虚设线的情况下各向异性导电膜的流动。图8B是图8A的数据连接单元的沿图8A的截线I-I'截取的剖视图。
如图8A和8B中所示，当将压力施加于粘接至数据连接单元DC的ACF时，ACF的粘度降低。相应地，ACF的流动性增强。ACF可通过A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5向数据连接单元DC的一个边缘(即，第一侧边S1)顺畅移动。换言之，因为A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5具有从第一侧边S1延伸的线形状，所以ACF通过A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5而被促使沿着由图8A中的箭头所示的向外方向朝第一侧边S1流动和扩展(扩散)。
另外，虽然未在图8A中示出，但是ACF可通过B-虚设线B-DML向数据连接单元DC的另一边缘(即第二侧边S2)顺畅流动。换言之，因为B-虚设线B-DML具有从第二侧边S2延伸的线形状，所以ACF通过B-虚设线B-DML而被促使向第二侧边S2流动和扩展(扩散)。
图9A至图9H是根据本发明原理的数据连接单元、支撑件、按压装置、第一激光照射器、第二激光照射器和第一衬底的示意性立体图，该示意性立体图示出了连接数据连接单元和第一衬底的示例性方法。
首先，如图9A中所示，制备包括数据驱动IC DIC的数据连接单元DC。数据连接单元DC包括位于其相对的短侧边边缘上的定位孔(Sprocket Hole)90。
如图9B中所示，数据连接单元DC设置在支撑件950上。例如，数据连接单元DC的输出部12设置在支撑件950上。在该示例性实施方式中，输出部12的相对表面接触支撑件950。
接下来，将ACF放置在数据连接单元DC的输出部12上。ACF具有适于与通过输出部12而暴露的输出引线32重叠的长度和宽度。换言之，为了大致最小化所使用的ACF的量，ACF具有与输出引线32重叠的这种尺寸。在ACF具有大到足以覆盖数据连接单元DC的输出部12的整个表面的面积的情况下，ACF的边缘可接触支撑件950并且可能污染支撑件950。
支撑件950的污染可导致包括对数据连接单元DC的损伤的多种问题。例如，支撑件950再次用于接下来将描述的主按压过程。在这种情况下，在ACF保留在支撑件950上的情况中，位于支撑件950上的第一衬底301可通过ACF粘接至支撑件950。然后，当第一衬底301与支撑件950分离时，在第一衬底301中可能出现裂纹。
出于此类的多种理由，位于数据连接单元DC上的ACF具有比数据连接单元DC的输出部12的面积小的面积。
如图9C中所示，将按压装置980设置在ACF上方。接下来，按压装置980向ACF在箭头的方向上下降以接触ACF。在这种状态下，按压装置980将压力施加在ACF上。图9C中所示的过程是初步按压过程，其中，ACF通过在该过程中施加的压力微弱地粘接至数据连接单元DC。
图9D是示出通过图9C的初步按压过程粘接至数据连接单元DC的ACF的立体图。
如图9E中所示，执行数据连接单元DC的切割过程。该切割过程可通过激光照射器来执行。例如，从第一激光照射器441照射的激光束441a在与A-虚设线A-DML大致垂直的方向(箭头方向)上移动以切割数据连接单元DC。从第二激光照射器442照射的激光束442a在与B-虚设线B-DML大致垂直的方向(箭头方向)上移动以切割数据连接单元DC。
如图9F中所示，将数据连接单元DC的具有定位孔90的两个相对的短的端部移除，从而可提供具有第一侧边S1和第二侧边S2的数据连接单元DC。另外，由于A-虚设线A-DML的一部分和B-虚设线B-DML的一部分通过切割过程被一起移除，因此A-虚设线A-DML的各个端部沿着第一侧边S1定位，并且B-虚设线B-DML的各个端部沿着第二侧边S2定位。
在该示例性实施方式中，A-虚设线A-DML的端部的至少一部分和B-虚设线B-DML的端部的至少一部分通过激光束441a和激光束442a而碳化。因此，A-虚设线A-DML的端部和B-虚设线B-DML的端部具有碳化的区域。
如图9G中所示，执行数据连接单元DC和第一衬底301之间的连接过程。为此，如图9G中所示，图9F的数据连接单元DC上下翻转地设置在第一衬底301上方。因此，如图9G中所示，位于数据连接单元DC上的ACF面对第一衬底301。在该示例性实施方式中，ACF面对第一衬底301的焊盘端子77。焊盘端子77可包括以上参照图1至图4描述的第一衬底301的数据焊盘端子。
如图9H中所示，数据连接单元DC电连接至第一衬底301的焊盘端子77。在该示例性实施方式中，数据连接单元DC通过ACF粘接至第一衬底301。
因此，第一衬底301和数据连接单元DC的粘接部分设置在支撑件950和按压装置980之间。在该示例性实施方式中，支撑件950设置在第一衬底301下方以面对第一衬底301，并且按压装置980设置在数据连接单元DC上方以面对数据连接单元DC。
接下来，按压装置980向数据连接单元DC下降以接触数据连接单元DC。在该状态下，按压装置980将压力施加至数据连接单元DC。该过程是主按压过程，并且在该主按压过程中施加的压力比在上述初步按压过程中施加的压力高。
ACF通过在主按压过程中施加的压力稳固地粘接至数据连接单元DC和第一衬底301。在示例性实施方式中，在主按压过程期间还可将热量施加至ACF。
ACF的粘度在主按压过程中降低。相应地，ACF的流动性增强。ACF可通过A-虚设线A-DML向数据连接单元DC的一个边缘(即第一侧边S1)顺畅移动，并且可通过B-虚设线B-DML向数据连接单元DC的另一边缘(即，第二侧边S2)顺畅移动。在该示例性实施方式中，ACF还可进一步扩展和扩散经过数据连接单元DC的第一侧边S1、第二侧边S2和第三侧边S3。
由于ACF以这种方式通过A-虚设线A-DML和B-虚设线B-DML扩散，所以，如图9H中所示，固化的ACF可具有比数据连接单元DC的输出部12的面积大的面积。
在示例性实施方式中，如图9H和图7中所示，A-虚设线A-DML设置在第一衬底301与数据连接单元DC的基底层801之间。在该示例性实施方式中，当ACF充分扩散时，A-虚设线A-DML可设置ACF与数据连接单元DC的基底层801之间。同样地，B-虚设线B-DML设置在第一衬底301与数据连接单元DC的基底层801之间。在该示例性实施方式中，当ACF充分扩散时，B-虚设线B-DML可设置ACF与数据连接单元DC的基底层801之间。
如图9H中所示，ACF可设置在第一衬底301与每个A-虚设线A-DML的至少一部分之间。同样地，ACF可设置在第一衬底301和每个B-虚设线B-DML的至少一部分之间。
由于可通过A-虚设线A-DML和B-虚设线B-DML使具有大致最小面积的ACF向数据连接单元DC的边缘顺畅移动，所以可降低制造成本并且可改善数据连接单元DC与第一衬底301之间的粘着性。另外，由于将ACF形成到数据连接单元DC的两端，所以可大致防止数据连接单元DC的分离。
图10是图4的数据连接单元的部分A的示意性放大平面图，该示意性放大平面图示出了虚设线的第二实施方式。
如图10中所示，A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5分别具有设置在第一侧边S1的不同位置中的端部61、62、63、64和65。A-虚设线A-DML具有从第一侧边S1向第二侧边S2(参照图4)向上延伸的形状。
A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5中的每个与第一侧边S1之间的角度可大于约0度且小于约90度。例如，如图10中所示，第一A-虚设线A-DML1与第一侧边S1之间的锐角θ2可大于约0度且小于约90度。
A-虚设线A-DML中的至少两个可具有不同的斜率。例如，第一A-虚设线A-DML1和第一侧边S1之间的角度可与第二A-虚设线A-DML2和第一侧边S1之间的角度不同。
B-虚设线B-DML可具有与图10中的A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5的形状大致相同的形状。例如，B-虚设线B-DML中的每个和第二侧边S2之间的锐角可大于约0度且小于约90度。
图10的A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5与B-虚设线B-DML可彼此对称布置。例如，假设穿过数据连接单元DC的第三侧边S3的中心且与第三侧边S3垂直交叉的虚拟线，B-虚设线B-DML以及A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5可相对于该虚拟线轴向对称。
A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5中的至少一个和B-虚设线B-DML中的至少一个可具有不同的斜率。
基于图10中所示的A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5的结构，ACF可在朝向第一侧边S1、第二侧边S2和第三侧边S3的方向上顺畅扩散。
基于图10中所示的A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5的结构，A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5在第一侧边S1的方向上施加在ACF上的扩散力相对于图6中所示的结构中的扩散力降低，使得ACF可在朝向第一侧边S1、第二侧边S2和第三侧边S3的方向上顺畅扩散。
图11是图4的数据连接单元的部分A的示意性放大平面图，该示意性放大平面图示出了虚设线的第三实施方式。
如图11中所示，A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5具有设置在第一侧边S1的不同部分处的端部61、62、63、64和65。另外，A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5具有从第一侧边S1向第二侧边S2延伸的形状。
A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5中的每个与第一侧边S1之间的角度θ3可为约90度。
如图11中所示，A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5可随着它们接近第三侧边S3而具有减小的长度。例如，A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5之中，设置成与第三侧边S3最远的第一A-虚设线A-DML1具有最长的长度，并且设置成与第三侧边S3最近的第五A-虚设线A-DML5具有最短的长度。另外，第二A-虚设线A-DML2的长度小于第一A-虚设线A-DML1的长度且大于第三A-虚设线A-DML3的长度，第三A-虚设线A-DML3的长度小于第二A-虚设线A-DML2的长度且大于第四A-虚设线A-DML4的长度，并且第四A-虚设线A-DML4的长度小于第三A-虚设线A-DML3的长度且大于第五A-虚设线A-DML5的长度。
B-虚设线B-DML可具有与图11中所示的A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5的形状大致相同的形状。例如，B-虚设线B-DML可随着它们接近第三侧边S3而具有减小的长度。
图11的A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5与B-虚设线B-DML可彼此对称布置。例如，B-虚设线B-DML和A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5可关于以上参照图10描述的虚拟线轴向对称。
基于图11中所示的A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5的结构，A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5在第一侧边S1的方向上施加至ACF的扩散力随着它们接近第三侧边S3而逐渐减小。因此，ACF可在朝向第一侧边S1、第二侧边S2和第三侧边S3的方向上顺畅扩散。
A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5可随着它们接近第三侧边S3而具有更大的长度。同样地，B-虚设线B-DML可随着它们接近第三侧边S3而具有更大的长度。
图12是图4的数据连接单元的部分A的示意性放大平面图，该示意性放大平面图示出虚设线的第四实施方式。
如图12中所示，A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5具有设置在第一侧边S1的不同部分处的端部61、62、63、64和65。A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5具有从第一侧边S1向第二侧边S2延伸的形状。
与图10中所示的配置类似，图12的第一侧边S1与A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5之间的各个角度可大于约0度且小于约90度。例如，如图12中所示，第一A-虚设线A-DML1与第一侧边S1之间的锐角θ4可大于约0度且小于约90度。
此外，与图11中所示的配置类似，图12的A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5可随着它们接近第三侧边S3而在长度上减小。例如，A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5之中，设置成与第三侧边S3最远的第一A-虚设线A-DML1具有最长的长度，并且设置成与第三侧边S3最近的第五A-虚设线A-DML5具有最短的长度。
B-虚设线B-DML可具有与图12的A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5的形状大致相同的形状。例如，B-虚设线B-DML中的每个和第二侧边S2之间的锐角可大于约0度且小于约90度。此外，B-虚设线B-DML可随着它们接近第三侧边S3而在长度上减小。
图12的A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5与B-虚设线B-DML可彼此对称布置。例如，B-虚设线B-DML和A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5可关于以上参照图10描述的虚拟线轴向对称。
基于图12中所示的A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5的结构，A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5在第一侧边S1的方向上施加至ACF上的扩散力随着它们接近第三侧边S3而减小。因此，ACF可在朝向第一侧边S1、第二侧边S2和第三侧边S3的方向上顺畅扩散。
A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5可随着它们接近第三侧边S3而具有更大的长度。同样地，B-虚设线B-DML可随着它们接近第三侧边S3而具有更大的长度。
图13是图4的数据连接单元的部分A的示意性放大平面图，该示意性放大平面图示出虚设线的第五实施方式。
如图13中所示，A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5具有设置在第一侧边S1的不同部分处的端部61、62、63、64和65。A-虚设线A-DML具有从第一侧边S1朝向第二侧边S2延伸的形状。
如图13中所示，A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5中两个相邻的A-虚设线A-DML可随着它们更靠近第三侧边S3而在其间具有更大的距离。例如，设置成与第三侧边S3最远的第一A-虚设线A-DML1和与第一A-虚设线A-DML1相邻的第二A-虚设线A-DML2之间的距离d1最小，并且设置成与第三侧边S3最接近的第五A-虚设线A-DML5和与第五A-虚设线A-DML5相邻的第四A-虚设线A-DML4之间的距离d4最大。此外，第二A-虚设线A-DML2和与第二A-虚设线A-DML2相邻的第三A-虚设线A-DML3之间的距离d2小于第三A-虚设线A-DML3和与第三A-虚设线A-DML3相邻的第四A-虚设线A-DML4之间的距离d3。
B-虚设线B-DML可具有与图13中的A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5的形状大致相同的形状。例如，B-虚设线B-DML中两个相邻的B-虚设线B-DML可随着它们接近第三侧边S3而以更大的距离间隔开。
图13的A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5与B-虚设线B-DML可彼此对称布置。例如，B-虚设线B-DML和A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5可关于以上参照图10描述的虚拟线轴向对称。
基于图13中所示的A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5的结构，A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5在第一侧边S1的方向上施加至ACF上的各个扩散力彼此不同。例如，由于第一A-虚设线A-DML1与第二A-虚设线A-DML2之间的距离相对窄，所以经过它们之间的ACF的扩散速度相对高。另一方面，由于第四A-虚设线A-DML4与第五A-虚设线A-DML5之间的距离相对宽，所以经过它们之间的ACF的扩散速度相对低。
A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5中两个相邻的A-虚设线A-DML可随着它们接近第三侧边S3而在其间具有更小的距离。同样地，B-虚设线B-DML中两个相邻的B-虚设线B-DML可随着它们接近第三侧边S3而在其间具有更小的距离。
图14是图4的数据连接单元的部分A的示意性放大平面图，该示意性放大平面图示出了虚设线的第六实施方式。
如图14中所示，A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5具有设置在第一侧边S1的与先前的实施方式不同的部分处的端部61、62、63、64和65。另外，A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5具有从第一侧边S1向第二侧边S2延伸的形状。
如图14中所示，A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5中的每个可在更远离第一侧边S1的方向上具有逐渐减小的宽度。例如，第一A-虚设线A-DML1的宽度在其端部61处最大并且在与端部61相对的另一端部处最小。
B-虚设线B-DML可具有与图14中的A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5的形状大致相同的形状。例如，B-虚设线B-DML中的每个可在更远离第二侧边S2的方向上具有逐渐减小的宽度。
图14的A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5与B-虚设线B-DML可彼此对称布置。例如，B-虚设线B-DML和A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5可关于以上参照图10描述的虚拟线轴向对称。
基于图14中所示的A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5的结构，A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5在第一侧边S1的方向上施加至ACF的扩散力随着它们接近第一侧边S1而逐渐增大。
可替代地，A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5中的每个可在更远离第一侧边S1的方向上具有逐渐增大的宽度。同样地，B-虚设线B-DML中的每个可在更远离第二侧边S2的方向上具有逐渐增大的宽度。
另外，图1的至少一个栅极连接单元GC还可包括A-虚设线A-DML1、A-DML2、A-DML3、A-DML4和A-DML5以及B-虚设线B-DML。
图15是图2的第一衬底的数据连接单元的另一实施方式的详细配置图。为避免冗余，不重复对相同部件的描述。
如图15中所示，A-虚设线A-DML中的每个可以以预定距离与第一侧边S1间隔开。例如，至少一个A-虚设线A-DML的端部可以以预定距离与第一侧边S1间隔开。
另外，如图15中所示，B-虚设线B-DML中的每个可以以预定距离与第二侧边S2间隔开。例如，至少一个B-虚设线B-DML的端部可以以预定距离与第二侧边S2间隔开。
在示例性实施方式中，图15的A-虚设线A-DML和B-虚设线B-DML可具有上述图10、图11、图12、图13和图14中所示的形状中的任一种形状。
如以上阐述的，根据一个或多个示例性实施方式，显示设备可提供以下效果。首先，由于具有大致最小面积的ACF可向连接单元的边缘顺畅移动，所以可降低制造成本且可改善连接单元和衬底之间的粘合性。
另外，由于ACF正常地形成在连接单元的相对端上，所以可大致防止数据连接单元的分离。
虽然参照本发明的示例性实施方式示出并描述了本发明，但是将对本领域普通技术人员显而易见的是，在不背离本发明的精神和范围的情况下可对本发明做出形式和细节上的多种改变。

Claims (20)

1.显示设备，包括：
衬底；
像素，所述像素连接至位于所述衬底上的栅极线和数据线；
连接单元，所述连接单元连接至位于所述衬底上的所述栅极线和所述数据线之一；以及
驱动集成电路，所述驱动集成电路安装在所述连接单元上，
其中，所述连接单元包括：
引线，所述引线连接至所述驱动集成电路；以及
至少一个第一虚设线，所述至少一个第一虚设线与所述连接单元的第一侧边相邻，所述连接单元的所述第一侧边与所述衬底的侧边交叉，所述至少一个第一虚设线不连接至包括所述驱动集成电路的所述连接单元的任一线和所述引线。
2.如权利要求1所述的显示设备，其中，所述至少一个第一虚设线具有在所述连接单元的所述第一侧边处的端部。
3.如权利要求2所述的显示设备，其中，所述至少一个第一虚设线从所述连接单元的所述第一侧边向所述连接单元的另一侧边延伸。
4.如权利要求2所述的显示设备，其中，所述至少一个第一虚设线与所述连接单元的所述第一侧边之间的角度为90度。
5.如权利要求2所述的显示设备，其中，所述至少一个第一虚设线与所述连接单元的所述第一侧边之间的各个角度中的较小的角度大于0度且小于90度。
6.如权利要求1所述的显示设备，其中，所述至少一个第一虚设线在所述衬底与所述连接单元的基底层之间。
7.如权利要求1所述的显示设备，其中，所述至少一个第一虚设线的面对所述衬底的整个表面不被所述连接单元的覆盖层覆盖。
8.如权利要求1所述的显示设备，还包括所述至少一个第一虚设线的至少一部分与所述衬底之间的各向异性导电膜。
9.如权利要求1所述的显示设备，其中，所述至少一个第一虚设线不彼此连接。
10.如权利要求1所述的显示设备，其中，所述至少一个第一虚设线彼此平行。
11.如权利要求1所述的显示设备，其中，所述至少一个第一虚设线中的每个具有相同的长度。
12.如权利要求1所述的显示设备，其中：
所述至少一个第一虚设线随着更接近所述连接单元的第三侧边而具有更小的长度；以及
所述连接单元的所述第三侧边与所述衬底重叠并且不与所述衬底的所述侧边交叉。
13.如权利要求1所述的显示设备，其中：
所述至少一个第一虚设线中的两个相邻的第一虚设线随着更接近所述连接单元的第三侧边而在所述两个相邻的第一虚设线之间具有更大的距离；以及
所述连接单元的所述第三侧边与所述衬底重叠并且不与所述衬底的所述侧边交叉。
14.如权利要求1所述的显示设备，其中，所述至少一个第一虚设线随着更远离所述第一侧边而具有逐渐减小的宽度。
15.如权利要求1所述的显示设备，其中，所述至少一个第一虚设线中的相邻的第一虚设线之间的各个距离是均匀的。
16.如权利要求15所述的显示设备，其中，所述至少一个第一虚设线中的相邻的第一虚设线之间的所述距离在15μm至30μm的范围内。
17.如权利要求2所述的显示设备，其中，所述至少一个第一虚设线的所述端部的至少一部分包括碳化的区域。
18.如权利要求1所述的显示设备，其中，所述至少一个第一虚设线的端部以预定距离与所述第一侧边间隔开。
19.如权利要求1所述的显示设备，还包括至少一个第二虚设线，所述至少一个第二虚设线与所述连接单元的面对所述第一侧边的第二侧边相邻，所述至少一个第二虚设线不连接至包括所述驱动集成电路的所述连接单元的任一线和所述引线。
20.如权利要求19所述的显示设备，其中，所述至少一个第二虚设线和所述至少一个第一虚设线在形状上彼此对称。
CN201710793736.2A 2016-09-06 2017-09-06 具有连接单元的显示设备 Active CN107797348B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160114329A KR20180027693A (ko) 2016-09-06 2016-09-06 표시 장치
KR10-2016-0114329 2016-09-06

Publications (2)

Publication Number Publication Date
CN107797348A true CN107797348A (zh) 2018-03-13
CN107797348B CN107797348B (zh) 2022-03-15

Family

ID=61281487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710793736.2A Active CN107797348B (zh) 2016-09-06 2017-09-06 具有连接单元的显示设备

Country Status (3)

Country Link
US (4) US10734315B2 (zh)
KR (1) KR20180027693A (zh)
CN (1) CN107797348B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020047964A1 (zh) * 2018-09-03 2020-03-12 重庆惠科金渝光电科技有限公司 阵列基板、显示面板和显示装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106169456A (zh) * 2016-08-22 2016-11-30 京东方科技集团股份有限公司 扇出线结构和包括其的显示装置以及扇出线布线方法
KR20180027693A (ko) * 2016-09-06 2018-03-15 삼성디스플레이 주식회사 표시 장치
TWI621900B (zh) * 2017-04-28 2018-04-21 友達光電股份有限公司 顯示裝置與其製作方法
KR20200095627A (ko) * 2019-01-31 2020-08-11 삼성디스플레이 주식회사 표시 장치
KR20200115861A (ko) * 2019-03-28 2020-10-08 삼성디스플레이 주식회사 표시 장치
TWI746349B (zh) * 2021-01-11 2021-11-11 頎邦科技股份有限公司 軟性電路板

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020051110A1 (en) * 2000-10-31 2002-05-02 Dong-Gyu Kim Control signal unit for a liquid crystal display and a method for fabricating the same
JP2003273476A (ja) * 2002-03-12 2003-09-26 Seiko Epson Corp 実装構造体及びその製造方法、電気光学装置、並びに電子機器
KR20080001831A (ko) * 2006-06-30 2008-01-04 엘지.필립스 엘시디 주식회사 구동회로 및 이를 구비한 액정모듈
KR20080008617A (ko) * 2006-07-20 2008-01-24 엘지.필립스 엘시디 주식회사 액정표시장치
CN101174606A (zh) * 2006-08-18 2008-05-07 Nec液晶技术株式会社 带载体、用于液晶显示装置的带载体以及液晶显示装置
KR20080060442A (ko) * 2006-12-27 2008-07-02 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
US20080158124A1 (en) * 2006-12-28 2008-07-03 Do Sung Kim Display apparatus
US20140139413A1 (en) * 2012-11-22 2014-05-22 Lg Display Co., Ltd. Organic light emitting display device
US20150348455A1 (en) * 2014-06-02 2015-12-03 Samsung Display Co., Ltd. Display panel and display apparatus having the same
CN105427784A (zh) * 2014-09-16 2016-03-23 乐金显示有限公司 驱动芯片封装件及包括该驱动芯片封装件的显示装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980045325A (ko) 1996-12-10 1998-09-15 김영환 액정표시모듈(Liquid crystal display module)
JP2001183693A (ja) 1999-12-27 2001-07-06 Citizen Watch Co Ltd 液晶装置
KR100847812B1 (ko) * 2001-12-20 2008-07-23 엘지디스플레이 주식회사 라인 온 글래스형 액정표시패널
KR100800330B1 (ko) * 2001-12-20 2008-02-01 엘지.필립스 엘시디 주식회사 라인 온 글래스형 신호라인 검사를 위한 액정표시패널
KR100864922B1 (ko) * 2002-04-20 2008-10-22 엘지디스플레이 주식회사 액정표시장치
KR100857494B1 (ko) * 2002-04-30 2008-09-08 삼성전자주식회사 구동 집적 회로 패키지 및 이를 이용한 칩 온 글래스액정표시장치
KR100898784B1 (ko) * 2002-10-14 2009-05-20 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
JP2005062582A (ja) * 2003-08-18 2005-03-10 Hitachi Displays Ltd 表示装置
KR100983575B1 (ko) * 2003-10-24 2010-09-27 엘지디스플레이 주식회사 액정 표시 장치 및 그의 구동방법
KR100724479B1 (ko) 2003-11-07 2007-06-04 엘지.필립스 엘시디 주식회사 액정표시소자 및 구동회로와의 본딩상태 검사방법
US7405417B2 (en) * 2005-12-20 2008-07-29 Asml Netherlands B.V. Lithographic apparatus having a monitoring device for detecting contamination
KR20070102238A (ko) 2006-04-14 2007-10-18 엘지전자 주식회사 테이프 캐리어 패키지를 갖는 표시 장치 및 그의 제조 방법
TWI380109B (en) * 2009-01-23 2012-12-21 Au Optronics Corp Display device and method of equalizing loading effect of display device
KR101630332B1 (ko) 2009-12-22 2016-06-14 엘지디스플레이 주식회사 구동회로 칩 및 이를 포함하는 표시 장치
KR101859927B1 (ko) * 2011-08-01 2018-05-21 삼성디스플레이 주식회사 표시장치
KR101422746B1 (ko) 2012-04-17 2014-07-25 엘지디스플레이 주식회사 내로우 베젤 타입 표시장치
EP2840566B1 (en) * 2012-04-20 2017-06-14 Sharp Kabushiki Kaisha Display device
KR20140068592A (ko) * 2012-11-28 2014-06-09 삼성디스플레이 주식회사 표시장치
KR102026927B1 (ko) * 2012-12-24 2019-10-01 엘지디스플레이 주식회사 구동부를 포함하는 표시장치
KR101641690B1 (ko) * 2013-09-25 2016-07-21 엘지디스플레이 주식회사 터치스크린 일체형 표시장치
TWI532163B (zh) * 2014-01-10 2016-05-01 友達光電股份有限公司 可撓式顯示面板及可撓式顯示面板之製作方法
KR102242104B1 (ko) * 2014-10-30 2021-04-21 삼성디스플레이 주식회사 표시장치
KR20180018889A (ko) * 2016-08-09 2018-02-22 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20180027693A (ko) * 2016-09-06 2018-03-15 삼성디스플레이 주식회사 표시 장치
KR20200053720A (ko) * 2018-11-08 2020-05-19 삼성디스플레이 주식회사 표시장치
KR102578624B1 (ko) * 2018-12-17 2023-09-13 엘지디스플레이 주식회사 표시장치

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020051110A1 (en) * 2000-10-31 2002-05-02 Dong-Gyu Kim Control signal unit for a liquid crystal display and a method for fabricating the same
JP2003273476A (ja) * 2002-03-12 2003-09-26 Seiko Epson Corp 実装構造体及びその製造方法、電気光学装置、並びに電子機器
KR20080001831A (ko) * 2006-06-30 2008-01-04 엘지.필립스 엘시디 주식회사 구동회로 및 이를 구비한 액정모듈
KR20080008617A (ko) * 2006-07-20 2008-01-24 엘지.필립스 엘시디 주식회사 액정표시장치
CN101174606A (zh) * 2006-08-18 2008-05-07 Nec液晶技术株式会社 带载体、用于液晶显示装置的带载体以及液晶显示装置
KR20080060442A (ko) * 2006-12-27 2008-07-02 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
US20110244752A1 (en) * 2006-12-27 2011-10-06 Woo Chang Lee Liquid crystal display and fabricating method thereof
US20080158124A1 (en) * 2006-12-28 2008-07-03 Do Sung Kim Display apparatus
US20140139413A1 (en) * 2012-11-22 2014-05-22 Lg Display Co., Ltd. Organic light emitting display device
US20150348455A1 (en) * 2014-06-02 2015-12-03 Samsung Display Co., Ltd. Display panel and display apparatus having the same
CN105427784A (zh) * 2014-09-16 2016-03-23 乐金显示有限公司 驱动芯片封装件及包括该驱动芯片封装件的显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020047964A1 (zh) * 2018-09-03 2020-03-12 重庆惠科金渝光电科技有限公司 阵列基板、显示面板和显示装置

Also Published As

Publication number Publication date
US20180068940A1 (en) 2018-03-08
US20220223513A1 (en) 2022-07-14
US10734315B2 (en) 2020-08-04
KR20180027693A (ko) 2018-03-15
US20200343171A1 (en) 2020-10-29
US20240079309A1 (en) 2024-03-07
US11830802B2 (en) 2023-11-28
US11296018B2 (en) 2022-04-05
CN107797348B (zh) 2022-03-15

Similar Documents

Publication Publication Date Title
CN107797348A (zh) 具有连接单元的显示设备
KR101195688B1 (ko) 플렉시블 기판 및 전기 회로 구조체
US20160232838A1 (en) Display device
CN102033341B (zh) 驱动器ic芯片的焊垫布局构造
EP2660650A1 (en) Liquid crystal display device and method of fabricating the same
US9575386B2 (en) Thin film transistor substrate, method of manufacturing the same and display device having the same
TW201839483A (zh) 顯示裝置與其製作方法
US11215883B2 (en) Chip on film package and display apparatus having ihe same
KR101016284B1 (ko) Ｃｏｇ 방식 액정표시소자 및 그 제조방법
JP2009128914A (ja) 液晶表示装置及びその駆動方法
US9564483B2 (en) Display device and manufacturing method thereof
CN103903586B (zh) 显示装置及其制造方法
CN107785392A (zh) 显示装置
JP4916578B2 (ja) 表示装置及びその製造方法、並びにアクティブマトリクス基板
KR20080102669A (ko) 표시장치
KR20170001308A (ko) 액정표시장치의 분리장치
KR20150129156A (ko) 표시 패널 제조 방법
KR102339969B1 (ko) 칩-온-필름 회로 및 그를 포함하는 플렉서블 표시장치
WO2018043337A1 (ja) 大型表示パネル及びその製造方法
WO2016114206A1 (ja) 実装基板の製造装置、及び実装基板の製造方法
KR20170038301A (ko) 디스플레이 장치
US20100005652A1 (en) Method of manufacturing a wiring substrate, method of manufacturing a tape package and method of manufacturing a display device
US20240120852A1 (en) Support system and flexible display device comprising support system
JP2007079374A (ja) 電気光学装置の製造方法
KR20240023463A (ko) 전사 부재 제작 방법, 발광 소자 전사 방법 및 표시 패널의 제작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant