CN107743602B - 启动电路 - Google Patents
启动电路 Download PDFInfo
- Publication number
- CN107743602B CN107743602B CN201680035272.2A CN201680035272A CN107743602B CN 107743602 B CN107743602 B CN 107743602B CN 201680035272 A CN201680035272 A CN 201680035272A CN 107743602 B CN107743602 B CN 107743602B
- Authority
- CN
- China
- Prior art keywords
- transistor
- circuit
- amplifier
- drain electrode
- circuit according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
Abstract
一种布置成初始化具有零稳定点(200)及非零稳定点(202)的电路部分(4)的启动电路(2)。该启动电路包括:电容性分压器,其包括串联的第一电容器(16)与第二电容器(18),其在分压器节点(48)处产生分压器偏压;差分放大器,其包括第一放大器输入与第二放大器输入(20、22)及连接至该分压器节点的放大器输出;第一驱动器晶体管(12),其栅极端连接至该分压器节点,并且其漏极端连接至第一启动输出及该第一放大器输入;以及第二驱动器晶体管(14),其栅极端连接至该分压器节点,并且其漏极端连接至第二启动输出及该第二放大器输入。该差分放大器控制该分压器偏压,并且将该电路部分驱动至该非零稳定点。
Description
技术领域
启动电路是一种用于构建许多集成电路的重要构件,特别地,该集成电路是诸如带隙电压基准电路、振荡器及正反器等具有若干可能的稳态的电路。
背景技术
举例来说,带隙电压基准电路用于提供温度稳定的基准电压。此带隙参考电路工作时使用以不同电流密度工作的两个晶体管之间的电压差,以产生具有低温度相依性的输出电压。硅基带隙电路通常会产生1.25V左右的输出电压,接近于载流子(即电子或空穴)克服在绝对零度下的硅相关带隙1.22eV所需的电压。
当对这两个晶体管分别施加相同的栅极-源极电压时,存在产生完全相同的漏极电流的两个工作点。当工作在这些点中任一者时,该带隙参考电路在较大温度范围内表现稳定。第一个工作点就是所谓的‘零工作点’,其中所施加的电压及漏极电流全都为零,这属于对于产生参考电压不大重要的情况。‘非零工作点’在有限的非零电压下出现,当对这两个晶体管的栅极-源极接口施加此电压时,会使流经各晶体管的电流相同。
此带隙参考在各工作点表现稳定,并且只要有可能,便会朝向一者或另一者收敛。因此,很明显,尽管存在两个可能的工作点,但是对于建立稳定的非零参考电压而言,只有正常工作点才是重要的。若是在没有施加外部电压的情况下为此带隙参考电路接上电源,通常会倾向在该零工作点表现稳定。因此,启动电路是用以对该带隙参考电路提供‘突跳’(即‘脉冲’或‘瞬时事件’),以便根据需要迫使其移向该非零工作点。
一种传统的解决方案是,感测该零工作点并且将电流注入该带隙参考电路的晶体管。这可用于以相对容易的方式迫使该带隙参考电路进入所欲工作点,但会在该电路的输出产生大电流,若连接至外部电路,可能造成损坏。此启动电路系统也会产生少量电流而使该输出电压中产生错误。这对于诸如16nm及28nm等更小装置制作尺寸尤其是个问题。
发明内容
从第一方面来看,本发明提供一种布置成初始化具有零稳定点及非零稳定点的电路部分的启动电路,该启动电路包括:
电容性分压器,其包括有串联的第一电容器与第二电容器,且在分压器节点处在该第一与第二电容器之间产生分压器偏压;
差分放大器,其包括有第一放大器输入、第二放大器输入、以及连接至该分压器节点的放大器输出;
第一驱动器晶体管,其布置成使得该第一驱动器晶体管的栅极端连接至该分压器节点,并且该第一驱动器晶体管的漏极端同时连接至第一启动输出及该第一放大器输入;以及
第二驱动器晶体管,其布置成使得该第二驱动器晶体管的栅极端连接至该分压器节点,并且该第二驱动器晶体管的漏极端同时连接至第二启动输出及该第二放大器输入;
其中该启动电路布置成使得该差分放大器控制该分压器偏压,并且将该电路部分驱动至该非零稳定点。
因此,所属技术领域技术人员可理解,本发明提供一种可用于将诸如带隙基准电压电路的电路部分初始化至所需状态的启动电路。该电容性分压器在接上电源时对该系统提供该初始突跳。由于该分压器的关系,小分压器偏压造成该驱动器晶体管断开,从而允许小电流流经每个驱动器晶体管,进而提升施加至该放大器输入的电压。该放大器接着允许更大的电流流经其本身,降低该偏压(即该放大器将该偏压下拉),造成该驱动器晶体管允许更多电流流过。通过以这种方式初始化该电路,该带隙电路内产生的电流保持最小。出自该带隙参考电路的电流若经过生成镜像而用于其他外部电路中,则过量电流损坏该外部电路的风险便得以降低。
本案申请人已了解传统的启动电路通常在电源或接地与该驱动器晶体管之间具有用于稳定性的电容器,所以,实施本发明只需要一个附加电容器。传统的启动电路可使用此电容器以使该启动电路内的放大器表现稳定。如下文所论述,可选择第二电容器以生成所需的电容比。
尽管存在多种适合本发明的差分放大器装置,在一组实施例中,该差分放大器包括长尾对装置,其包括有第一与第二镜像晶体管、以及第一与第二差分对管。在一组实施例中,该镜像晶体管为p沟道金属氧化物半导体(PMOS)场效晶体管。在一组实施例中,该差分对管为n沟道金属氧化物半导体(NMOS)场效晶体管。这种PMOS与NMOS晶体管的选择特别适合如集成电路设计中的传统用法在正供电轨与接地之间使用,但本发明可通过使用相反的晶体管类型并且调换该电压供应的极性来实施。
在一组实施例中,该第一与第二镜像晶体管布置成使得其各自的源极端连接至电源电压且其各自的栅极端连接在一起。在一组实施例中,该第一镜像晶体管呈二极管接法(即其漏极端连接至其栅极端)。
在一组实施例中,该第一镜像晶体管的该漏极端连接至该第一差分对管的该漏极端,而该第二镜像晶体管的该漏极端连接至该第二差分对管的该漏极端。这确保流经该差分放大器的各‘支部’的电流相同。
在一组实施例中,该第一与第二差分对管的该源极端彼此连接。在一组实施例中,该第一与第二差分对管的该源极端连接至电流源。在一组实施例中,该电流源为电流镜。
在一组实施例中,该电路包括电流镜输出晶体管,其布置成使得其栅极端连接至该分压器节点。在一组实施例中,该电流镜输出晶体管的该漏极端连接至外部电流镜。该外部电流镜对外部电路系统提供输出电流,并且对流经该电路部分的电流生成镜像。
附图说明
本发明的实施例现将仅以举例方式,参照附图来说明,其中:
图1展示典型带隙参考电压电路的稳定点;
图2为根据本发明的实施例的启动电路的电路图;以及
图3为示出图2的启动电路的典型工作的时序图。
具体实施方式
图1示出具有两个参考晶体管的典型带隙参考电压电路的稳定点。各参考晶体管的电流电压关系图的交会点(亦即对于给定电流密度,跨晶体管的电压相同)有两个。这些点是有利于使用作输出的参考电压具有平坦温度响应的工作点。
起点处有零稳定点200,该点由于没有电流流动,实际上不大重要。另外还存在使该参考电路发挥所需的功能的非零稳定点202。因此,本文中所述启动电路的用途在于将该带隙电路驱动至该非零工作稳定点202,而不是该零工作稳定点200。
图2为根据本发明的实施例的启动电路2的电路图。该启动电路被配置成初始化具有图1中所示的稳定点的带隙参考电路4。带隙参考电路4包括一对n沟道金属氧化物半导体(NMOS)场效晶体管(FET或MOSFET)6、8,其中一个晶体管8经由其漏极端与固定电阻器10串联。
这两个带隙晶体管6、8各由p沟道金属氧化物半导体(PMOS)场效晶体管12、14所驱动。PMOS驱动器晶体管12、14布置成使得其源极端连接至电源电压40。一个驱动器晶体管12的漏极端连接至一个带隙晶体管6的漏极端,而另一个驱动器晶体管14的漏极端经由固定电阻器10连接至另一个带隙晶体管8的漏极端。两带隙晶体管6、8都是二极管接法(即各自的栅极与漏极端彼此连接)。为了提升温度灵敏度,带隙晶体管6、8可使用NPN双极结型晶体管(BJT)来实施,而不是NMOSFET。
驱动器晶体管12、14及带隙参考电路4形成两条有差别的‘路径’。第一条路径被定义为由电源电压40穿过驱动器晶体管12及带隙晶体管6至接地44的路径,而第二条路径被定义为由电源电压40穿过驱动器晶体管14、固定电阻器10及带隙晶体管8至接地44的路径。
驱动器晶体管12、14的漏极端分别连接至NMOS差分对管20、22的各自的栅极端。连同两个PMOS电流镜晶体管24、26,这些差分对管20、22形成单边差分放大器。
PMOS电流镜晶体管24、26布置成使得其源极端连接至电源电压40,而其漏极端分别连接至差分对管20、22的各自的源极端。电流镜晶体管24、26的栅极端彼此连接,而一个电流镜晶体管26的漏极和栅极连接成使其呈二极管接法配置。
电容性分压器是由连接于正供电轨40与接地44之间的两个电容器16、18所形成。此布置使得这两个电容器之间的节点48呈非零电压。
一个电流镜晶体管24的漏极端及与其相关联的差分对管20直接连接至介于电容器16、18之间的节点48。节点48进一步连接至这两个分压器晶体管的栅极端及PMOS输出电流镜晶体管36的栅极端,该PMOS输出电流镜晶体管将电流馈送至电流镜38,该电流镜进而产生输出电流46。
差分对管20、22的漏极端都连接至NMOS电流源晶体管28,此NMOS电流源晶体管起到该差分放大器的电流源的作用。其布置成对流过NMOS晶体管30的电流生成镜像,此NMOS晶体管本身连接至输入电流42。
当晶体管6、8由于固定电阻器10的关系而以不同电流密度工作时,外部电路将晶体管6、8之间的电压差用作参考电压。若在带隙电路4所工作的点处,这两个晶体管6、8在分别被施加相同的栅极-源极电压时产生完全相同的漏极电流,则带隙电路4表现稳定。
图3为示出图2的启动电路2的典型工作的时序图。
当电路2在初始时间100被接通时,由于该电路的瞬时响应,电源电压40上有时变分量,从而输入电流42上也是如此。电容器16、18尽管对于DC(即非时变)信号而言是有效开路,但因为所产生的时变电压而提供电荷注入。节点48处的电压是由对该供电轨上的时变电压乘上电容器16的电容相对于两电容器16、18组合的总电容的比率而得的大小所确定(至少初始在与其连接的晶体管‘断开’时)。由于节点48处的电压必然小于电源电压40,因而存在被施加在这两个驱动器晶体管12、14上的负栅极-源极电压。这使得驱动器晶体管12、14分别被切换为‘接通’,并且分别导通小电流52、54(为了说明性目的,仅示出流过驱动器晶体管12的电流52)。
驱动器晶体管12、14导通的电流越多,其漏极端被驱动以产生越来越高的电压,从而将差分对管20、22的栅极端处所施加的电压驱动至更高电压。这使得各差分对管20、22的栅极-源极电压提升,造成其被切换为接通,且也开始导通电流50、56。
在时间102,一旦充分的电流50开始流经差分对管20,节点48处的电压便从而被下拉。
由于节点48处的电压接着降低,施加至驱动器晶体管12、14的负栅极-源极电压进一步更高,导通的电流因而进一步更多。
此循环布置驱动带隙参考电路4使其离开其零工作点200,并且移向其非零工作点202(请参照图1)。最后,在时间104,流过每个这些路径的电流将会达到均衡点,其中施加至差分对管20、22的栅极的电压相等,而节点48稳定地维持在所产生的差分电压。在这个阶段,带隙电路4已初始化至其非零工作点,而该启动电路有效地被‘断开’(实际上,产生极少量的电流)。
在该电路整个工作过程中,输出电流46维持在合理的水平范围内,而且时间100的初始尖波与其从时间104开始的正常工作期间的值具有实质相同的大小。
因此,可见,本文中已描述了具有受控的输出电流的启动电路。虽然已详细说明特定实施例,所属领域技术人员仍会理解,使用本文中所提到的原理可进行许多变化及修改。
Claims (12)
1.一种启动电路,所述启动电路布置成初始化具有零稳定点及非零稳定点的电路部分,所述启动电路包括:
电容性分压器,其包括串联的第一电容器与第二电容器,所述第一电容器与所述第二电容器在分压器节点处在所述第一电容器与所述第二电容器之间产生分压器偏压;
差分放大器,其包括第一放大器输入、第二放大器输入、以及连接至所述分压器节点的放大器输出;
第一驱动器晶体管,其布置成使得所述第一驱动器晶体管的栅极端连接至所述分压器节点,并且所述第一驱动器晶体管的漏极端同时连接至第一启动输出及所述第一放大器输入;以及
第二驱动器晶体管,其布置成使得所述第二驱动器晶体管的栅极端连接至所述分压器节点,并且所述第二驱动器晶体管的漏极端同时连接至第二启动输出及所述第二放大器输入;
其中所述启动电路布置成,使得所述差分放大器控制所述分压器偏压并且将所述电路部分驱动至所述非零稳定点。
2.根据权利要求1所述的启动电路,其中所述差分放大器包括长尾对装置,所述长尾对装置包括第一镜像晶体管、第二镜像晶体管、第一差分对管以及第二差分对管。
3.根据权利要求2所述的启动电路,其中所述镜像晶体管为p沟道金属氧化物半导体场效晶体管。
4.根据权利要求2或3所述的启动电路,其中所述差分对管为n沟道金属氧化物半导体场效晶体管。
5.根据权利要求2或3所述的启动电路,其中所述第一镜像晶体管与所述第二镜像晶体管布置成使得各自的源极端连接至电源电压且各自的栅极端连接在一起。
6.根据权利要求2或3所述的启动电路,其中所述第一镜像晶体管呈二极管接法。
7.根据权利要求2或3所述的启动电路,其中所述第一镜像晶体管的漏极端连接至所述第一差分对管的漏极端,而所述第二镜像晶体管的漏极端连接至所述第二差分对管的漏极端。
8.根据权利要求2或3所述的启动电路,其中所述第一差分对管的源极端与所述第二差分对管的源极端彼此连接。
9.根据权利要求2或3所述的启动电路,其中所述第一差分对管的源极端与所述第二差分对管的源极端连接至电流源。
10.根据权利要求9所述的启动电路,其中所述电流源为电流镜。
11.根据权利要求1所述的启动电路,其中所述电路包括电流镜输出晶体管,所述电流镜输出晶体管布置成使得其栅极端连接至所述分压器节点。
12.根据权利要求11所述的启动电路,其中所述电流镜输出晶体管的漏极端连接至外部电流镜。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB1510554.7A GB2539446A (en) | 2015-06-16 | 2015-06-16 | Start-up circuits |
GB1510554.7 | 2015-06-16 | ||
PCT/GB2016/051790 WO2016203237A1 (en) | 2015-06-16 | 2016-06-16 | Start-up circuits |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107743602A CN107743602A (zh) | 2018-02-27 |
CN107743602B true CN107743602B (zh) | 2019-11-15 |
Family
ID=53784816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201680035272.2A Active CN107743602B (zh) | 2015-06-16 | 2016-06-16 | 启动电路 |
Country Status (8)
Country | Link |
---|---|
US (1) | US10095260B2 (zh) |
EP (1) | EP3308240B1 (zh) |
JP (1) | JP2018517990A (zh) |
KR (1) | KR20180018759A (zh) |
CN (1) | CN107743602B (zh) |
GB (1) | GB2539446A (zh) |
TW (1) | TW201702786A (zh) |
WO (1) | WO2016203237A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11036247B1 (en) * | 2019-11-28 | 2021-06-15 | Shenzhen GOODIX Technology Co., Ltd. | Voltage regulator circuit with high power supply rejection ratio |
JP7451314B2 (ja) * | 2020-06-12 | 2024-03-18 | 日清紡マイクロデバイス株式会社 | バイアス電流発生回路 |
DE102021134256A1 (de) | 2021-12-22 | 2023-06-22 | Infineon Technologies Ag | Start-up-Schaltung |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101183273A (zh) * | 2007-12-14 | 2008-05-21 | 清华大学 | 一种带隙基准源产生装置 |
JP2010033448A (ja) * | 2008-07-30 | 2010-02-12 | Nec Electronics Corp | バンドギャップレファレンス回路 |
CN103218008A (zh) * | 2013-04-03 | 2013-07-24 | 中国科学院微电子研究所 | 具有自动调整输出电压的全cmos带隙电压基准电路 |
CN103869867A (zh) * | 2014-03-04 | 2014-06-18 | 芯原微电子(上海)有限公司 | 一种斩波带隙基准电路 |
CN104062999A (zh) * | 2013-03-21 | 2014-09-24 | 中国人民解放军理工大学 | 自启动高匹配带隙基准电压源芯片设计 |
CN204242016U (zh) * | 2014-10-08 | 2015-04-01 | 浙江商业职业技术学院 | 电压基准源 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4956618A (en) | 1989-04-07 | 1990-09-11 | Vlsi Technology, Inc. | Start-up circuit for low power MOS crystal oscillator |
US5087830A (en) * | 1989-05-22 | 1992-02-11 | David Cave | Start circuit for a bandgap reference cell |
US6242898B1 (en) | 1999-09-14 | 2001-06-05 | Sony Corporation | Start-up circuit and voltage supply circuit using the same |
US6133719A (en) | 1999-10-14 | 2000-10-17 | Cirrus Logic, Inc. | Robust start-up circuit for CMOS bandgap reference |
WO2003098796A1 (en) * | 2002-05-16 | 2003-11-27 | Koninklijke Philips Electronics N.V. | Power amplifier end stage |
EP1429451A1 (en) * | 2002-12-11 | 2004-06-16 | Dialog Semiconductor GmbH | High quality Parallel resonance oscillator |
US7157894B2 (en) | 2002-12-30 | 2007-01-02 | Intel Corporation | Low power start-up circuit for current mirror based reference generators |
US7233196B2 (en) * | 2003-06-20 | 2007-06-19 | Sires Labs Sdn. Bhd. | Bandgap reference voltage generator |
KR100674912B1 (ko) * | 2004-09-24 | 2007-01-26 | 삼성전자주식회사 | 슬루 레이트(slew rate)를 개선시킨 차동 증폭회로 |
US7224209B2 (en) * | 2005-03-03 | 2007-05-29 | Etron Technology, Inc. | Speed-up circuit for initiation of proportional to absolute temperature biasing circuits |
US7148672B1 (en) * | 2005-03-16 | 2006-12-12 | Zilog, Inc. | Low-voltage bandgap reference circuit with startup control |
GB0519987D0 (en) * | 2005-09-30 | 2005-11-09 | Texas Instruments Ltd | Band-gap voltage reference circuit |
US7755419B2 (en) | 2006-01-17 | 2010-07-13 | Cypress Semiconductor Corporation | Low power beta multiplier start-up circuit and method |
US7728574B2 (en) | 2006-02-17 | 2010-06-01 | Micron Technology, Inc. | Reference circuit with start-up control, generator, device, system and method including same |
KR100738964B1 (ko) * | 2006-02-28 | 2007-07-12 | 주식회사 하이닉스반도체 | 밴드갭 기준전압 발생 회로 |
US8228053B2 (en) * | 2009-07-08 | 2012-07-24 | Dialog Semiconductor Gmbh | Startup circuit for bandgap voltage reference generators |
US9467109B2 (en) * | 2014-06-03 | 2016-10-11 | Texas Instruments Incorporated | Differential amplifier with high-speed common mode feedback |
-
2015
- 2015-06-16 GB GB1510554.7A patent/GB2539446A/en not_active Withdrawn
-
2016
- 2016-06-13 TW TW105118383A patent/TW201702786A/zh unknown
- 2016-06-16 US US15/736,763 patent/US10095260B2/en active Active
- 2016-06-16 EP EP16731279.2A patent/EP3308240B1/en active Active
- 2016-06-16 KR KR1020187001347A patent/KR20180018759A/ko unknown
- 2016-06-16 WO PCT/GB2016/051790 patent/WO2016203237A1/en active Application Filing
- 2016-06-16 CN CN201680035272.2A patent/CN107743602B/zh active Active
- 2016-06-16 JP JP2017565116A patent/JP2018517990A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101183273A (zh) * | 2007-12-14 | 2008-05-21 | 清华大学 | 一种带隙基准源产生装置 |
JP2010033448A (ja) * | 2008-07-30 | 2010-02-12 | Nec Electronics Corp | バンドギャップレファレンス回路 |
CN104062999A (zh) * | 2013-03-21 | 2014-09-24 | 中国人民解放军理工大学 | 自启动高匹配带隙基准电压源芯片设计 |
CN103218008A (zh) * | 2013-04-03 | 2013-07-24 | 中国科学院微电子研究所 | 具有自动调整输出电压的全cmos带隙电压基准电路 |
CN103869867A (zh) * | 2014-03-04 | 2014-06-18 | 芯原微电子(上海)有限公司 | 一种斩波带隙基准电路 |
CN204242016U (zh) * | 2014-10-08 | 2015-04-01 | 浙江商业职业技术学院 | 电压基准源 |
Also Published As
Publication number | Publication date |
---|---|
US10095260B2 (en) | 2018-10-09 |
KR20180018759A (ko) | 2018-02-21 |
GB2539446A (en) | 2016-12-21 |
EP3308240B1 (en) | 2018-12-12 |
WO2016203237A1 (en) | 2016-12-22 |
EP3308240A1 (en) | 2018-04-18 |
TW201702786A (zh) | 2017-01-16 |
JP2018517990A (ja) | 2018-07-05 |
CN107743602A (zh) | 2018-02-27 |
US20180188764A1 (en) | 2018-07-05 |
GB201510554D0 (en) | 2015-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI413351B (zh) | 用於將金屬氧化半導體電晶體之閘極驅動至非導電狀態之電路 | |
US9576679B2 (en) | Multi-stage sample and hold circuit | |
US8330504B2 (en) | Dynamic biasing systems and methods | |
CN107743602B (zh) | 启动电路 | |
TWI493318B (zh) | Internal supply voltage generation circuit | |
TWI510878B (zh) | 驅動電路 | |
US10727822B2 (en) | Comparator and relaxation oscillator | |
CN112527042B (zh) | 衬底偏压产生电路 | |
CN108075737A (zh) | 用于驱动电容性负载的低输出阻抗、高速高压电压生成器 | |
US10114400B2 (en) | Band-gap reference circuit with chopping circuit | |
CN110134175A (zh) | 基准电压电路以及半导体装置 | |
CN112014623B (zh) | 一种电流采样电路和电源变化器 | |
CN103440009B (zh) | 一种启动电路及带该启动电路的稳压电路 | |
CN107431857B (zh) | 用于电荷泵布置的阻抗电路和电荷泵布置 | |
TW201445274A (zh) | 能隙電壓參考電路 | |
CN109960309A (zh) | 电流生成电路 | |
CN101430573A (zh) | 能阶电路的控制电路 | |
CN106209029B (zh) | 环形振荡器 | |
US7768358B2 (en) | Oscillatory signal output circuit for capacitive coupling an oscillating signal with bias voltage applied | |
CN107306082A (zh) | 电荷泵电路 | |
TWI591459B (zh) | Analog electronic clock | |
CN101099122A (zh) | 半导体器件 | |
TW437155B (en) | Crystal oscillator with low voltage operation function and low power | |
US20130335156A1 (en) | Oscillator comprising an rc-circuit and a push-pull stage and electronic device comprising the oscillator | |
TWI702793B (zh) | 運算放大器及其電壓驅動電路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
CB03 | Change of inventor or designer information |
Inventor after: Phil Cobeasley Inventor after: Sebastian Ivan Ene Inventor before: Phil Cobeasley |
|
CB03 | Change of inventor or designer information | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |