CN101099122A - 半导体器件 - Google Patents
半导体器件 Download PDFInfo
- Publication number
- CN101099122A CN101099122A CNA2005800464626A CN200580046462A CN101099122A CN 101099122 A CN101099122 A CN 101099122A CN A2005800464626 A CNA2005800464626 A CN A2005800464626A CN 200580046462 A CN200580046462 A CN 200580046462A CN 101099122 A CN101099122 A CN 101099122A
- Authority
- CN
- China
- Prior art keywords
- current
- voltage
- terminal
- semiconductor devices
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种半导体器件,包括:内部电流产生部分(1),用于根据输入IC的输入电流(i1)来提供输出电流(i2);外部端子(2),用于将外部电阻器(Rex)与内部电流产生部分(1)的输入端侧相连;限流元件(3),连接在内部电流产生部分(1)的输入端与外部端子(2)之间;第一限流部分(4),用于在限流元件(3)一端的电压VA高于第一阈值电压VB时导入输入电流(i1);以及第二限流部分(5),用于在外部端子(2)的端电压VC高于第二阈值电压时导入输入电流(i1)。通过安全地操作内部电路,而不管外部端子的状态如何,可避免系统故障。
Description
技术领域
本发明涉及一种允许通过适当选择外部电阻器来自由设置内部电流的半导体器件。
背景技术
传统上已公开并提出了在电流镜电路的输入节点侧具有外部端子的半导体器件,其中外部端子与用于设置内部电流的外部电阻器相连,以便允许通过用户适当选择外部电阻器来自由设置内部电流(例如参见下面所列的专利文献1)。
如图4(a)所示,在一些传统的半导体器件中,内部电阻器RL插入在电流镜电路的输入节点与外部端子Tex之间,在外部端子Tex与地短路(并不一定与地本身相连,而可与任意相当低电压的部分相连;这在本申请中总是适用的)时用作限流装置。
如图4(b)所示,在一些其它传统半导体器件中,提供从电流镜电路的输入节点引入预定偏置电流ibias(即,内部电流i的最小设定值)的恒流源,该恒流源不仅在外部端子Tex与地短路时,而且在外部端子Tex与电源电压短路(并不一定连接到Vcc本身,而可连接到任意相当高电压的部分;这在本申请中总是适用的)时,以及在外部端子Tex开路时,用作限流装置。
专利文献1:JP-A-H6-180806
发明内容
本发明要解决的问题
对于图4(a)所示的传统配置,要确保即使在外部端子Tex与地短路时,也可将内部电流i限制为小于或等于最大值。然而,对于该传统配置,如果外部端子Tex与电源电压短路,或者为开路,则不能够将内部电流i限制为大于或等于最小值。因此,在最坏情况下,内部电路工作可能变得不稳定,导致系统发生故障。
另一方面,对于图4(b)所示的传统配置,如果外部端子Tex与地短路,当然可以将内部电流i限制为小于或等于最大值,并且如果外部端子Tex与电源电压短路或为开路,当然可以将内部电路i限制为大于或等于最大值。然而,利用该配置,无论外部端子Tex的状态如何,总是引入恒定的偏置电流ibias。因此,即使外部端子Tex处的端电压固定在预定电平,简单方程“(内部电流i)=(外部端子Tex处的端电压)/(外部电阻器Rex的电阻)”也不再成立。这使得难以计算外部电阻器Rex的电阻,导致可用性较差。
本发明的目的是提供一种半导体器件,该半导体器件使得其内部电路稳定地工作,而与外部端子的状态无关,从而避免系统发生故障。
用于解决问题的手段
为了实现上述目的,根据本发明,提供了一种半导体器件,具有:内部电流产生部分,用于根据在其输入节点处流动的输入电流而产生输出电流,并将输出电流馈送到内部电路;以及外部端子,用于设置内部电流的外部电阻器通过该外部端子与内部电流产生部分的输入节点侧相连,该半导体器件还具有:限流元件,连接在内部电流产生部分的输入节点与外部端子之间;以及在限流元件的第一端处的电压高于第一阈值电压时引入输入电流的第一限流部分和在外部端子处的端电压高于第二阈值电压时引入输入电流的第二限流部分中至少之一。(第一配置。)利用该配置,无论外部端子的状态如何,可以使内部电路稳定地工作,从而避免系统发生故障。
在上述第一配置的半导体器件中,优选地,第一限流部分具有:差分放大电路,用于接收限流元件的第一端处的电压和第一阈值电压,作为其差分输入;以及第一电流镜电路,用于根据在第一电流镜电路的输入节点处流动的差分放大电路的输出电流,从限流元件的第一端引入输入电流。(第二配置。)利用该配置,可以实现具有简单配置的第一限流部分。
在上述第一配置的半导体器件中,优选地,第二限流部分具有:第二电流镜电路,用于根据在其输入节点处流动的电流,从限流元件的第一端引入输入电流;以及开关电路,连接在外部端子与第二电流镜电路的输入节点之间,并在外部端子处的端电压高于第二阈值电压时导通。(第三配置。)利用该配置,可以实现具有简单配置的第二限流部分。
在上述第二配置的半导体器件中,优选地,该开关电路具有:一端与外部端子相连的电阻器;二极管或二极管阵列,其阳极端与电阻器相连,阴极端与第二电流镜电路的输入节点相连。(第四配置。)利用该配置,可以实现具有简单配置的开关电路。
或者,在上述第一配置的半导体器件中,优选地,第二限流部分具有:直流电压源,用于产生第二阈值电压;比较器,用于根据外部端子处的端电压以及第二阈值电压相对于彼此的大小,而移动其输出逻辑电平;以及晶体管,用于在根据比较器的输出信号,外部端子处的端电压高于第二阈值电压时,从限流元件的第一端引入输入电流。(第五配置。)利用该配置,由特性不依赖于温度的直流电压源(例如带隙电源电路)产生第二阈值电压。因此,可以避免上述使用二极管或二极管阵列的配置所具有的有关元件的温度相关特性的影响。
在上述第一配置的半导体器件中,优选地,额外地设置向外部端子施加预定偏置电压的偏置部分。(第六配置。)利用该配置,在利用该偏置部分预先确定外部端子处的端电压的情况下,半导体器件的用户可非常容易地计算应该选择的外部电阻器的电阻,以获得所希望的内部电流。这有助于提高半导体器件的可用性。
在上述第六配置的半导体器件中,优选地,以npn型双极性晶体管来形成偏置部分,该npn型双极性晶体管的集电极与限流元件的第一端相连,其发射极与外部端子相连。(第七配置。)利用该配置,可以实现具有简单配置的偏置部分。
在上述第一配置的半导体器件中,优选地,限流元件是直流阻抗元件。(第八配置。)
在上述第一配置的半导体器件中,优选地,内部电流产生器是用晶体管对形成的电流镜电路。(第九配置。)利用该配置,可以实现具有简单配置的内部电流产生器。
本发明的有益效果
如上所述,利用根据本发明的半导体器件,无论外部端子的状态如何,均可以使内部电路稳定地工作,从而避免系统发生故障。
附图说明
图1是示出了根据本发明的半导体器件的电路图。
图2是示出了外部电阻器Rex的电阻与电流i1和i2之间的关系的图。
图3是示出了第二限流部分5的配置的另一示例的图。
图4是示出了传统半导体器件的示例的图。
附图标记的列表
1 内部电流产生器
2 外部端子
3 限流元件
4 第一限流部分
5 第二限流部分
6 偏置部分
P1-P4 pnp型双极性晶体管
N1-N7 npn型双极性晶体管
Rex 外部电阻器
RL1-RL3 内部电阻器
D1-D3 极管
I1、I2 恒流源
L1 电源线
CMP 比较器
E1 直流电压源
具体实施方式
图1是示出了根据本发明的半导体器件的电路图,具体地示出了与用于产生要在半导体器件中使用的内部电流的电路部分有关的部分。如图所示,该实施例的半导体器件包括内部电流产生器1、外部端子2、限流元件3、第一限流部分4、第二限流部分5和偏置部分6。
内部电流产生器1包括pnp型双极性晶体管P1和P2。晶体管P1和P2的发射极均与电源线L1相连,并且晶体管P1和P2的基极均与晶体管P1的集电极相连。因此,内部电流产生器1是由晶体管P1和P2形成的电流镜电路:内部电流产生器1根据在内部电流产生器1的输入节点(晶体管P1的集电极)处流动的输入电流i1而产生输出电流i2,并经由内部电流产生器1的输出节点(晶体管P2的集电极)将输出电流i2馈送到半导体器件的内部电路,以便将输出电流i2用作半导体器件内的内部电流。
外部端子2是用于设置内部电流的外部电阻器Rex经由其与内部电流产生器1的输入节点侧相连的端子。在半导体器件之外,外部电阻器Rex的一端与外部端子2相连,并且外部电阻器Rex的另一端接地。该配置包括外部端子2,允许半导体器件的用户通过适当选择外部电阻器Rex而在预定可变范围内自由设置输入电流i1(因此设置输出电流i2)。
限流元件3是连接在内部电流产生器1的输入节点与外部端子2之间的直流阻抗元件(在该实施例中,电阻器RL1)。利用该配置,即使外部端子2与地短路,或者如果外部电阻器Rex的电阻设置得太低,则限流元件3将输入电流i1限制为小于或等于最大值(因此将输出电流i2限制为小于或等于最大值),使内部电路可稳定地工作,从而避免系统发生故障(参见图2)。
第一限流部分4包括pnp型双极性晶体管P3和P4、npn型双极性晶体管N1至N4、恒流源I1和I2、二极管D1以及电阻器RL2。晶体管N1和N2的发射极连接在一起,之间的节点通过恒流源I1接地。晶体管N1的集电极与晶体管P4的集电极相连。晶体管N1的基极与电阻器RL1的第一端(点A)相连。晶体管N2的集电极与电源线L1相连。晶体管N2的基极与电阻器RL2的第一端(点B)相连,并且还通过恒流源I2接地。晶体管RL2的第二端与二极管D1的阴极相连。二极管D 1的阳极与电源线L1相连。晶体管P3和P4的发射极均与电源线L1相连,并且晶体管P3和P4的基极均与晶体管P4的集电极相连。晶体管P3的集电极与晶体管N3的集电极相连。晶体管N3和N4的发射极均接地。晶体管N4的集电极与电阻器RL1的第一端(点A)相连。晶体管N3和N4的基极均与晶体管N3的集电极相连。通过与内部电流产生器1的晶体管P1相同的工艺来产生二极管D1。通过与用作限流元件3的电阻器RL1相同的工艺来产生电阻器RL2,并且电阻器RL2具有与电阻器RL1相等的电阻。
因此,第一限流部分4包括:阈值电压产生电路(二极管D1、电阻器RL2和恒流源I2),用于产生第一阈值电压VB(点B处的电压);差分放大电路(晶体管N1和N2以及恒流源I1),用于接收电阻器RL1的第一端处的电压VA(点A处的电压)和第一阈值电压VB,作为其差分输入;以及第一电流镜电路(晶体管P3和P4以及晶体管N3和N4),用于根据在第一电流镜电路的输入节点处流动的差分放大电路的输出电流,从电阻器RL 1的第一端(点A)引入输入电流i1。使用电阻器RL1两端的电压降随输入电流i1变化而变化的事实,第一限流部分4将输入电流i1限制为大于或等于最小值。
更具体地,第一限流部分4如下操作:如果外部端子2开路,或者如果外部电阻器Rex的电阻设置得太高,并因此电阻器RL1两端的电压降很低,使得电阻器RL1的第一端处的电压VA高于第一阈值电压VB,则第一限流部分4使上述差分放大电路工作,使其从电阻器RL1的第一端(点A)以预定比例引入输入电流i1,以便差分放大电路的差分输入电压VA和VB变为相等。例如,在分别流过恒流源I1和I2的电流之间的比例被设置为2∶1的情况下,第一限流部分4引入的输入电流i1的值等于流过恒流源I2的恒定电流的值。
利用该配置,即使外部端子2开路,或者如果外部电阻器Rex的电阻设置得太高,第一限流部分4也将输入电流i1限制为高于或等于最小值(并因此将输入电流i2限制为高于或等于最小值),使内部电路稳定地工作,从而避免系统发生故障(参见图2)。
第二限流部分5包括npn型双极性晶体管N5和N6、电阻器RL3、以及二极管D2和D3。晶体管N5和N6的发射极均接地。晶体管N5和N6的基极均与晶体管N6的集电极相连。晶体管N5的集电极与电阻器RL1的第一端(点A)相连。晶体管N6的集电极与二极管D3的阴极相连。二极管D3的阳极与二极管D2的阴极相连,并且二极管D2的阳极通过电阻器RL3与外部端子2相连。
换言之,第二限流部分5包括:第二电流镜电路(晶体管N5和N6),用于根据在其输入节点处流动的电流,从电阻器RL1的第一端(点A)引入输入电流i1;以及开关电路(二极管D2和D3以及电阻器RL3),连接在外部端子2与第二电流镜电路的输入节点(晶体管N6的集电极)之间,并在外部端子2处的端电压VC高于第二阈值电压(晶体管N6的集电极-发射极电压降、二极管D2和D3两端的正向电压降以及电阻器RL3两端的电压降之和)时导通。
利用该配置,即使外部端子2与电源电压短路,第二限流部分5也允许输入电流i1流动,此外第二限流部分5的直流阻抗元件(电阻器RL3以及二极管D2和D3)和限流元件3(电阻器RL1)将输入电流i1限制为小于或等于最大值,并因此将输出电流i2限制为小于或等于最大值,使内部电路稳定地工作,从而避免系统发生故障(参见图2)。
尽管作为示例,上述实施例涉及插入两个二极管D2和D3作为用于设置第二限流部分5的驱动阈值电压的开关电路的情况,但是这绝不意味着限制本发明的配置;而是,只要可引入足够大以使内部电路稳定地工作的输入电流i1,就可插入任意其它适当数目的二极管。
偏置部分6用作用于向外部端子2施加预定偏置电压的装置。在本实施例中,偏置部分6由npn型双极性晶体管N7构成,npn型双极性晶体管N7的集电极与电阻器RL1的第一端(点A)相连,其发射极与外部端子2相连。晶体管N7的基极电压Vbias可作为通过简单用电阻器来对基准电压进行分压而获得的分压来导出,或者作为通过缓冲这种分压而获得的具有更高电压精确度的电压来导出;可选地,可通过反馈外部端子2处的端电压,以较高精确度来控制基极电压Vbias。无论如何,利用该配置,在利用偏置部分6预先确定外部端子2处的端电压的情况下,半导体器件的用户可根据简单方程“(输入电流i1)=(外部端子2处的端电压VC)/(外部电阻器Rex的电阻)”,容易地计算出应该选择的外部电阻器Rex的电阻。这有助于提高半导体器件的可用性。
如上所述,利用本实施例的半导体器件,不仅在外部端子2与地短路时,或者外部电阻器Rex的电阻设置得太低时,而且在外部端子2开路时,或者外部端子2与电源电压短路时,均可以在预定范围内继续提供内部电流i2。因此,利用本实施例的半导体器件,无论外部端子2的状态如何,均可以使内部电路稳定地工作,从而避免系统发生故障。
例如,在本发明应用于由输出电流i2确定内部振荡电路的振荡频率的半导体器件时,即使发生诸如外部端子2短路的故障,也可以使内部振荡电路稳定地工作,从而避免采用该振荡输出的系统发生故障。无须说,上述应用示例仅仅是示例,绝不意味着限制本发明的应用;本发明广泛应用于允许通过适当选择外部电阻器来自由设置内部电流的半导体器件。
此外,通过适当地调节相关的电路常数(例如电阻器RL1至RL3的电阻),根据内部电路的规定,将在诸如外部端子2短路之类的故障的情况下输入电流i1的最大和最小值(因此输出电流i2的最大和最小值)设置为适合特殊情形。
除了上面作为实施例而具体描述的方式之外,可在本发明的精神内进行任意修改或改变,来实践本发明。
例如,代替上面的pnp型双极性晶体管P1至P4,还可以使用P沟道场效应晶体管,并且代替上面的npn型双极性晶体管N1至N7,可使用N沟道场效应晶体管。
例如,可以修改第二限流部分5的内部配置,使之包括图3所示的比较器CMP。具体地,在这种情况下,第二限流部分5包括:直流电压源E1,用于产生第二阈值电压Vx;比较器CMP,用于根据外部端子2处的端电压VC和第二阈值电压Vx相对于彼此的大小,移动其输出逻辑电平;以及晶体管N5,用于在根据比较器CMP的输出信号、外部端子2处的端电压VC高于第二阈值电压Vx时,从限流元件3的第一端引入输入电流i1。
利用该配置,由特性并不依赖于温度的直流电压源E1(例如带隙电源电路)产生了第二阈值电压Vx。因此,可以避免使用二极管D2和D3的配置中存在的相关元件的温度相关特性的影响。
工业实用性
本发明有助于改善允许通过适当选择外部电阻器来自由设置内部电流的半导体器件的可靠性。
Claims (9)
1.一种半导体器件,包括:
内部电流产生部分,用于根据在其输入节点处流动的输入电流而产生输出电流,并将输出电流馈送到内部电路;
外部端子,用于设置内部电流的外部电阻器通过该外部端子与内部电流产生部分的输入节点侧相连;
限流元件,连接在内部电流产生部分的输入节点与外部端子之间;以及
以下中的至少一个:
在限流元件的第一端处的电压高于第一阈值电压时引入输
入电流的第一限流部分;以及
在外部端子处的端电压高于第二阈值电压时引入输入电流的第二限流部分。
2.根据权利要求1所述的半导体器件,其中,第一限流部分包括:
差分放大电路,用于接收限流元件的第一端处的电压和第一阈值电压,作为其差分输入;以及
第一电流镜电路,用于根据在第一电流镜电路的输入节点处流动的差分放大电路的输出电流,从限流元件的第一端引入输入电流。
3.根据权利要求1所述的半导体器件,其中,第二限流部分包括:
第二电流镜电路,用于根据在其输入节点处流动的电流,从限流元件的第一端引入输入电流;以及
开关电路,连接在外部端子与第二电流镜电路的输入节点之间,并在外部端子处的端电压高于第二阈值电压时导通。
4.根据权利要求3所述的半导体器件,其中,开关电路包括:
一端与外部端子相连的电阻器;以及
二极管或二极管阵列,其阳极端与电阻器相连,阴极端与第二电流镜电路的输入节点相连。
5.根据权利要求1所述的半导体器件,其中,第二限流部分包括:
直流电压源,用于产生第二阈值电压;
比较器,用于根据外部端子处的端电压以及第二阈值电压相对于彼此的大小,而移动其输出逻辑电平;以及
晶体管,用于在根据比较器的输出信号,外部端子处的端电压高于第二阈值电压时,从限流元件的第一端引入输入电流。
6.根据权利要求1所述的半导体器件,还包括:
向外部端子施加预定偏置电压的偏置部分。
7.根据权利要求6所述的半导体器件,其中,用npn型双极性晶体管来形成偏置部分,该npn型双极性晶体管的集电极与限流元件的第一端相连,发射极与外部端子相连。
8.根据权利要求1所述的半导体器件,其中,限流元件是直流阻抗元件。
9.根据权利要求1所述的半导体器件,其中,内部电流产生器是用晶体管对形成的电流镜电路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP009232/2005 | 2005-01-17 | ||
JP2005009232A JP4712398B2 (ja) | 2005-01-17 | 2005-01-17 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101099122A true CN101099122A (zh) | 2008-01-02 |
CN100573401C CN100573401C (zh) | 2009-12-23 |
Family
ID=36677459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005800464626A Active CN100573401C (zh) | 2005-01-17 | 2005-10-21 | 半导体器件 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7602235B2 (zh) |
JP (1) | JP4712398B2 (zh) |
CN (1) | CN100573401C (zh) |
WO (1) | WO2006075425A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107291133A (zh) * | 2017-06-15 | 2017-10-24 | 深圳市德赛微电子技术有限公司 | 负值电压比较器电路 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5487568B2 (ja) * | 2008-06-30 | 2014-05-07 | 株式会社リコー | 半導体装置 |
CN103106916B (zh) * | 2012-12-21 | 2016-09-28 | 上海华虹宏力半导体制造有限公司 | 存储器及其读取电路、一种比较电路 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4246517A (en) * | 1979-08-24 | 1981-01-20 | Burroughs Corporation | SCR lamp supply |
US4710730A (en) * | 1987-03-20 | 1987-12-01 | Motorola, Inc. | Data clock oscillator having accurate duty cycle |
FR2667960B1 (fr) * | 1990-10-16 | 1993-01-22 | Siemens Automotive Sa | Dispositif d'etablissement d'un courant dans une partie analogique d'un circuit integre logique et analogique. |
JPH06180806A (ja) | 1992-12-10 | 1994-06-28 | Hitachi Ltd | 半導体集積回路 |
WO1997008825A1 (en) * | 1995-08-30 | 1997-03-06 | Matsushita Communication Industrial Corporation Of America | Highly responsive automatic output power control based on a differential amplifier |
EP0793343B1 (en) * | 1996-02-29 | 2001-07-18 | Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Current limitation programmable circuit for smart power actuators |
JP3704856B2 (ja) * | 1996-05-17 | 2005-10-12 | 株式会社デンソー | 負荷駆動回路 |
DE69731501T2 (de) | 1996-05-17 | 2005-10-20 | Denso Corp., Kariya | Lastbetätigungsschaltung |
ATE421723T1 (de) * | 1997-10-15 | 2009-02-15 | Em Microelectronic Marin Sa | Verfahren zur herstellung eines sehr genauen stroms |
US6343024B1 (en) * | 2000-06-20 | 2002-01-29 | Stmicroelectronics, Inc. | Self-adjustable impedance line driver with hybrid |
JP4734747B2 (ja) * | 2001-04-06 | 2011-07-27 | ミツミ電機株式会社 | 電流制限回路及び電源回路 |
JP2003177830A (ja) * | 2001-12-07 | 2003-06-27 | Mitsubishi Electric Corp | 電流源回路 |
JP4091410B2 (ja) * | 2002-12-05 | 2008-05-28 | 富士通株式会社 | 半導体集積回路 |
JP4208582B2 (ja) * | 2003-01-20 | 2009-01-14 | 株式会社ルネサステクノロジ | 定電流回路 |
US7352235B2 (en) * | 2003-03-10 | 2008-04-01 | Nxp B.V. | Current mirror |
JP4689473B2 (ja) * | 2005-05-16 | 2011-05-25 | シャープ株式会社 | 直流安定化電源回路 |
US7368959B1 (en) * | 2005-09-28 | 2008-05-06 | Intersil Americas Inc. | Voltage regulator with synchronized phase shift |
-
2005
- 2005-01-17 JP JP2005009232A patent/JP4712398B2/ja active Active
- 2005-10-21 US US11/813,359 patent/US7602235B2/en not_active Expired - Fee Related
- 2005-10-21 CN CNB2005800464626A patent/CN100573401C/zh active Active
- 2005-10-21 WO PCT/JP2005/019374 patent/WO2006075425A1/ja not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107291133A (zh) * | 2017-06-15 | 2017-10-24 | 深圳市德赛微电子技术有限公司 | 负值电压比较器电路 |
CN107291133B (zh) * | 2017-06-15 | 2019-04-02 | 深圳市德赛微电子技术有限公司 | 负值电压比较器电路 |
Also Published As
Publication number | Publication date |
---|---|
US7602235B2 (en) | 2009-10-13 |
US20080111614A1 (en) | 2008-05-15 |
CN100573401C (zh) | 2009-12-23 |
WO2006075425A1 (ja) | 2006-07-20 |
JP4712398B2 (ja) | 2011-06-29 |
JP2006195894A (ja) | 2006-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6815941B2 (en) | Bandgap reference circuit | |
KR20160031959A (ko) | 자기-바이어스 rc 발진 장치 및 램프 발생 장치를 구비하는 장치 및 그의 방법 | |
US20050253642A1 (en) | One way conductor | |
CN106200732A (zh) | 生成输出电压的电路及低压降稳压器的输出电压的设置方法 | |
JP2008015925A (ja) | 基準電圧発生回路 | |
CN105955387B (zh) | 一种双环保护低压差ldo线性稳压器 | |
US7330056B1 (en) | Low power CMOS LVDS driver | |
CN115328245B (zh) | 偏置电流产生电路 | |
TW201925948A (zh) | 低壓降穩壓器及電源輸出裝置 | |
CN103440009B (zh) | 一种启动电路及带该启动电路的稳压电路 | |
CN100573401C (zh) | 半导体器件 | |
US12101068B2 (en) | Push-pull output driver and operational amplifier using same | |
US10141897B2 (en) | Source follower | |
KR20160071410A (ko) | 플로팅 전류 소스를 위한 방법 및 장치 | |
CN104914286A (zh) | 电压检测电路 | |
KR100930500B1 (ko) | 비교기를 이용한 밴드갭 기준회로 | |
JP4868868B2 (ja) | 基準電圧発生回路 | |
US20060181336A1 (en) | Bandgap reference voltage generator without start-up failure | |
KR20150119551A (ko) | 인터페이스 회로 | |
CN113671859A (zh) | 电源开关的控制电路 | |
CN101571726A (zh) | 内部电压生成器 | |
TWI707221B (zh) | 電流產生電路 | |
US8836382B1 (en) | Mixed voltage driving circuit | |
CN103699165B (zh) | 电压控制装置 | |
KR20000073710A (ko) | 기준전압 발생회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |