JPH06180806A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH06180806A JPH06180806A JP4330331A JP33033192A JPH06180806A JP H06180806 A JPH06180806 A JP H06180806A JP 4330331 A JP4330331 A JP 4330331A JP 33033192 A JP33033192 A JP 33033192A JP H06180806 A JPH06180806 A JP H06180806A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- current source
- voltage
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Digital Magnetic Recording (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は、半導体集積回路に出力電流
値調整機能、動作補償機能及び異常検出機能を持たせて
モノリシックＩＣ化し、基板面積の縮小、低コスト化を
実現するカレントソース回路を提供することにある。 【構成】 ライトカレントソース回路は、複数の入力回
路に入力される電流制御信号により電流源の設定電流を
調整し、設定電流は、外付け抵抗により温度変動と電圧
変動に対して補償し、異常検出回路により電源オン／オ
フ時の異常電流、入力信号線の断線及び短絡による異常
電流を検出して異常電流の出力を防止する。 【効果】 磁気ハードディスク記憶装置のライトカレン
トソース回路をより耐圧の低いトランジスタ等で構成
し、モノリシックＩＣ化して基板面積を縮小し、低コス
ト化するこという効果がある。
値調整機能、動作補償機能及び異常検出機能を持たせて
モノリシックＩＣ化し、基板面積の縮小、低コスト化を
実現するカレントソース回路を提供することにある。 【構成】 ライトカレントソース回路は、複数の入力回
路に入力される電流制御信号により電流源の設定電流を
調整し、設定電流は、外付け抵抗により温度変動と電圧
変動に対して補償し、異常検出回路により電源オン／オ
フ時の異常電流、入力信号線の断線及び短絡による異常
電流を検出して異常電流の出力を防止する。 【効果】 磁気ハードディスク記憶装置のライトカレン
トソース回路をより耐圧の低いトランジスタ等で構成
し、モノリシックＩＣ化して基板面積を縮小し、低コス
ト化するこという効果がある。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路、さら
には電流源を内蔵した半導体集積回路における出力電流
制御または異常電流検出に適用して有効な技術に関し、
例えば磁気ヘッドに書込電流を供給する磁気ヘッド駆動
装置内のカレントソース回路に利用して有効な技術に関
するものである。
には電流源を内蔵した半導体集積回路における出力電流
制御または異常電流検出に適用して有効な技術に関し、
例えば磁気ヘッドに書込電流を供給する磁気ヘッド駆動
装置内のカレントソース回路に利用して有効な技術に関
するものである。
【０００２】
【従来の技術】例えば、大型の磁気ハードディスク記憶
装置においては、薄膜磁気ヘッドが用いられており、デ
ータの書込／読出を行なう際に薄膜磁気ヘッドに書込電
流を供給するカレントソース回路が使用されている。従
来、このカレントソース回路としては、ディスクリート
部品（トランジスタ、抵抗、ツェナーダイオード等）を
ハイブリッド化した集積回路が使用されており、電源に
は、＋１５Ｖ、−１５Ｖ、＋５Ｖ、−５Ｖを使用してい
た。
装置においては、薄膜磁気ヘッドが用いられており、デ
ータの書込／読出を行なう際に薄膜磁気ヘッドに書込電
流を供給するカレントソース回路が使用されている。従
来、このカレントソース回路としては、ディスクリート
部品（トランジスタ、抵抗、ツェナーダイオード等）を
ハイブリッド化した集積回路が使用されており、電源に
は、＋１５Ｖ、−１５Ｖ、＋５Ｖ、−５Ｖを使用してい
た。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。すなわち、磁気ハードディス
ク記憶装置において、ディスクリート部品によって構成
されてハイブリッド化されたカレントソース回路を使用
する場合、基板面積が大きくなり、電源電圧に応じて高
耐圧のトランジスタ等を必要とするためコスト高になる
という問題点がある。また、電流源回路には、温度変動
及び供給電圧変動に対する動作補償回路、断線や短絡等
の異常事態に対する異常検出回路等の対策がなされてい
ないため、機能、信頼性が十分でないという問題点もあ
る。
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。すなわち、磁気ハードディス
ク記憶装置において、ディスクリート部品によって構成
されてハイブリッド化されたカレントソース回路を使用
する場合、基板面積が大きくなり、電源電圧に応じて高
耐圧のトランジスタ等を必要とするためコスト高になる
という問題点がある。また、電流源回路には、温度変動
及び供給電圧変動に対する動作補償回路、断線や短絡等
の異常事態に対する異常検出回路等の対策がなされてい
ないため、機能、信頼性が十分でないという問題点もあ
る。
【０００４】本発明の目的は、半導体集積回路に出力電
流値調整機能、動作補償機能及び異常検出機能を持たせ
て高機能化、信頼性の向上を図るとともに、モノリシッ
クＩＣ化し、基板面積の縮小、低コスト化が可能なカレ
ントソース回路を提供することにある。この発明の前記
ならびにそのほかの目的と新規な特徴については、本明
細書の記述および添附図面から明らかになるであろう。
流値調整機能、動作補償機能及び異常検出機能を持たせ
て高機能化、信頼性の向上を図るとともに、モノリシッ
クＩＣ化し、基板面積の縮小、低コスト化が可能なカレ
ントソース回路を提供することにある。この発明の前記
ならびにそのほかの目的と新規な特徴については、本明
細書の記述および添附図面から明らかになるであろう。
【０００５】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。
【０００６】すなわち、複数の電流調節用制御端子に入
力する制御信号の組み合わせに応じて出力電流値を切換
え可能な電流源と、該電流源に対して温度変動及び電圧
変動を補償する補償回路、または、該電流源に供給され
る使用電源のオン／オフ時に異常電流が流れることによ
り出力される異常電流を防止する異常電流防止回路、ま
たは、制御信号がＴＴＬレベルのとき、該制御信号がＴ
ＴＬレベルに達するまでの間、該複数の制御端子に対し
て制御信号の入力を遮断する入力回路と、該制御信号の
入力ラインの断線を検出したとき、該電流源の出力電流
量を制限する断線検出回路を一つの半導体チップ上に形
成して磁気ハードディスク記憶装置のカレントソース回
路を半導体集積回路化したものである。
力する制御信号の組み合わせに応じて出力電流値を切換
え可能な電流源と、該電流源に対して温度変動及び電圧
変動を補償する補償回路、または、該電流源に供給され
る使用電源のオン／オフ時に異常電流が流れることによ
り出力される異常電流を防止する異常電流防止回路、ま
たは、制御信号がＴＴＬレベルのとき、該制御信号がＴ
ＴＬレベルに達するまでの間、該複数の制御端子に対し
て制御信号の入力を遮断する入力回路と、該制御信号の
入力ラインの断線を検出したとき、該電流源の出力電流
量を制限する断線検出回路を一つの半導体チップ上に形
成して磁気ハードディスク記憶装置のカレントソース回
路を半導体集積回路化したものである。
【０００７】
【作用】上記した手段によれば、複数の電流調節用制御
端子に入力される制御信号の組み合わせに応じて電流源
の出力電流値が変化させられるとともに、該電流源に対
する温度変動及び電圧変動が補償され、該電流源に供給
される使用電源のオン／オフ時の異常電流が防止され、
制御信号がＴＴＬレベルのとき、該制御信号がＴＴＬレ
ベルに達するまでの間、該複数の制御端子に対する制御
信号の入力が遮断され、該制御信号の入力ラインの断線
が検出されて該電流源の出力電流量が制限される。これ
により、出力電流値調整機能、動作補償機能及び異常検
出機能を備えた磁気ハードディスク記憶装置用のカレン
トソース回路をモノリシックＩＣ化することができ、カ
レントソース回路の高機能及び信頼性の向上を図るとと
もに基板面積の縮小、低コスト化を実現するという上記
目的が達成される。
端子に入力される制御信号の組み合わせに応じて電流源
の出力電流値が変化させられるとともに、該電流源に対
する温度変動及び電圧変動が補償され、該電流源に供給
される使用電源のオン／オフ時の異常電流が防止され、
制御信号がＴＴＬレベルのとき、該制御信号がＴＴＬレ
ベルに達するまでの間、該複数の制御端子に対する制御
信号の入力が遮断され、該制御信号の入力ラインの断線
が検出されて該電流源の出力電流量が制限される。これ
により、出力電流値調整機能、動作補償機能及び異常検
出機能を備えた磁気ハードディスク記憶装置用のカレン
トソース回路をモノリシックＩＣ化することができ、カ
レントソース回路の高機能及び信頼性の向上を図るとと
もに基板面積の縮小、低コスト化を実現するという上記
目的が達成される。
【０００８】
【実施例】以下、本発明の好適な実施例を図面に基づい
て説明する。図１には本発明を磁気ハードディスク記憶
装置のライトカレントソース回路に適用した場合の一実
施例が示されている。図１において、１は図外の磁気ハ
ードディスク記憶装置内の制御部から入力される電流制
御信号Ｉ1 〜Ｉn 及びヘッド選択信号ＨＳ1 〜ＨＳm に
よりコイルＲＣ1 〜ＲＣm を駆動するリード／ライト
（Ｒ／Ｗ）ＩＣ２ａ〜２ｍにライト電流端子Ｉw1〜Ｉwm
から書込電流を出力するライトカレントソース回路であ
る。
て説明する。図１には本発明を磁気ハードディスク記憶
装置のライトカレントソース回路に適用した場合の一実
施例が示されている。図１において、１は図外の磁気ハ
ードディスク記憶装置内の制御部から入力される電流制
御信号Ｉ1 〜Ｉn 及びヘッド選択信号ＨＳ1 〜ＨＳm に
よりコイルＲＣ1 〜ＲＣm を駆動するリード／ライト
（Ｒ／Ｗ）ＩＣ２ａ〜２ｍにライト電流端子Ｉw1〜Ｉwm
から書込電流を出力するライトカレントソース回路であ
る。
【０００９】２ａ〜２ｍはヘッド選択信号ＨＳ1 〜ＨＳ
m のタイミングでライトカレントソース回路１から供給
される書込電流に応じて薄膜磁気ヘッドのコイルＲＣ1
〜ＲＣm を駆動してハードディスクにデータへの書き込
みやハードディスクに書き込まれたデータの読み出しを
行うリード／ライトＩＣ、３は２種の負電源Ｖ- （−５
Ｖ）、Ｖ--（−１５Ｖ）の間に直列に接続されたダイオ
ードＤ１１〜Ｄ１４と抵抗Ｒ１１からなり、負電源電圧
Ｖ- 、Ｖ--より中間電圧Ｖ1 -、Ｖ2 -を作成してライトカ
レントソース回路１に供給する中間電圧発生回路であ
る。
m のタイミングでライトカレントソース回路１から供給
される書込電流に応じて薄膜磁気ヘッドのコイルＲＣ1
〜ＲＣm を駆動してハードディスクにデータへの書き込
みやハードディスクに書き込まれたデータの読み出しを
行うリード／ライトＩＣ、３は２種の負電源Ｖ- （−５
Ｖ）、Ｖ--（−１５Ｖ）の間に直列に接続されたダイオ
ードＤ１１〜Ｄ１４と抵抗Ｒ１１からなり、負電源電圧
Ｖ- 、Ｖ--より中間電圧Ｖ1 -、Ｖ2 -を作成してライトカ
レントソース回路１に供給する中間電圧発生回路であ
る。
【００１０】この中間電圧発生回路３は、ライトカレン
トソース回路１に供給する電源電圧幅を狭くし、電源電
圧変動に応答して中間電圧をシフトして電圧幅を維持す
るため、ライトカレントソース回路１では、より耐圧の
低い部品を使用することができ、個々に電源を接続した
場合のように、個々の電源電圧変動に対するマージンを
考慮する必要がなくなる。
トソース回路１に供給する電源電圧幅を狭くし、電源電
圧変動に応答して中間電圧をシフトして電圧幅を維持す
るため、ライトカレントソース回路１では、より耐圧の
低い部品を使用することができ、個々に電源を接続した
場合のように、個々の電源電圧変動に対するマージンを
考慮する必要がなくなる。
【００１１】図２には、上記ライトカレントソース回路
１の構成例が示されている。図２において、２１ａ、２
１ｎは図外の制御部から端子ＣＩに入力される電流制御
信号Ｉ1 〜Ｉn の変化に応じて端子ＣＡから所定の電圧
信号を出力してカレントスイッチ回路２３ａ、２３ｎを
オン／オフ制御して電流源回路２６の設定電流ｉx を調
整するとともに、端子ＣＢから同様の電圧信号を異常検
出回路２５に出力する入力回路である。
１の構成例が示されている。図２において、２１ａ、２
１ｎは図外の制御部から端子ＣＩに入力される電流制御
信号Ｉ1 〜Ｉn の変化に応じて端子ＣＡから所定の電圧
信号を出力してカレントスイッチ回路２３ａ、２３ｎを
オン／オフ制御して電流源回路２６の設定電流ｉx を調
整するとともに、端子ＣＢから同様の電圧信号を異常検
出回路２５に出力する入力回路である。
【００１２】２２ａ、２２ｍは図外の制御部から端子Ｃ
Ｉに入力されるヘッド選択信号ＨＳ1 〜ＨＳm のタイミ
ングで端子ＣＡから所定の電圧信号を出力してスイッチ
ングトランジスタＴ５、Ｔ６をオンし、電流増幅回路２
８から出力される書込電流をライト電流出力端子Ｉw1〜
Ｉwmから図１に示したリード／ライトＩＣ２ａ〜２ｍに
出力させるとともに、端子ＣＢから同様の電圧信号を異
常検出回路２５に出力する入力回路である。
Ｉに入力されるヘッド選択信号ＨＳ1 〜ＨＳm のタイミ
ングで端子ＣＡから所定の電圧信号を出力してスイッチ
ングトランジスタＴ５、Ｔ６をオンし、電流増幅回路２
８から出力される書込電流をライト電流出力端子Ｉw1〜
Ｉwmから図１に示したリード／ライトＩＣ２ａ〜２ｍに
出力させるとともに、端子ＣＢから同様の電圧信号を異
常検出回路２５に出力する入力回路である。
【００１３】２３ａ、２３ｎはトランジスタＴ１、Ｔ
２、Ｔ３、Ｔ４から構成され、入力回路２１ａ、２１ｎ
から入力される電圧信号に応じてスイッチングしてバン
ドギャップリファレンス回路２４、外付け抵抗Ｒ1 〜Ｒ
n 及び電流源回路２６により設定される設定電流ｉx を
カレントコピー回路２７に伝達するカレントスイッチ回
路、２４は電流源回路２６の各トランジスタＱ1 〜Ｑn
のエミッタ電極における基準電圧ＶQ1、ＶQnを外付け抵
抗Ｒ1 〜Ｒn との組み合わせにより設定するバンドギャ
ップリファレンス回路である。
２、Ｔ３、Ｔ４から構成され、入力回路２１ａ、２１ｎ
から入力される電圧信号に応じてスイッチングしてバン
ドギャップリファレンス回路２４、外付け抵抗Ｒ1 〜Ｒ
n 及び電流源回路２６により設定される設定電流ｉx を
カレントコピー回路２７に伝達するカレントスイッチ回
路、２４は電流源回路２６の各トランジスタＱ1 〜Ｑn
のエミッタ電極における基準電圧ＶQ1、ＶQnを外付け抵
抗Ｒ1 〜Ｒn との組み合わせにより設定するバンドギャ
ップリファレンス回路である。
【００１４】２５は入力回路２１ａ、２１ｎ、２２ａ、
２２ｍの各端子ＣＢから端子ＣＢ′に入力される電圧信
号の変化に基づいて各入力回路２１ａ、２１ｎ、２２
ａ、２２ｍの電流制御信号Ｉ1 〜Ｉn 及びヘッド選択信
号ＨＳ1 〜ＨＳm の入力ラインの断線を検出するととも
に、電流増幅回路２８の端子ＣＣから端子ＣＣ′に入力
される異常電流を検出し、その検出に応じて端子ＣＤか
ら所定の電圧信号を出力してトランジスタＴ７のベース
電圧を制御し、異常な書込電流をトランジスタＴ７を通
してバイパスさせて異常電流が出力されることを防止す
る異常検出回路である。
２２ｍの各端子ＣＢから端子ＣＢ′に入力される電圧信
号の変化に基づいて各入力回路２１ａ、２１ｎ、２２
ａ、２２ｍの電流制御信号Ｉ1 〜Ｉn 及びヘッド選択信
号ＨＳ1 〜ＨＳm の入力ラインの断線を検出するととも
に、電流増幅回路２８の端子ＣＣから端子ＣＣ′に入力
される異常電流を検出し、その検出に応じて端子ＣＤか
ら所定の電圧信号を出力してトランジスタＴ７のベース
電圧を制御し、異常な書込電流をトランジスタＴ７を通
してバイパスさせて異常電流が出力されることを防止す
る異常検出回路である。
【００１５】２６はトランジスタＱ1 〜Ｑn と外付け抵
抗Ｒ1 〜Ｒn から構成され、バンドギャップリファレン
ス回路２４と外付け抵抗Ｒ1 〜Ｒn との組み合わせによ
り設定されるエミッタ電圧及び入力回路２１ａ、２１ｎ
の電流調整により設定電流ｉx （但し、ｉx ＝０，
ｉ1 ，ｉ1 ＋ｉn ，ｉn ）を発生する電流源回路であ
る。
抗Ｒ1 〜Ｒn から構成され、バンドギャップリファレン
ス回路２４と外付け抵抗Ｒ1 〜Ｒn との組み合わせによ
り設定されるエミッタ電圧及び入力回路２１ａ、２１ｎ
の電流調整により設定電流ｉx （但し、ｉx ＝０，
ｉ1 ，ｉ1 ＋ｉn ，ｉn ）を発生する電流源回路であ
る。
【００１６】２７はカレントスイッチ回路２３ａ、２３
ｎから伝達される設定電流ｉx をコピーして電流増幅回
路２８にコピー電流ｉx ′を出力するカレントコピー回
路、２８はトランジスタＴ２１〜Ｔ２４と抵抗Ｒ２１〜
Ｒ２４から構成され、カレントコピー回路２７から伝達
されるコピー電流ｉx ′を所定倍率（１０〜２０倍程
度）で増幅し、その増幅した電流を書込電流として端子
ＣＯから入力回路２２ａ、２２ｍにより選択されたライ
ト電流出力端子Ｉw1〜Ｉwmに出力するとともに、端子Ｃ
Ｃからコピー電流ｉx ′に相当する電圧信号を異常検出
回路２５に出力する電流増幅回路である。
ｎから伝達される設定電流ｉx をコピーして電流増幅回
路２８にコピー電流ｉx ′を出力するカレントコピー回
路、２８はトランジスタＴ２１〜Ｔ２４と抵抗Ｒ２１〜
Ｒ２４から構成され、カレントコピー回路２７から伝達
されるコピー電流ｉx ′を所定倍率（１０〜２０倍程
度）で増幅し、その増幅した電流を書込電流として端子
ＣＯから入力回路２２ａ、２２ｍにより選択されたライ
ト電流出力端子Ｉw1〜Ｉwmに出力するとともに、端子Ｃ
Ｃからコピー電流ｉx ′に相当する電圧信号を異常検出
回路２５に出力する電流増幅回路である。
【００１７】また、トランジスタＴ７は、ヘッド選択信
号ＨＳ1 〜ＨＳm によって制御されるスイッチングトラ
ンジスタＴ５、Ｔ６とエミッタ共通接続されており、後
述する異常検出回路２５の動作によりトランジスタＴ７
のベース電圧が、“Ｈｉ”レベルになった時、ライト電
流出力端子Ｉw1〜Ｉwmに出力される書込電流を迂回させ
る。
号ＨＳ1 〜ＨＳm によって制御されるスイッチングトラ
ンジスタＴ５、Ｔ６とエミッタ共通接続されており、後
述する異常検出回路２５の動作によりトランジスタＴ７
のベース電圧が、“Ｈｉ”レベルになった時、ライト電
流出力端子Ｉw1〜Ｉwmに出力される書込電流を迂回させ
る。
【００１８】なお、入力回路２１ａ、２１ｎ、２２ａ、
２２ｍ、カレントスイッチ回路２３ａ、２３ｎ及び電流
源回路２６は、２回路分だけ示しているが、実際の磁気
ハードディスク記憶装置では、８回路分程度用意され
る。また、外付け抵抗Ｒ1 〜Ｒn には、高精度で温度変
動に左右されないものを接続することにより、バンドギ
ャップリファレンス回路２４によって設定される電流源
回路２６のトランジスタＱ1 〜Ｑn のエミッタ電圧が温
度補償され、負電源Ｖ- の変動に対しても補償され、従
って、出力される設定電流ｉx に対する温度変動補償及
び電源電圧変動補償が行われる。
２２ｍ、カレントスイッチ回路２３ａ、２３ｎ及び電流
源回路２６は、２回路分だけ示しているが、実際の磁気
ハードディスク記憶装置では、８回路分程度用意され
る。また、外付け抵抗Ｒ1 〜Ｒn には、高精度で温度変
動に左右されないものを接続することにより、バンドギ
ャップリファレンス回路２４によって設定される電流源
回路２６のトランジスタＱ1 〜Ｑn のエミッタ電圧が温
度補償され、負電源Ｖ- の変動に対しても補償され、従
って、出力される設定電流ｉx に対する温度変動補償及
び電源電圧変動補償が行われる。
【００１９】図３には、上記入力回路２１ａ、２１ｎ、
２２ａ、２２ｍの構成例が示されている。図３におい
て、入力回路２１ａ、２１ｎ、２２ａ、２２ｍは、通常
のＴＴＬレベルの入力信号に対応するＴＴＬ入力回路で
あり、端子ＣＩにＴＴＬレベルの電圧変化で入力される
上記電流制御信号Ｉ1 〜Ｉn 及びヘッド選択信号ＨＳ1
〜ＨＳm が“Ｈｉ”（ＶINH ）のとき、ダイオードＤ３
１、Ｄ３２がオンし、図中Ｐ点の電圧Ｖｐは、Ｖｐ＝Ｖ
INH −２ＶBEとなる。この時、ＶINH は、２Ｖ以上のた
め、Ｖｐ≧０となり、トランジスタＴ３１、Ｔ３２はオ
フしている。このため、端子ＣＡ、ＣＢの電圧レベル
は、ロウレベル（この回路では、Ｖ- レベル）となる。
また、端子ＣＩに入力される上記電流制御信号Ｉ1 〜Ｉ
n 及びヘッド選択信号ＨＳ1 〜ＨＳm が“Ｌｏｗ”（Ｖ
INL ）のとき、ダイオードＤ３１、Ｄ３２がオンし、Ｐ
点の電圧Ｖｐは、Ｖｐ＝ＶINL −２ＶBEとなる。この
時、ＶINL は、０．８Ｖ以下のため、Ｖｐ≦−０．８と
なり、トランジスタＴ３１がオンし、端子ＣＡの電圧レ
ベルは、“Ｈｉ”レベルとなり、図２のカレントスイッ
チ回路２３ａ、２３ｎ及びスイッチングトランジスタＴ
５、Ｔ６がオンする。
２２ａ、２２ｍの構成例が示されている。図３におい
て、入力回路２１ａ、２１ｎ、２２ａ、２２ｍは、通常
のＴＴＬレベルの入力信号に対応するＴＴＬ入力回路で
あり、端子ＣＩにＴＴＬレベルの電圧変化で入力される
上記電流制御信号Ｉ1 〜Ｉn 及びヘッド選択信号ＨＳ1
〜ＨＳm が“Ｈｉ”（ＶINH ）のとき、ダイオードＤ３
１、Ｄ３２がオンし、図中Ｐ点の電圧Ｖｐは、Ｖｐ＝Ｖ
INH −２ＶBEとなる。この時、ＶINH は、２Ｖ以上のた
め、Ｖｐ≧０となり、トランジスタＴ３１、Ｔ３２はオ
フしている。このため、端子ＣＡ、ＣＢの電圧レベル
は、ロウレベル（この回路では、Ｖ- レベル）となる。
また、端子ＣＩに入力される上記電流制御信号Ｉ1 〜Ｉ
n 及びヘッド選択信号ＨＳ1 〜ＨＳm が“Ｌｏｗ”（Ｖ
INL ）のとき、ダイオードＤ３１、Ｄ３２がオンし、Ｐ
点の電圧Ｖｐは、Ｖｐ＝ＶINL −２ＶBEとなる。この
時、ＶINL は、０．８Ｖ以下のため、Ｖｐ≦−０．８と
なり、トランジスタＴ３１がオンし、端子ＣＡの電圧レ
ベルは、“Ｈｉ”レベルとなり、図２のカレントスイッ
チ回路２３ａ、２３ｎ及びスイッチングトランジスタＴ
５、Ｔ６がオンする。
【００２０】一方、トランジスタＴ３２のベース電極の
電圧レベル（ＶBT32）は、ＶBT32＝ＶINL のため、トラ
ンジスタＴ３２はオフしており、端子ＣＢの電圧レベル
は、“Ｌｏｗ”レベルとなる。また、端子ＣＩがオープ
ン状態の時は（信号線の断線状態）、ダイオードＤ３
１、Ｄ３２がオフし、Ｐ点の電圧Ｖｐレベルが低下し、
トランジスタＴ３１、Ｔ３２がオンする。このため、端
子ＣＡ、ＣＢの電圧レベルがともに“Ｈｉ”レベルとな
り、異常検出回路２５に伝達される。
電圧レベル（ＶBT32）は、ＶBT32＝ＶINL のため、トラ
ンジスタＴ３２はオフしており、端子ＣＢの電圧レベル
は、“Ｌｏｗ”レベルとなる。また、端子ＣＩがオープ
ン状態の時は（信号線の断線状態）、ダイオードＤ３
１、Ｄ３２がオフし、Ｐ点の電圧Ｖｐレベルが低下し、
トランジスタＴ３１、Ｔ３２がオンする。このため、端
子ＣＡ、ＣＢの電圧レベルがともに“Ｈｉ”レベルとな
り、異常検出回路２５に伝達される。
【００２１】図４には、上記異常検出回路２５の構成例
が示されている。図４において、異常検出回路２５は、
電源電圧Ｖcc、Ｖ1 -、Ｖ2 -が供給された時は、図中Ｋ点
の電圧Ｖｋが、Ｖｋ＝Ｖ--＋２ＶBEとなり、トランジス
タＴ４４がオンして電流が流れ、この電流が端子ＣＤに
流れて図２のトランジスタＴ７のベース電極に接続され
た抵抗Ｒ７０により電圧降下が生じ、トランジスタＴ７
はオフ状態となる。電源がオフの時は、Ｋ点の電圧Ｖｋ
は、電源電圧Ｖ--となるためトランジスタＴ４４はオフ
し、端子ＣＤには電流が流れずトランジスタＴ７のベー
ス電位は、“Ｈｉ”レベルとなる。
が示されている。図４において、異常検出回路２５は、
電源電圧Ｖcc、Ｖ1 -、Ｖ2 -が供給された時は、図中Ｋ点
の電圧Ｖｋが、Ｖｋ＝Ｖ--＋２ＶBEとなり、トランジス
タＴ４４がオンして電流が流れ、この電流が端子ＣＤに
流れて図２のトランジスタＴ７のベース電極に接続され
た抵抗Ｒ７０により電圧降下が生じ、トランジスタＴ７
はオフ状態となる。電源がオフの時は、Ｋ点の電圧Ｖｋ
は、電源電圧Ｖ--となるためトランジスタＴ４４はオフ
し、端子ＣＤには電流が流れずトランジスタＴ７のベー
ス電位は、“Ｈｉ”レベルとなる。
【００２２】また、端子ＣＢ′、ＣＣ′が“Ｈｉ”レベ
ルになった時は、端子ＣＤには電流が流れずトランジス
タＴ７のベース電極は、“Ｈｉ”レベルとなる。すなわ
ち、端子ＣＢ′の電圧レベルは、上記入力回路２１ａ、
２１ｎ、２２ａ、２２ｍにおいて端子ＣＩがオープン状
態の時は、端子ＣＢから出力される電圧信号が“Ｈｉ”
レベルとなり、また、端子ＣＣ′の電圧レベルは、上記
電流増幅回路２８において異常に大きい電流が流れた時
は、端子ＣＣから出力される電圧信号が“Ｈｉ”レベル
となる。そのため、トランジスタＴ４５、Ｔ４６のベー
ス電極をＴ４４のベース電極に比べ“Ｈｉ”レベルと
し、端子ＣＤには電流が流れずトランジスタＴ７のベー
ス電極は、“Ｈｉ”レベルとなる。
ルになった時は、端子ＣＤには電流が流れずトランジス
タＴ７のベース電極は、“Ｈｉ”レベルとなる。すなわ
ち、端子ＣＢ′の電圧レベルは、上記入力回路２１ａ、
２１ｎ、２２ａ、２２ｍにおいて端子ＣＩがオープン状
態の時は、端子ＣＢから出力される電圧信号が“Ｈｉ”
レベルとなり、また、端子ＣＣ′の電圧レベルは、上記
電流増幅回路２８において異常に大きい電流が流れた時
は、端子ＣＣから出力される電圧信号が“Ｈｉ”レベル
となる。そのため、トランジスタＴ４５、Ｔ４６のベー
ス電極をＴ４４のベース電極に比べ“Ｈｉ”レベルと
し、端子ＣＤには電流が流れずトランジスタＴ７のベー
ス電極は、“Ｈｉ”レベルとなる。
【００２３】従って、異常検出回路２５では、電源オン
／オフ時に電源電圧Ｖccレベルが所定値（＋５Ｖ）に到
達するまでの間は、トランジスタＴ７がオンして、電流
増幅回路２８の端子ＣＯから出力される電流をバイパス
し、電源オン／オフ時に流れる異常電流をバイパスし、
端子ＣＢ′、ＣＣ′に入力される電圧信号の変化により
入力回路２１ａ、２１ｎ、２２ａ、２２ｍの端子ＣＩの
入力信号線の断線や異常電流を検出し、同様にトランジ
スタＴ７がオンして電流増幅回路２８の端子ＣＯから出
力される電流をバイパスし、異常電流をバイパスする機
能を有する。
／オフ時に電源電圧Ｖccレベルが所定値（＋５Ｖ）に到
達するまでの間は、トランジスタＴ７がオンして、電流
増幅回路２８の端子ＣＯから出力される電流をバイパス
し、電源オン／オフ時に流れる異常電流をバイパスし、
端子ＣＢ′、ＣＣ′に入力される電圧信号の変化により
入力回路２１ａ、２１ｎ、２２ａ、２２ｍの端子ＣＩの
入力信号線の断線や異常電流を検出し、同様にトランジ
スタＴ７がオンして電流増幅回路２８の端子ＣＯから出
力される電流をバイパスし、異常電流をバイパスする機
能を有する。
【００２４】次に、上記ライトカレントソース回路１の
動作を説明する。まず、通常時の動作について説明す
る。磁気ハードディスク記憶装置の電源がオン／オフさ
れると、この電源オン／オフ時の電源電圧Ｖccが立ち上
がるまでの間は、異常検出回路２５のトランジスタＴ４
４がオフされて端子ＣＤが“Ｈｉ”レベルとなってトラ
ンジスタＴ７がオンされ、電流増幅回路２８の端子ＣＯ
から異常電流が引き抜かれた場合にトランジスタＴ５、
Ｔ６に電流が流されないようにされる。電源電圧Ｖccが
立ち上がると、端子ＣＤが“Ｌｏｗ”レベルとなってト
ランジスタＴ７がオフされる。
動作を説明する。まず、通常時の動作について説明す
る。磁気ハードディスク記憶装置の電源がオン／オフさ
れると、この電源オン／オフ時の電源電圧Ｖccが立ち上
がるまでの間は、異常検出回路２５のトランジスタＴ４
４がオフされて端子ＣＤが“Ｈｉ”レベルとなってトラ
ンジスタＴ７がオンされ、電流増幅回路２８の端子ＣＯ
から異常電流が引き抜かれた場合にトランジスタＴ５、
Ｔ６に電流が流されないようにされる。電源電圧Ｖccが
立ち上がると、端子ＣＤが“Ｌｏｗ”レベルとなってト
ランジスタＴ７がオフされる。
【００２５】次いで、図外の制御部から入力回路２１
ａ、２１ｎに電流制御信号Ｉ1 〜Ｉnが入力されると、
この電流制御信号Ｉ1 〜Ｉn の電圧変化に応じてカレン
トスイッチ回路２３ａ、２３ｎが切換制御されて、バン
ドギャップリファレンス回路２４と外付け抵抗Ｒ1 〜Ｒ
n の組み合わせにより電流源回路２６で設定される設定
電流ｉx がカレントコピー回路２７に伝達される。
ａ、２１ｎに電流制御信号Ｉ1 〜Ｉnが入力されると、
この電流制御信号Ｉ1 〜Ｉn の電圧変化に応じてカレン
トスイッチ回路２３ａ、２３ｎが切換制御されて、バン
ドギャップリファレンス回路２４と外付け抵抗Ｒ1 〜Ｒ
n の組み合わせにより電流源回路２６で設定される設定
電流ｉx がカレントコピー回路２７に伝達される。
【００２６】カレントコピー回路２７では伝達された設
定電流ｉx をコピーしたコピー電流ｉx ′が電流増幅回
路２８に出力され、１０〜２０倍程度増幅されて端子Ｃ
ＯからスイッチングトランジスタＴ５、Ｔ６に書込電流
が出力される。この時、入力回路２２ａ、２２ｎの端子
ＣＩに図外の制御部からヘッド選択信号ＨＳ1 〜ＨＳm
が入力されると、その入力タイミングでスイッチングト
ランジスタＴ５、Ｔ６がオンされ、書込電流がライト電
流出力端子Ｉw1〜Ｉwmを介して図１のリード／ライトＩ
Ｃ２ａ〜２ｍに出力される。リード／ライトＩＣ２ａ〜
２ｍでは入力された書込電流によりコイルＲＣ1 〜ＲＣ
m を駆動して、磁気ヘッドの磁気ハードディスクへの読
出／書込動作が制御される。
定電流ｉx をコピーしたコピー電流ｉx ′が電流増幅回
路２８に出力され、１０〜２０倍程度増幅されて端子Ｃ
ＯからスイッチングトランジスタＴ５、Ｔ６に書込電流
が出力される。この時、入力回路２２ａ、２２ｎの端子
ＣＩに図外の制御部からヘッド選択信号ＨＳ1 〜ＨＳm
が入力されると、その入力タイミングでスイッチングト
ランジスタＴ５、Ｔ６がオンされ、書込電流がライト電
流出力端子Ｉw1〜Ｉwmを介して図１のリード／ライトＩ
Ｃ２ａ〜２ｍに出力される。リード／ライトＩＣ２ａ〜
２ｍでは入力された書込電流によりコイルＲＣ1 〜ＲＣ
m を駆動して、磁気ヘッドの磁気ハードディスクへの読
出／書込動作が制御される。
【００２７】次に、異常時の動作について説明する。入
力回路２１ａ、２１ｎあるいは入力回路２２ａ、２２ｎ
の端子ＣＩの信号入力線において断線等が発生すると、
各入力回路２１ａ、２１ｎ、２２ａ、２２ｎの端子ＣＢ
の電圧が“Ｈｉ”レベルとなって異常検出回路２５の端
子ＣＢ′に伝達される。また、電流増幅回路２８の端子
ＣＣからは、コピー電流ｉx ′に相当する電圧信号が異
常検出回路２５の端子ＣＣ′に出力される。
力回路２１ａ、２１ｎあるいは入力回路２２ａ、２２ｎ
の端子ＣＩの信号入力線において断線等が発生すると、
各入力回路２１ａ、２１ｎ、２２ａ、２２ｎの端子ＣＢ
の電圧が“Ｈｉ”レベルとなって異常検出回路２５の端
子ＣＢ′に伝達される。また、電流増幅回路２８の端子
ＣＣからは、コピー電流ｉx ′に相当する電圧信号が異
常検出回路２５の端子ＣＣ′に出力される。
【００２８】異常検出回路２５では、端子ＣＢ′及び端
子ＣＣ′の電圧が“Ｈｉ”レベルになると、上記トラン
ジスタＴ４５又はＴ４６のベース電圧を“Ｈｉ”レベル
とし、トランジスタＴ４４をオフし、端子ＣＤから電流
が流れず、トランジスタＴ７をオンさせる。トランジス
タＴ７がオンされると、電流増幅回路２８の端子ＣＯか
ら出力される書込電流をスイッチングトランジスタＴ
５、Ｔ６のエミッタに流さずにトランジスタＴ７を通し
てバスパスさせる。この時、バイパス電流により図外に
設けた異常表示素子等を駆動し、ユーザーに異常を通知
するようにしてもよい。
子ＣＣ′の電圧が“Ｈｉ”レベルになると、上記トラン
ジスタＴ４５又はＴ４６のベース電圧を“Ｈｉ”レベル
とし、トランジスタＴ４４をオフし、端子ＣＤから電流
が流れず、トランジスタＴ７をオンさせる。トランジス
タＴ７がオンされると、電流増幅回路２８の端子ＣＯか
ら出力される書込電流をスイッチングトランジスタＴ
５、Ｔ６のエミッタに流さずにトランジスタＴ７を通し
てバスパスさせる。この時、バイパス電流により図外に
設けた異常表示素子等を駆動し、ユーザーに異常を通知
するようにしてもよい。
【００２９】以上説明したように上記実施例によれば、
ライトカレントソース回路１は、電流制御信号Ｉ1 〜Ｉ
n により電流源の設定電流ｉx を調整することができ、
この設定電流ｉx は、外付け抵抗Ｒ1 〜Ｒn により温度
変動と電圧変動に対して補償することができ、電源オン
／オフ時の電圧変動による異常電流あるいは入力信号線
の断線及び短絡による異常電流を検出して異常電流の出
力を防止することができる。また、ライトカレントソー
ス回路１には、中間電圧作成回路３により負電源Ｖ- 、
Ｖ--より高位の負電圧（中間電圧）Ｖ1 -、Ｖ2 -を作成し
て供給するようにしたので、ライトカレントソース回路
１をより耐圧の低いトランジスタで構成することがで
き、モノリシックＩＣ化して基板面積を縮小し、低コス
ト化することができる。
ライトカレントソース回路１は、電流制御信号Ｉ1 〜Ｉ
n により電流源の設定電流ｉx を調整することができ、
この設定電流ｉx は、外付け抵抗Ｒ1 〜Ｒn により温度
変動と電圧変動に対して補償することができ、電源オン
／オフ時の電圧変動による異常電流あるいは入力信号線
の断線及び短絡による異常電流を検出して異常電流の出
力を防止することができる。また、ライトカレントソー
ス回路１には、中間電圧作成回路３により負電源Ｖ- 、
Ｖ--より高位の負電圧（中間電圧）Ｖ1 -、Ｖ2 -を作成し
て供給するようにしたので、ライトカレントソース回路
１をより耐圧の低いトランジスタで構成することがで
き、モノリシックＩＣ化して基板面積を縮小し、低コス
ト化することができる。
【００３０】図５には、その他の電流制御方式によるラ
イトカレントソース回路５１の構成例が示されている。
図５のライトカレントソース回路５１では、電流増幅部
に電流制御信号Ｉn によって制御されるトランジスタＴ
５６を設けたことを特徴としている。図５において、ラ
イトカレントソース回路５１は、上記図２と同様のバン
ドギャップリファレンス回路２４とトランジスタＴ５１
及び外付け抵抗Ｒ５１により構成される電流源回路５２
により設定電流ｉx を発生し、上記図２と同様のカレン
トコピー回路２７により設定電流ｉx をコピーして電流
増幅回路５３にコピー電流ｉx ′を出力し、電流増幅回
路５３によりコピー電流ｉx ′を所定倍率で増幅して書
込電流としてライト電流出力端子Ｉwmに出力する。
イトカレントソース回路５１の構成例が示されている。
図５のライトカレントソース回路５１では、電流増幅部
に電流制御信号Ｉn によって制御されるトランジスタＴ
５６を設けたことを特徴としている。図５において、ラ
イトカレントソース回路５１は、上記図２と同様のバン
ドギャップリファレンス回路２４とトランジスタＴ５１
及び外付け抵抗Ｒ５１により構成される電流源回路５２
により設定電流ｉx を発生し、上記図２と同様のカレン
トコピー回路２７により設定電流ｉx をコピーして電流
増幅回路５３にコピー電流ｉx ′を出力し、電流増幅回
路５３によりコピー電流ｉx ′を所定倍率で増幅して書
込電流としてライト電流出力端子Ｉwmに出力する。
【００３１】また、トランジスタＴ５６は、制御端子Ｃ
Ｉに入力される電流制御信号Ｉn により制御され、電流
制御信号Ｉn が“Ｈｉ”レベルのとき、トランジスタＴ
５７、Ｔ５８がオフ状態となり、トランジスタＴ５６の
ベース電極の電圧レベルは、“Ｌｏｗ”レベルとなり、
トランジスタＴ５６はオフ状態であるため、電流増幅回
路５３によって増幅される書込電流は、全てライト電流
出力端子Ｉwmに出力される。
Ｉに入力される電流制御信号Ｉn により制御され、電流
制御信号Ｉn が“Ｈｉ”レベルのとき、トランジスタＴ
５７、Ｔ５８がオフ状態となり、トランジスタＴ５６の
ベース電極の電圧レベルは、“Ｌｏｗ”レベルとなり、
トランジスタＴ５６はオフ状態であるため、電流増幅回
路５３によって増幅される書込電流は、全てライト電流
出力端子Ｉwmに出力される。
【００３２】電流制御信号Ｉn が“Ｌｏｗ”レベルのと
き、トランジスタＴ５７、Ｔ５８がオン状態となり、ト
ランジスタＴ５６のベース電極の電圧レベルは、ダイオ
ードＤ５３、Ｄ５４に電流が流れることにより“Ｈｉ”
レベルとなり、トランジスタＴ５６はオン状態となり、
電流増幅回路５３によって増幅される書込電流は、トラ
ンジスタＴ５６側にも分流され、ライト電流出力端子Ｉ
wmに出力される書込電流量が低減される。従って、ライ
トカレントソース回路５１では、電流源回路５２の設定
電流ｉxを外付け抵抗Ｒ５１により温度変動と電圧変動
に対して補償するとともに、制御端子ＣＩの入力信号線
が断線し、電流制御信号Ｉn が“Ｌｏｗ”レベルとなっ
た時、トランジスタ５６がオンして、電流増幅回路５３
から出力される書込電流をバイパスし、書込電流量を低
下させて異常な書込電流がライト電流出力端子Ｉwmに流
れることを防止する機能を有する。なお、電流制御信号
Ｉn は、図２のライトカレントソース回路１の場合と論
理が逆となっている。図５のライトカレントソース回路
５１は、上記図１〜図４に示したライトカレントソース
回路１に比べて回路構成が簡略になり、より基板面積を
縮小するとともに、より低コスト化することができる。
き、トランジスタＴ５７、Ｔ５８がオン状態となり、ト
ランジスタＴ５６のベース電極の電圧レベルは、ダイオ
ードＤ５３、Ｄ５４に電流が流れることにより“Ｈｉ”
レベルとなり、トランジスタＴ５６はオン状態となり、
電流増幅回路５３によって増幅される書込電流は、トラ
ンジスタＴ５６側にも分流され、ライト電流出力端子Ｉ
wmに出力される書込電流量が低減される。従って、ライ
トカレントソース回路５１では、電流源回路５２の設定
電流ｉxを外付け抵抗Ｒ５１により温度変動と電圧変動
に対して補償するとともに、制御端子ＣＩの入力信号線
が断線し、電流制御信号Ｉn が“Ｌｏｗ”レベルとなっ
た時、トランジスタ５６がオンして、電流増幅回路５３
から出力される書込電流をバイパスし、書込電流量を低
下させて異常な書込電流がライト電流出力端子Ｉwmに流
れることを防止する機能を有する。なお、電流制御信号
Ｉn は、図２のライトカレントソース回路１の場合と論
理が逆となっている。図５のライトカレントソース回路
５１は、上記図１〜図４に示したライトカレントソース
回路１に比べて回路構成が簡略になり、より基板面積を
縮小するとともに、より低コスト化することができる。
【００３３】以上説明したように上記実施例は、ライト
カレントソース回路において、１つ又は複数の電流制御
用端子を設け、その電流制御用端子に入力される制御信
号の電圧変化に対応して電流値を設定可能とし、その電
流値は、バンドキャップリファレンス回路又はダイオー
ド等の使用により温度、電源変動に対して補償し、ま
た、電源オン／オフ時の過渡的バイアスに対しては、電
流源から出力される書込電流がバイパスを通るように
し、異常電流が出力されることを防止し、ＰＮＰトラン
ジスタとダイオードを組み合わせたＴＴＬ入力回路を設
けたことにより、Ｖcc電源端子が不要となり、かつ、入
力信号線の断線異常を検出可能とし、さらに、外部の２
種以上の負電源間にダイオードと抵抗を直列に接続して
中間レベルの負電圧を作成したことにより、磁気ハード
ディスク記憶装置用のカレントソース回路をモノリシッ
クＩＣ化することができ、高機能及び高信頼性を有する
カレントソース回路の基板面積の縮小、低コスト化を実
現することができるという効果がある。
カレントソース回路において、１つ又は複数の電流制御
用端子を設け、その電流制御用端子に入力される制御信
号の電圧変化に対応して電流値を設定可能とし、その電
流値は、バンドキャップリファレンス回路又はダイオー
ド等の使用により温度、電源変動に対して補償し、ま
た、電源オン／オフ時の過渡的バイアスに対しては、電
流源から出力される書込電流がバイパスを通るように
し、異常電流が出力されることを防止し、ＰＮＰトラン
ジスタとダイオードを組み合わせたＴＴＬ入力回路を設
けたことにより、Ｖcc電源端子が不要となり、かつ、入
力信号線の断線異常を検出可能とし、さらに、外部の２
種以上の負電源間にダイオードと抵抗を直列に接続して
中間レベルの負電圧を作成したことにより、磁気ハード
ディスク記憶装置用のカレントソース回路をモノリシッ
クＩＣ化することができ、高機能及び高信頼性を有する
カレントソース回路の基板面積の縮小、低コスト化を実
現することができるという効果がある。
【００３４】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、上
記カレントソース回路の全部をリード／ライトＩＣとと
もにモノリシックＩＣ構成としてもよい。以上の説明で
は主として本発明者によってなされた発明をその背景と
なった利用分野である磁気ハードディスク記憶装置の磁
気ヘッド用のライトカレントソース回路に適用した場合
について説明したが、それに限定されるものではなく、
例えば高密度フロッピーディスク記憶装置にも適用でき
る。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、上
記カレントソース回路の全部をリード／ライトＩＣとと
もにモノリシックＩＣ構成としてもよい。以上の説明で
は主として本発明者によってなされた発明をその背景と
なった利用分野である磁気ハードディスク記憶装置の磁
気ヘッド用のライトカレントソース回路に適用した場合
について説明したが、それに限定されるものではなく、
例えば高密度フロッピーディスク記憶装置にも適用でき
る。
【００３５】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、複数の電流制御用端子に入
力される制御信号の電圧変化に対応して電流値を切換え
ることができるとともに、その電流値は、温度、電源変
動に対して補償され、また、電源オン／オフ時の異常電
流が防止され、かつ、入力信号線の断線異常を検出し、
さらに、Ｖcc電源端子が不要となり、モノリシックＩＣ
化によりカレントソース回路の基板面積の縮小、低コス
ト化、高機能化及び高信頼性化が実現される。
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、複数の電流制御用端子に入
力される制御信号の電圧変化に対応して電流値を切換え
ることができるとともに、その電流値は、温度、電源変
動に対して補償され、また、電源オン／オフ時の異常電
流が防止され、かつ、入力信号線の断線異常を検出し、
さらに、Ｖcc電源端子が不要となり、モノリシックＩＣ
化によりカレントソース回路の基板面積の縮小、低コス
ト化、高機能化及び高信頼性化が実現される。
【図１】本発明を磁気ハードディスク記憶装置のライト
カレントソース回路に適用した場合の一実施例を示すブ
ロック図である。
カレントソース回路に適用した場合の一実施例を示すブ
ロック図である。
【図２】ライトカレントソース回路の一例を示す回路構
成図である。
成図である。
【図３】入力回路の一例を示す回路構成図である。
【図４】異常検出回路の一例を示す回路構成図である。
【図５】その他の電流制御方式によるライトカレントソ
ース回路の一例を示す回路構成図である。
ース回路の一例を示す回路構成図である。
１、５１ ライトカレントソース回路 ３ 中間電圧作成回路 ２１ａ、２１ｎ、２２ａ、２２ｍ 入力回路 ２３ａ、２３ｎ カレントスイッチ回路 ２４ バンドギャップリファレンス回路 ２５ 異常検出回路 ２６ 電流源回路 ２７ カレントコピー回路 ２８、５３ 電流増幅回路
Claims (3)
- 【請求項１】 複数の電流調節用制御端子と、複数の定
電流源と、これらの定電流源の切換えを行なう切換手段
とを有し、該複数の制御端子に入力される制御信号の組
み合わせに応じて出力電流値を変化させることが可能な
電流源と、該可変電流源に対して温度変動及び電圧変動
を補償する補償回路とを備えてなることを特徴とする半
導体集積回路。 - 【請求項２】 複数の電流調節用制御端子と、複数の定
電流源と、これらの定電流源の切換えを行なう切換手段
とを有し、該複数の制御端子に入力される制御信号の組
み合わせに応じて出力電流値を変化させることが可能な
電流源と、該電流源に供給される電源のオン／オフ時に
上記電流源から異常電流が供給されるのを防止する異常
電流防止回路とを備えてなることを特徴とする半導体集
積回路。 - 【請求項３】 複数の電流調節用制御端子を有し、該複
数の制御端子に入力される制御信号の組み合わせに応じ
て出力電流値を変化させることが可能な電流源と、上記
制御信号がＴＴＬレベルのとき、該制御信号がＴＴＬレ
ベルに達するまでの間、該複数の制御端子に対して制御
信号の入力を遮断可能な入力回路と、該制御信号の入力
ラインの断線を検出したとき、該電流源の出力電流量を
制限する断線検出回路とを備えてなることを特徴とする
半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4330331A JPH06180806A (ja) | 1992-12-10 | 1992-12-10 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4330331A JPH06180806A (ja) | 1992-12-10 | 1992-12-10 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06180806A true JPH06180806A (ja) | 1994-06-28 |
Family
ID=18231433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4330331A Pending JPH06180806A (ja) | 1992-12-10 | 1992-12-10 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06180806A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6486695B1 (en) | 1999-04-14 | 2002-11-26 | Kabushiki Kaisha Toshiba | Protecting unit |
| US7602235B2 (en) | 2005-01-17 | 2009-10-13 | Rohm Co., Ltd. | Semiconductor device with internal current generating section |
| JP2015075364A (ja) * | 2013-10-08 | 2015-04-20 | ローム株式会社 | 電流監視回路 |
| WO2020038016A1 (zh) * | 2018-08-24 | 2020-02-27 | 深圳南云微电子有限公司 | 短路保护的检测电路和检测方法 |
-
1992
- 1992-12-10 JP JP4330331A patent/JPH06180806A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6486695B1 (en) | 1999-04-14 | 2002-11-26 | Kabushiki Kaisha Toshiba | Protecting unit |
| US7602235B2 (en) | 2005-01-17 | 2009-10-13 | Rohm Co., Ltd. | Semiconductor device with internal current generating section |
| JP2015075364A (ja) * | 2013-10-08 | 2015-04-20 | ローム株式会社 | 電流監視回路 |
| WO2020038016A1 (zh) * | 2018-08-24 | 2020-02-27 | 深圳南云微电子有限公司 | 短路保护的检测电路和检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7113026B2 (en) | Voltage generating circuit | |
| US5448198A (en) | Semiconductor integrated circuit device having circuitry for limiting forward junction current from a terminal | |
| US7511531B2 (en) | Temperature-compensated output buffer | |
| US4912347A (en) | CMOS to ECL output buffer | |
| US4887181A (en) | Circuit for temperature protection with hysteresis | |
| JP3983673B2 (ja) | 半導体記憶装置用の読み出し増幅器構造 | |
| US5304918A (en) | Reference circuit for high speed integrated circuits | |
| US5552740A (en) | N-channel voltage regulator | |
| JPH04277920A (ja) | レベルシフト回路 | |
| JP7403238B2 (ja) | 電子回路およびセンサシステム | |
| TW474057B (en) | Laser drive device | |
| JPH06180806A (ja) | 半導体集積回路 | |
| US5877914A (en) | Amplifier output clamping scheme | |
| JP3519646B2 (ja) | 半導体装置 | |
| JP2004187150A (ja) | 半導体集積回路 | |
| JP3868756B2 (ja) | 半導体装置の内部電源電圧発生回路 | |
| US6271692B1 (en) | Semiconductor integrated circuit | |
| KR19990081305A (ko) | 기준 전압 발생회로 | |
| US6927557B2 (en) | Voltage generator arrangement | |
| CN100394686C (zh) | 精密容限电路 | |
| US6963460B2 (en) | Voltage regulator operable over a wide range of supply voltage | |
| TWI833291B (zh) | 電壓調整電路 | |
| US6084438A (en) | Data determination circuit | |
| KR200276958Y1 (ko) | 입/출력 버퍼의 전원 전압 강하 보상회로 | |
| JP2972960B2 (ja) | デジタル出力回路 |