CN107731832B - 一种顶层选择栅切线的刻蚀工艺方法 - Google Patents

一种顶层选择栅切线的刻蚀工艺方法 Download PDF

Info

Publication number
CN107731832B
CN107731832B CN201710733247.8A CN201710733247A CN107731832B CN 107731832 B CN107731832 B CN 107731832B CN 201710733247 A CN201710733247 A CN 201710733247A CN 107731832 B CN107731832 B CN 107731832B
Authority
CN
China
Prior art keywords
tangent line
layer
selection grid
top layer
select gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710733247.8A
Other languages
English (en)
Other versions
CN107731832A (zh
Inventor
何佳
洪培真
华文宇
刘藩东
杨要华
夏志良
霍宗亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201710733247.8A priority Critical patent/CN107731832B/zh
Publication of CN107731832A publication Critical patent/CN107731832A/zh
Application granted granted Critical
Publication of CN107731832B publication Critical patent/CN107731832B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供了一种顶层选择栅切线的刻蚀工艺方法，通过将顶层选择栅切线刻蚀工艺步骤前置，设置在ON堆叠结构形成之后、台阶结构形成之前，而由于ON堆叠结构刚形成之后核心存储区域较为平坦，核心存储区与边缘区、晶圆中心和边缘之间厚度的差距＜这使得随后进行的顶层选择栅切线刻蚀工艺的精度更容易控制这就避免台阶结构形成以及化学机械研磨工艺(CMP)产生的难以避免的表面高度差导致的顶层选择栅切线刻蚀精度难以控制而造成对下层氮化硅不期望的破坏，从而使得后续的钨栅的成形精度更高，因此产品具有更好的电阻性能。

Description

一种顶层选择栅切线的刻蚀工艺方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种3D NAND闪存结构的制作方法，具体为一种避免在进行顶层选择栅切线刻蚀时破坏氮化硅层的刻蚀工艺方法。
背景技术
随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。
其中，3D NAND以其小体积、大容量为出发点，将储存单元采用三维模式层层堆叠的高度集成为设计理念，生产出高单位面积存储密度，高效存储单元性能的的存储器，已经成为新兴存储器设计和生产的主流工艺。
同时，在目前的3D NAND结构中，是通过将存储器单元三维地布置在衬底之上来提高集成密度、其中沟道层垂直竖立在衬底上，栅极分为下层选择栅极、中层控制栅极以及顶层选择栅极(Top Select Gate)三部分，通过将栅极信号分布在三组栅电极中以减小信号之间的串扰。具体地，上层和下层的器件用作选择晶体管——栅极高度/厚度较大的垂直MOSFET，栅极介质层为常规的单层高k材料；中层的器件用作存储单元串，栅极高度/厚度较小，栅极介质层为隧穿层、存储层、阻挡层的堆叠结构。
其中，通常在指存储区的中部设置有顶层选择栅切线(Top Select Gate Cut)，以将指存储区的顶层选择栅(Top Select Gate)分割为两部分，并且顶层选择栅切线通常由氧化物材料形成，并且采用原子层沉积工艺(ALD)制备。通常是采用顶层选择栅切线(TopSelect Gate Cut)的刻蚀工艺，将ON堆叠顶层的2-3层(2-3Tiers)刻蚀掉，作为阻挡(Block)沟道，具体的制备工艺流程包括如下步骤(参见图1a-1f)：
S1：形成多层堆叠结构，参见图1a，首先，提供衬底10，所述衬底表面形成有多层交错堆叠的层间介质层20及牺牲介质层30，所述牺牲介质层30形成于相邻的层间介质层20之间；所述层间介质层20一般为氧化硅，所述牺牲介质层30，从而形成ON堆叠结构(ONStacks)；
S2：形成堆叠结构的台阶结构，参见图1b，形成台阶结构的工艺可采用现有技术中的常用工艺；
S3：沉积插塞氧化物层，参见图1c，首先是沉积插塞氧化物层以覆盖所述台阶结构，然后采用化学机械研磨工艺(CMP)平坦化所述插塞氧化物层；
S4：为形成顶层选择栅切线(Top Select Gate Cut)进行光刻，具体参见图1d，首先，在平坦化的插塞氧化物层表面形成复合硬掩模层40，所述应掩模层包括依次形成的无定形碳层(A-C)41、无定形碳层(A-C)表面形成的SiON层42和SiON层表面形成的光刻胶层43；然后在需要形成选择栅切线(Top Select Gate Cut)的位置实施光刻以去除相应位置的所述光刻胶层43以形成光刻沟道50；
S5：为形成顶层选择栅切线(Top Select Gate Cut)进行刻蚀，参见图1e，具体为，采用常规的刻蚀工艺，沿所述光刻沟道50向下刻蚀形成顶层选择栅切线(Top Select GateCut)沟道60，并去除复合硬掩模层以露出插塞氧化物层表面；
S6：对顶层选择栅切线(Top Select Gate Cut)沟道进行填充，参见图1f，具体为采用原子层沉积工艺(ALD)在沟道60中填充顶层选择栅切线氧化物材料70。
参见图2，在形成顶层选择栅切线(Top Select Gate Cut)沟道的步骤S5中，要求刻蚀停留在ON堆叠结构的氧化物层间介质层21的位置，而不要破坏氧化物下层的氮化硅牺牲介质层31，如沟道61的刻蚀状况。但是S3步骤中的化学机械研磨工艺(CMP)的技术限制，会导致平坦化后的表面依然会存在最高点与最低点之间的高度差，特别是在晶圆的中心和边缘、核心存储区的中心和边缘的高度差还存在很大不同，而实际上在ON堆叠结构中，氧化物层间介质层21和氮化硅牺牲介质层31的厚度也在的数量级，这就导致由于CMP工艺不足导致的高度差的存在会影响顶层选择栅切线(Top Select GateCut)沟道的刻蚀精度，从而造成难以避免的对于氧化物下层的氮化硅牺牲介质层31的过度刻蚀破坏，例如沟道62的刻蚀状况，并且也会存在刻蚀不足的情况，例如沟道63的刻蚀状况。
而形成顶层选择栅切线(Top Select Gate Cut)沟道的刻蚀精度会进一步影响后段制程(Back End of Line，简称BEOL)的精度，导致钨栅极有的地方过薄，而有的地方又过厚需要去除部分钨，而过薄的钨栅极将直接导致电阻过高而影响三维(3D)闪存存储器的性能。
因此，如何精确控制顶层选择栅切线(Top Select Gate Cut)沟道的刻蚀深度和均匀性，以避免对于氮化硅层的破坏，对于三维(3D)闪存存储器的制备和性能而言至关重要，一直为本领域技术人员所致力研究的方向。
发明内容
本发明的目的在于提供一种顶层选择栅切线的刻蚀工艺方法，能够精确控制顶层选择栅切线(Top Select Gate Cut)沟道的刻蚀深度和均匀性，从而避免对于氮化硅层的破坏。
为了实现上述目的，本发明提出了一种顶层选择栅切线的刻蚀工艺方法，包括以下步骤：
形成多层堆叠结构，具体为，提供衬底并在所述衬底表面形成多层交错堆叠的层间介质层及牺牲介质层，所述牺牲介质层形成于相邻的层间介质层之间；
为形成顶层选择栅切线(Top Select Gate Cut)进行光刻；
为形成顶层选择栅切线(Top Select Gate Cut)进行刻蚀以形成顶层选择栅切线(Top Select Gate Cut)沟道；
对顶层选择栅切线(Top Select Gate Cut)沟道进行氧化物填充；
对多余的顶层选择栅切线(Top Select Gate Cut)沟道填充氧化物的去除；
形成堆叠结构的台阶结构。
进一步的，所述层间介质层材料为氧化硅，所述牺牲介质层材料为氮化硅，从而形成ON堆叠结构(ON Stacks)。
进一步的，所述光刻具体为，首先在堆叠结构表面上形成复合硬掩模层；然后在需要形成选择栅切线(Top Select Gate Cut)的位置实施光刻以去除相应位置的光刻胶层形成光刻沟道；
尤其优选的，所述复合硬掩模层包括依次形成的无定形碳层(A-C)、SiON层和光刻胶层。
进一步的，所述刻蚀停留在堆叠结构的某一层间介质层；
尤其优选的，所述刻蚀停留在堆叠结构从顶端开始的第2、第3或第4层间介质层。
进一步的，顶层选择栅切线(Top Select Gate Cut)沟道进行氧化物填充采用的是原子层沉积工艺(ALD)。
进一步的，对多余的顶层选择栅切线(Top Select Gate Cut)沟道填充氧化物的去除，采用的是化学机械研磨工艺(CMP)。
与现有技术相比，本发明的有益效果主要体现在：
第一，本发明的顶层选择栅切线刻蚀工艺，将顶层选择栅切线刻蚀工艺步骤前置，设置在ON堆叠结构形成之后、台阶结构形成之前，这就避免台阶结构形成以及化学机械研磨工艺(CMP)产生的难以避免的表面高度差导致的顶层选择栅切线刻蚀精度难以控制而造成对下层氮化硅不期望的破坏；
第二，由于ON堆叠结构刚形成之后核心存储区域较为平坦， 这使得随后进行的顶层选择栅切线刻蚀工艺的精度更容易控制，从而不会对氮化硅造成不期望的破坏；
第三，由于顶层选择栅切线刻蚀工艺的可控性和均匀性，使得后续的钨栅的成形精度更高，而使得产品具有更好的电阻性能。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1a-1f为现有技术中顶层选择栅切线的刻蚀工艺流程示意图；
图2为现有技术中顶层选择栅切线刻蚀沟道的结构示意图；
图3a-3e为本发明中顶层选择栅切线的刻蚀工艺流程示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图3a-3e，在本实施例中，提出了一种顶层选择栅切线的刻蚀工艺方法，包括以下步骤：
S100，形成多层堆叠结构，具体为，提供衬底并在所述衬底表面形成多层交错堆叠的层间介质层及牺牲介质层，所述牺牲介质层形成于相邻的层间介质层之间；
S200，为形成顶层选择栅切线(Top Select Gate Cut)进行光刻；
S300，为形成顶层选择栅切线(Top Select Gate Cut)进行刻蚀以形成顶层选择栅切线(Top Select Gate Cut)沟道；
S400，对顶层选择栅切线(Top Select Gate Cut)沟道进行氧化物填充；
S500，对多余的顶层选择栅切线(Top Select Gate Cut)沟道填充氧化物的去除；
S600，形成堆叠结构的台阶结构。
具体的，请参考图3a，在步骤S100中，在衬底100的表面上形成多层堆叠结构，具体为在所述衬底100表面形成多层交错堆叠的层间介质层110及牺牲介质层120，所述牺牲介质层120形成于相邻的层间介质层110之间，其中，所述衬底100为硅衬底，所述层间介质层110为氧化物，例如为氧化硅，所述牺牲介质层120为氮化物，例如为氮化硅(SiN)，从而形成多层的ON堆叠结构(ON Stacks)。
请参考图3b，在步骤S200中，为形成顶层选择栅切线(Top Select Gate Cut)进行光刻，具体为，首先进行步骤S210，在堆叠结构表面上形成复合光刻层130，具体包括以下步骤：S211，在堆叠结构的表面上形成无定形碳层(A-C)131作为吸光层；可选的，进行步骤S212，在无定形碳层(A-C)的表面形成SiON层作为抗反射层(未图示)；进行步骤S213，在复合光刻层130表面形成光刻胶层132；然后进行步骤S220，在需要形成选择栅切线(TopSelect Gate Cut)的位置实施光刻以去除相应位置的光刻胶132形成光刻沟道140；
请参考图3c，在步骤S300中，为形成顶层选择栅切线(Top Select Gate Cut)进行刻蚀，具体为，采用常规的刻蚀工艺，沿所述光刻沟道140向下刻蚀形成顶层选择栅切线(Top Select Gate Cut)沟道150，并去除复合硬掩模层130以露出顶层层间介质层110的表面。其中所述刻蚀停留在堆叠结构的某一氧化物层间介质层110而不能是氮化物牺牲介质层120，在本实施方式中，优选所述刻蚀停留在堆叠结构从顶端开始的第4层间介质层110，当然具体停留的氧化物层间介质层110的层数完全可以是根据实际需要来确定，例如也可以是从顶端开始的第2、第3或是其他层。
请参考图3d，在步骤S400中，对顶层选择栅切线(Top Select Gate Cut)沟道150进行氧化物160填充，填充的工艺采用原子层沉积工艺(ALD)，填充后必然使得氧化物填充材料覆盖了堆叠结构的表面，需要予以清除。
请参考图3e，在步骤S500中，采用化学机械研磨工艺(CMP)对多余的顶层选择栅切线(Top Select Gate Cut)沟道填充氧化物层予以去除。
继续参考图3e，在步骤S600中，形成堆叠结构的台阶结构。
综上，本发明的顶层选择栅切线的刻蚀工艺方法，通过将顶层选择栅切线刻蚀工艺步骤前置，设置在ON堆叠结构形成之后、台阶结构形成之前，而由于ON堆叠结构刚形成之后核心存储区域较为平坦， 这使得随后进行的顶层选择栅切线刻蚀工艺的精度更容易控制这就避免台阶结构形成以及化学机械研磨工艺(CMP)产生的难以避免的表面高度差导致的顶层选择栅切线刻蚀精度难以控制而造成对下层氮化硅不期望的破坏，从而使得后续的钨栅的成形精度更高，因此产品具有更好的电阻性能。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种顶层选择栅切线的刻蚀工艺方法，其特征在于，依次包括以下步骤：
形成多层堆叠结构，具体为，提供衬底并在所述衬底表面形成多层交错堆叠的层间介质层及牺牲介质层，所述牺牲介质层形成于相邻的层间介质层之间；
为形成顶层选择栅切线(Top Select Gate Cut)进行光刻；
为形成顶层选择栅切线(Top Select Gate Cut)进行刻蚀以形成顶层选择栅切线(TopSelect Gate Cut)沟道；
对顶层选择栅切线(Top Select Gate Cut)沟道进行氧化物填充；
对多余的顶层选择栅切线(Top Select Gate Cut)沟道填充氧化物的去除；
形成堆叠结构的台阶结构。
2.根据权利要求1所述的工艺方法，其特征在于：
所述层间介质层材料为氧化硅，所述牺牲介质层材料为氮化硅，从而形成ON堆叠结构(ON Stacks)。
3.根据权利要求1所述的工艺方法，其特征在于：
所述光刻具体为，首先在堆叠结构表面上形成复合硬掩模层；然后在需要形成选择栅切线(Top Select Gate Cut)的位置实施光刻以去除相应位置的光刻胶层形成光刻沟道。
4.根据权利要求3所述的工艺方法，其特征在于：
所述复合硬掩模层包括依次形成的无定形碳层(A-C)、SiON层和光刻胶层。
5.根据权利要求1所述的工艺方法，其特征在于：
所述刻蚀停留在堆叠结构的某一层间介质层。
6.根据权利要求5所述的工艺方法，其特征在于：
所述刻蚀停留在堆叠结构从顶端开始的第2、第3或第4层间介质层。
7.根据权利要求1所述的工艺方法，其特征在于：
顶层选择栅切线(Top Select Gate Cut)沟道进行氧化物填充采用的是原子层沉积工艺(ALD)。
8.根据权利要求1所述的工艺方法，其特征在于：
对多余的顶层选择栅切线(Top Select Gate Cut)沟道填充氧化物的去除，采用的是化学机械研磨工艺(CMP)。
CN201710733247.8A 2017-08-24 2017-08-24 一种顶层选择栅切线的刻蚀工艺方法 Active CN107731832B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710733247.8A CN107731832B (zh) 2017-08-24 2017-08-24 一种顶层选择栅切线的刻蚀工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710733247.8A CN107731832B (zh) 2017-08-24 2017-08-24 一种顶层选择栅切线的刻蚀工艺方法

Publications (2)

Publication Number Publication Date
CN107731832A CN107731832A (zh) 2018-02-23
CN107731832B true CN107731832B (zh) 2019-03-19

Family

ID=61205283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710733247.8A Active CN107731832B (zh) 2017-08-24 2017-08-24 一种顶层选择栅切线的刻蚀工艺方法

Country Status (1)

Country Link
CN (1) CN107731832B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022052040A1 (en) * 2020-09-11 2022-03-17 Yangtze Memory Technologies Co., Ltd. Method of forming top select gate trenches
CN113517298B (zh) * 2021-07-13 2023-04-18 长江存储科技有限责任公司 三维存储器、其制作方法及具有其的存储系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102007274B1 (ko) * 2013-01-15 2019-08-05 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
US9576971B2 (en) * 2014-12-09 2017-02-21 Sandisk Technologies Llc Three-dimensional memory structure having a back gate electrode
US9754820B2 (en) * 2016-02-01 2017-09-05 Sandisk Technologies Llc Three-dimensional memory device containing an aluminum oxide etch stop layer for backside contact structure and method of making thereof

Also Published As

Publication number Publication date
CN107731832A (zh) 2018-02-23

Similar Documents

Publication Publication Date Title
US11393716B2 (en) Devices including stair step structures, and related apparatuses and memory devices
TWI482241B (zh) 具有多層級架構之快閃記憶體
JP5782182B2 (ja) 階段構造を含む装置およびその形成方法
CN109314114B (zh) 用于三维存储器件双侧布线的阶梯结构
CN105185784B (zh) 三维半导体器件
KR20200135869A (ko) 3차원 메모리 소자에서의 계단 형성
TWI674665B (zh) 半導體結構暨其形成方法
KR102568889B1 (ko) 반도체 장치
KR102611731B1 (ko) 3차원 메모리 디바이스의 계단 형성
CN103178066B (zh) 三维非易失性存储器件、存储系统及制造器件的方法
CN109524417A (zh) 3d nand存储器及其形成方法
CN102915955B (zh) 半导体器件及其制造方法
CN106409811A (zh) 半导体器件及其制造方法
KR20130072522A (ko) 3차원 불휘발성 메모리 소자 및 그 제조 방법
JP2018037513A (ja) 半導体装置
TWI488265B (zh) 立體垂直式記憶體的製作方法
TWI634653B (zh) 半導體記憶體裝置及其製造方法
CN110349966A (zh) 3d存储器件的制造方法及3d存储器件
KR20130044713A (ko) 3차원 불휘발성 메모리 소자와, 이를 포함하는 메모리 시스템과, 그 제조방법
CN106129010B (zh) 一种形成3d nand闪存的方法
CN107731832B (zh) 一种顶层选择栅切线的刻蚀工艺方法
TW202025463A (zh) 一種三維有接面半導體記憶體元件及其製造方法
CN107833892B (zh) 一种顶层选择栅切线的氧化物填充方法
KR20220079599A (ko) 3차원 메모리 및 3차원 로직을 갖는 소자 및 형성 방법
JP2013065772A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant