CN107731747A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN107731747A CN107731747A CN201610666919.3A CN201610666919A CN107731747A CN 107731747 A CN107731747 A CN 107731747A CN 201610666919 A CN201610666919 A CN 201610666919A CN 107731747 A CN107731747 A CN 107731747A
- Authority
- CN
- China
- Prior art keywords
- layer
- work
- barrier layer
- semiconductor structure
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 80
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 230000004888 barrier function Effects 0.000 claims abstract description 156
- 239000000758 substrate Substances 0.000 claims abstract description 96
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 35
- 238000006243 chemical reaction Methods 0.000 claims abstract description 32
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims description 67
- 125000004429 atom Chemical group 0.000 claims description 36
- 239000013078 crystal Substances 0.000 claims description 36
- 229910052782 aluminium Inorganic materials 0.000 claims description 28
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 28
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 25
- 239000004411 aluminium Substances 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 20
- 239000004020 conductor Substances 0.000 claims description 18
- 238000009792 diffusion process Methods 0.000 claims description 17
- 238000005137 deposition process Methods 0.000 claims description 13
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 12
- 229910052719 titanium Inorganic materials 0.000 claims description 12
- 239000010936 titanium Substances 0.000 claims description 12
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 12
- 229910052721 tungsten Inorganic materials 0.000 claims description 12
- 239000010937 tungsten Substances 0.000 claims description 12
- 239000002243 precursor Substances 0.000 claims description 11
- 150000001721 carbon Chemical group 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- RQMIWLMVTCKXAQ-UHFFFAOYSA-N [AlH3].[C] Chemical compound [AlH3].[C] RQMIWLMVTCKXAQ-UHFFFAOYSA-N 0.000 claims description 8
- 239000012528 membrane Substances 0.000 claims description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 125000004432 carbon atom Chemical group C* 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 348
- 239000007789 gas Substances 0.000 description 28
- 238000000576 coating method Methods 0.000 description 20
- 239000011248 coating agent Substances 0.000 description 18
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 17
- 229910052731 fluorine Inorganic materials 0.000 description 17
- 239000011737 fluorine Substances 0.000 description 17
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000000151 deposition Methods 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- -1 phosphonium ion Chemical class 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical group [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical group [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 229910000167 hafnon Inorganic materials 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- KTUFCUMIWABKDW-UHFFFAOYSA-N oxo(oxolanthaniooxy)lanthanum Chemical compound O=[La]O[La]=O KTUFCUMIWABKDW-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000011435 rock Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种半导体结构及其形成方法，其中，所述形成方法包括：提供基底；在所述基底上形成功函数层；在所述功函数层上形成第一阻挡层，所述第一阻挡层中含有碳原子；形成覆盖部分所述第一阻挡层的栅极。其中，在所述功函数层与所述栅极之间形成第一阻挡层，所述第一阻挡层能够在形成栅极的过程中阻挡反应腔中的气体向所述功函数层扩散，从而能够减少反应腔中的气体对功函数层功函数的影响。因此，所述形成方法能够降低反应腔中的气体对形成晶体管阈值电压的影响，进而能够改善所形成半导体结构性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体技术的不断进步，半导体器件的特征尺寸逐渐变小。关键尺寸的缩小意味着在芯片上可布置更多数量的晶体管，同时给半导体工艺提出了更高的要求。
芯片上的多个晶体管往往需要具有不同的阈值电压，为了调节晶体管的阈值电压，半导体技术在晶体管形成过程中，在栅介质层和栅极之间引入了功函数层，所述功函数层能够调节晶体管的功函数，从而调节晶体管的阈值电压。
高介电常数绝缘层加金属栅极(High-k metal gate,HKMG)技术成为缩小半导体尺寸的必备技术。HKMG结构具有功耗更低、漏电更少，高频运行状态稳定等优势，逐渐受到半导体业界人士的青睐。
然而，金属栅极的形成过程容易影响功函数层的性能，从而影响所形成的半导体结构性能。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，能够减小栅极形成过程中对功函数层的影响，改善所形成半导体结构的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：形成基底；在所述基底上形成功函数层；在所述功函数层上形成第一阻挡层，所述第一阻挡层中含有碳原子；形成覆盖部分所述第一阻挡层的栅极。
可选的，所述第一阻挡层的材料为导电材料。
可选的，所述第一阻挡层的材料为碳铝或钛铝碳。
可选的，所述第一阻挡层的厚度为10埃～50埃。
可选的，形成所述第一阻挡层的工艺包括：原子层沉积工艺、电化学镀膜工艺或溅射镀膜工艺。
可选的，所述第一阻挡层的材料为碳铝；通过原子层沉积工艺形成所述第一阻挡层的工艺参数包括：气相前驱体包括碳铝有机前驱体；所述气相前驱体流量为100sccm～5000sccm；反应温度为80℃～400℃；气体压强为2mTorr～20Torr。
可选的，在所述功函数层上形成第一阻挡层之前，还包括：在所述功函数层上形成第二阻挡层，所述第二阻挡层中原子在所述功函数层中的扩散系数小于所述第一阻挡层中原子在所述功函数层中的扩散系数。
可选的，所述第二阻挡层的材料为导电材料。
可选的，所述第二阻挡层的形成工艺包括：原子层沉积工艺。
可选的，所述第二阻挡层的材料为钨。
可选的，通过原子层沉积工艺形成所述第二阻挡层的工艺参数包括：气相前驱体包括：WF6和SiH4，WF6的流量为30sccm～200sccm，SiH4的流量为10sccm～100sccm。
可选的，所述第二阻挡层的厚度为10埃～30埃。
可选的，所述栅极的材料为钨，形成所述栅极的工艺包括：化学气相沉积工艺。
可选的，所述形成基底的步骤包括：提供初始基底，所述初始基底包括：衬底和位于所述衬底上的伪栅极；在所述衬底上形成介质层；形成介质层之后，去除所述伪栅极。
可选的，形成所述功函数层之前，还包括在所述基底上形成栅介质层。
可选的，所述基底包括第一晶体管区和第二晶体管区；形成所述功函数层的步骤包括：在所述第一晶体管区基底上形成第一功函数层；在所述第二晶体管区基底上形成第二功函数层。
相应的，本发明还提供一种半导体结构，包括：基底；位于所述基底上的功函数层；位于所述功函数层上的第一阻挡层，所述第一阻挡层中含有碳原子；位于所述第一阻挡层上的栅极。
可选的，所述第一阻挡层的材料为导电材料。
可选的，所述第一阻挡层的材料为碳铝或钛铝碳；所述第一阻挡层的厚度为10埃～50埃。
可选的，还包括：位于所述功函数层和所述第一阻挡层之间的第二阻挡层，所述第二阻挡层中原子在所述功函数层中的扩散系数小于所述第一阻挡层中原子在所述功函数层中的扩散系数。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的半导体结构的形成方法中，在所述功函数层与所述栅极之间形成第一阻挡层，所述第一阻挡层中含有碳原子，碳原子对形成所述栅极过程中的反应腔中的气体具有吸附作用，从而所述第一阻挡层能够在形成栅极的过程中阻挡反应腔中的气体向所述功函数层扩散，从而能够减少反应腔中的气体对功函数层的功函数所产生影响，进而能够降低所述气体对所形成晶体管阈值电压的影响。因此，所述形成方法能够降低反应腔中的气体对形成晶体管阈值电压的影响，进而能够改善所形成半导体结构性能。
进一步，所述第二阻挡层能够阻挡第一阻挡层中原子向所述功函数层扩散，从而能够降低第一阻挡层中原子对功函数层功函数的影响，进而能够降低第一阻挡层中原子对所形成晶体管阈值电压的影响。因此，所述第二功函数层能够改善所形成晶体管的性能。
进一步，所述第一功函数层为导电材料，导电材料的电阻率小，不容易增加基底与栅极之间的电阻，从而不容易影响所形成半导体结构的性能。
本发明的半导体结构中，在所述功函数层与所述栅极之间具有第一阻挡层，所述第一阻挡层能够在形成栅极的过程中阻挡反应腔中的气体向所述功函数层扩散，从而能够减少反应腔中的气体对功函数层功函数的影响。因此，所述形成方法能够改善所形成半导体结构性能。
附图说明
图1和图2是一种半导体结构的形成方法各步骤的结构示意图；
图3至图11是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
具体实施方式
半导体结构的形成方法存在诸多问题，例如：栅极的形成过程容易影响功函数层的性能，从而影响所形成的半导体结构性能。
现结合一种半导体结构的形成方法，分析所形成的半导体结构性能较差的原因：
图1和图2是一种半导体结构的形成方法各步骤的结构示意图。
请参考1，提供基底，所述基底包括：第一晶体管区A和第二晶体管区B。所述基底包括：衬底100和位于衬底100上的介质层101；位于所述第一晶体管区A介质层101中的第一开口110；位于第二晶体管区B介质层101中的第二开口120。
继续参考图1，形成功函数层，所述功函数层包括：位于第二开口120底部和侧壁的第二功函数层121；位于所述第一开口110底部和侧壁的第一功函数层122。
请参考图2，在所述第一开口110(如图1所示)和第二开口120中形成栅极130。
所述栅极130的材料为钨。
形成所述栅极130的工艺包括：化学气相沉积工艺。
通过化学气相沉积工艺形成所述栅极130的工艺参数包括：反应气体包括WF6和H2。
在形成所述栅极130的过程中，反应气体和生成物中具有氟离子。所述氟离子容易到达功函数层表面，在所述功函数层中形成偶极子，从而改变所述功函数层的功函数，进而导致所形成晶体管的阈值电压发生改变。
为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：提供基底；在所述基底上形成功函数层；在所述功函数层上形成第一阻挡层，所述第一阻挡层中含有碳原子；形成覆盖部分所述第一阻挡层的栅极。
其中，在所述功函数层与所述栅极之间形成有第一阻挡层，所述第一阻挡层能够在形成栅极的过程中阻挡反应腔中的气体向所述功函数层扩散，从而能够减少反应腔中的气体对功函数层功函数的影响。因此，所述形成方法能够降低反应腔中的气体对形成晶体管阈值电压的影响，进而能够改善所形成半导体结构性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图11是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
请参考图3和图4，形成基底。
本实施例中，所述基底包括第一晶体管区I和第二晶体管区II，所述基底包括：衬底；位于衬底上的介质层203，所述第一晶体管区I介质层203中具有第一开口210；所述第二晶体管区II介质层中具有第二开口220。在其他实施例中，所述基底还可以仅包括第一晶体管区或第二晶体管区。
本实施例中，所述形成基底的步骤如图3和图4所示。
请参考图3，提供初始基底，所述初始基底包括衬底，位于所述衬底上的伪栅极。
所述伪栅极用于作为牺牲栅极为后续形成栅极提供空间。
本实施例中，所述初始基底包括：第一晶体区I和第二晶体管区II。位于所述第一晶体管区I衬底上的伪栅极为第一伪栅极211；位于所述第二晶体管区II衬底上的伪栅极为第二伪栅极221。
本实施例中，所述伪栅极包括：位于所述第一晶体管区I衬底上的第一伪栅极211；位于所述第二晶体管区II衬底上的第二伪栅极221。
本实施例中，所述第一晶体区I用于形成NMOS晶体管；所述第二晶体管区II用于形成PMOS晶体管。在其他实施例中，所述第一晶体区还可以用于形成PMOS晶体管；所述第二晶体管区还可以用于形成NMOS晶体管。
本实施例中，所述衬底包括：底层衬底200；位于所述底层衬底200上的鳍部201；位于底层衬底200上的隔离结构202，所述隔离结构202覆盖所述鳍部201部分侧壁。
本实施例中，所述底层衬底200和鳍部201的材料为硅。在其他实施例中，所述底层衬底和鳍部的材料还可以为锗或硅锗。
本实施例中，所述第一伪栅极211和第二伪栅极221的材料为多晶硅。
本实施例中，所述初始基底还包括：位于所述第一伪栅极211两侧鳍部201中的第一源漏掺杂区212；位于所述第二伪栅极221两侧鳍部201中的第二源漏掺杂区222。
本实施例中，所述第一晶体管区I用于形成NMOS晶体管，所述第一源漏掺杂区212的材料为碳化硅。所述第一源漏掺杂区212具有第一掺杂离子，所述第一掺杂离子为磷离子或砷离子。
本实施例中，所述第二晶体管区II用于形成PMOS晶体管，所述第二源漏掺杂区222的材料为硅锗。所述第二源漏掺杂区222具有第二掺杂离子，所述第二掺杂离子为硼离子或氟化硼离子。
继续参考图3，在所述衬底上形成介质层203。
本实施例中，所述介质层203形成于所述隔离结构202上。
本实施例中，所述介质层203的材料为氧化硅或氮氧化硅。
请参考图4，形成介质层203之后，去除所述伪栅极。
本实施例中，去除所述伪栅极的步骤包括：去除所述第一伪栅极211(如图3所示)，形成第一开口210；去除所述第二伪栅极221(如图3所示)，形成第二开口220。
所述第一开口210和所述第二开口220用于容纳后续形成的栅极。
本实施例中，去除所述伪栅极之前，还包括：对所述介质层203进行平坦化处理，暴露出所述栅极。
本实施例中，通过化学机械研磨对所述介质层203进行平坦化处理。
本实施例中，去除所述第一伪栅极211和第二伪栅极221的工艺包括：干法刻蚀或湿法刻蚀。
本实施例中，形成所述第一开口210和第二开口220之后，形成功函数层之前，还包括：在所述基底上形成栅介质层(图中未示出)。
本实施例中，所述栅介质层的为高k介质层与氧化层形成的叠层结构。所述氧化层的材料为氧化硅，所述高k介质层的材料为高k(介电常数大于3.9)介质材料，例如：HfO2、La2O3、HfSiON、HfAlO2、ZrO2、Al2O3或HfSiO4。
请参考图5至图7，在所述基底上形成功函数层。
本实施例中，所述基底包括第一晶体管区I和第二晶体管区II。所述功函数层包括位于第一晶体管区I基底上的第一功函数层231；位于第二晶体管区II基底上的第二功函数层232。在其他实施例中，所述功函数层还可以仅包括第一功函数层或第二功函数层。
相应的，本实施例中，形成所述功函数层的步骤包括：在所述第一晶体管区I基底上形成第一功函数层231；在所述第二晶体管区II基底上形成第二功函数层232。
在所述第二晶体管区II基底上形成第二功函数层231的步骤如图5和图6所示。
请参考图5，在所述第一晶体管区I和第二晶体管区II基底上形成第二初始功函数层230。
本实施例中，形成所述初始功函数层230的步骤包括：在所述栅介质层上形成初始功函数层230。
所述第二初始功函数层230用于形成第二功函数层。
具体的，本实施例中，所述第二初始功函数层230形成于所述第一开口210底部和侧壁、第二开口220底部和侧壁以及所述介质层203上。
本实施例中，所述第二晶体管区II用于形成PMOS晶体管，所述第二初始功函数层230的材料为氮化钛或氮氧化钛。在其他实施例中，所述第二晶体管区可以用于形成NMOS晶体管，所述第二初始功函数层的材料还可以为钛铝。
本实施例中，形成所述第二初始功函数层230的工艺包括：化学气相沉积工艺、原子层沉积工艺或物理气相沉积工艺。
需要说明的是，形成所述第二初始功函数层230之前，所述形成方法还包括：在所述第一开口210和第二开口220底部形成第二初始覆盖层(图中未示出)。
所述第二初始覆盖层用于形成第二覆盖层，实现后续形成的第二功函数层与基底之间的隔离。
本实施例中，所述第二初始覆盖层形成于所述第一开口210和第二开口220底部和侧壁以及所述介质层203上。
本实施例中，所述第二初始覆盖层的材料为氮化钛。在其他实施例中，所述第二晶体管区II用于形成NMOS，所述第二初始覆盖的材料还可以为氮化钛。
请参考图6，去除所述第一晶体管区I基底上的第二初始功函数层230(如图5所示)，形成第二功函数层231。
所述第二功函数层231用于对所形成晶体管的阈值电压进行调节。
本实施例中，去除所述第一晶体管区I基底上的第二初始功函数层230的步骤包括：在所述第二晶体管区II第二初始功函数层230上形成光刻胶；以所述光刻胶为掩膜对所述第二初始功函数层230进行刻蚀，去除所述第一晶体管区I基底上的第二初始功函数层；去除所述光刻胶。
本实施例中，所述第二功函数层231由第二初始功函数层230形成，因此所述第二功函数层231与所述第二初始功函数层230的材料相同。具体的，所述第二功函数层231的材料为氮化钛或氮氧化钛。
如果所述第二功函数层231的厚度过大，容易使第二晶体管区II形成晶体管的阈值电压过大；如果所述第二功函数层231的厚度过小，容易使第二晶体管区II形成晶体管的阈值电压过小，从而影响晶体管性能。具体的，本实施例中，所述第二功函数层231的厚度为10埃～40埃。
需要说明的是，对所述第二初始功函数层230进行刻蚀之后，所述形成方法还包括去除所述第一晶体管区I基底上的第一初始覆盖层，形成第一覆盖层。
所述第一覆盖层用于实现所述第二功函数层231与所述基底之间的隔离。
所述第一覆盖层的材料与所述第一初始覆盖层的材料相同。具体的，所述第一覆盖层的材料为氮化钽。
请参考图7，在所述第一晶体管区I基底上形成第一功函数层232。
所述第一功函数层232用于实现对所形成晶体管的阈值电压进行调节。
本实施例中，所述第一功函数层232还覆盖所述第二功函数层231表面。
本实施例中，所述第一晶体管区I用于形成NMOS晶体管，所述第一功函数层232的材料为钛铝。在其他实施例中，所述第一晶体管区用于形成PMOS晶体管，所述第一功函数层的材料为氮化钛。
如果所述第一功函数层232的厚度过大，容易使第一晶体管区I所形成晶体管的阈值电压过小，从而影响晶体管性能；如果所述第一功函数层232的厚度过小，容易使第一晶体管区I所形成晶体管的阈值电压过大，从而影响晶体管性能。具体的，本实施例中，所述第一功函数层232的厚度为5埃～30埃。
本实施例中，形成所述第一功函数层232的工艺包括化学气相沉积工艺、原子层沉积工艺或物理气相沉积工艺。
需要说明的是，形成所述第一功函数层232之后，所述形成方法还包括：在所述第一功函数层232上形成第二覆盖层(图中未示出)。
所述第二覆盖层用于实现第一功函数层232与后续形成的栅极之间的隔离。
本实施例中，所述第二覆盖层的材料为氮化钛。在其他实施例中，所述第二覆盖层的材料还可以为氮化钽。
请参考图8，在所述功函数层上形成第二阻挡层241，所述第二阻挡层241中原子在功函数层中的扩散系数小于后续形成的所述第一阻挡层中原子在功函数层中的扩散系数。
所述第二阻挡层241用于减少后续形成的第一阻挡层中的原子向功函数层的扩散，从而降低第一阻挡层中原子扩散对所形成晶体管阈值电压的影响，进而改善所形成半导体结构的性能。
本实施例中，所述第一阻挡层的材料为碳铝，碳铝中的铝原子容易向功函数层扩散。所述第二阻挡层241能够阻挡铝原子向所述功函数层扩散，从而能够降低铝原子对功函数层的功函数的影响。
本实施例中，所述第二阻挡层241的材料导电材料。导电材料具有良好的导电性，不容易对所形成栅极与栅介质层之间的电阻率产生影响。具体的，所述第二阻挡层241的材料为钨。
为减小形成所述第二阻挡层241工艺过程中，反应腔中的氟对第一功函数层232和第二功函数层231的影响。本实施例中，通过原子层沉积工艺形成所述第二阻挡241。
原子层沉积工艺是通过将气相前驱体脉冲交替地通入反应腔，在沉积基体表面上化学吸附并反应而形成沉积膜的一种方法。当前驱体到达沉积基体表面，它们会在其表面化学吸附并发生表面反应。所述前驱体包括第一前驱体和第二前驱体。原子层沉积工艺是将物质以单原子膜形式一层一层的沉积在沉积基体表面的方法，所述第一前驱体和第二前躯体是交替通入反应器中的，且在第一前驱体脉冲和第二前驱体脉冲之间需要用惰性气体对原子层沉积反应器进行清洗。因此，反应腔中的氟较少，能够穿过第二阻挡层241与功函数层接触的氟的量也较少，从而能够减少氟对功函数层的功函数的影响。
本实施例中，通过原子层沉积工艺形成所述第二阻挡层241的工艺参数包括：气相前驱体包括：WF6和SiH4，WF6的流量为30sccm～200sccm，SiH4的流量为10sccm～100sccm。
如果所述第二阻挡层241的厚度过小，很难实现减少第一阻挡层中原子向所述第一功函数层232和第二功函数层231扩散的作用；如果所述第二阻挡层241的厚度过大，容易给所述第二阻挡层241的形成工艺带来困难，降低产生效率。本实施例中，所述第二阻挡层241的厚度为10埃～30埃，例如20埃。
请参考图9，在所述功函数层上形成第一阻挡层242，所述第一阻挡层242中含有碳原子。
所述第一阻挡层242用于在后续形成栅极的过程中，对反应腔中的氟向第一功函数层232和第二功函数层231的扩散起阻挡作用。
所述第一阻挡层242中的碳原子能够在后续形成栅极过程中，吸附和阻挡反应腔中的气体向功函数层扩散。
本实施例中，所述第一阻挡层242为导电材料，导电材料具有良好的导电性，不容易影响栅极与介质层之间的电阻。具体的，所述第一阻挡层242的材料为碳铝。碳铝具有很好的导电性，且碳铝中的碳能够与氟反应，从而减少到达功函数层的氟。在其他实施例中，所述第一阻挡层的材料还可以为钛铝碳。
本实施例中，碳铝材料具有多微孔结构，能够增加后续形成栅极的过程中反应腔中的气体与碳铝的接触面积，从而能够有效吸附反应腔中的气体。因此，第一阻挡层242对后续形成栅极的过程中反应腔中的氟具有良好的吸附和阻挡作用，能够有效降低形成栅极的过程中反应腔中的气体对功函数层的有效功函数值的影响。碳铝材料中的铝能够增加第一阻挡层242的导电性。
如果所述第一阻挡层242的厚度过小，很难起到阻挡氟向功函数层扩散的作用；如果所述第一阻挡层242的厚度过大，容易给第一阻挡层242的形成工艺带来困难，降低生产效率。具体的，本实施例中，所述第一阻挡层242的厚度为10埃～50埃，例如15埃。
本实施例中，通过原子层沉积工艺形成所述第一阻挡层242。在其他实施例中，还可以通过电化学镀膜工艺或溅射镀膜工艺形成所述第一阻挡层。
本实施例中，形成所述第一阻挡层242的工艺参数包括：气相前驱体包括：碳铝有机前驱体；所述气相前驱体流量为100sccm～5000sccm；反应温度为80℃～400℃；气体压强为2mTorr～20Torr。
请参考图10和图11，形成部分覆盖所述第一阻挡层242的栅极251。
所述栅极251的材料与所述第一阻挡层242的材料不同，所述栅极251的材料为钨，所述第一阻挡层242的材料不能够为钨。
本实施例中，形成所述栅极的步骤如图10和图11所示。
请参考图10，在所述第一阻挡层242上形成栅极层250。
本实施例中，所述栅极层250的材料为钨。
本实施例中，通过化学气相沉积工艺形成所述栅极层250。化学气相沉积工艺形成的栅极层250具有很好的阶梯覆盖能力，从而能够形成充分填充所述第一开口210(如图9所示)和第二开口220(如图9所示)的栅极层250，进而保证栅极层250的导电性；此外，化学气相沉积工艺形成栅极层250的速度较快，能够提高生产效率。
本实施例中，通过化学气相沉积工艺形成所述栅极层250的工艺参数包括：反应气体包括WF6和H2。
在形成所述栅极层250的过程中，第一阻挡层242能够阻挡反应腔中的氟向功函数层扩散，从而能够降低氟对功函数层的功函数的影响，进而改善所形成半导体结构的性能。
请参考图11，去除介质层203上的栅极层250(如图10所示)。
本实施例中，通过化学机械抛光去除介质层203上的栅极层250，保留所述第一开口210(如图9所示)和第二开口220(如图9所示)中的栅极层250，形成栅极251。
本实施例中，所述栅极251的材料为钨。
本实施例中，去除所述介质层203上的栅极层250之后，还包括去除所述介质层203上的第一覆盖层、第一功函数层232、第一阻挡层242、第二功函数层231、第二阻挡层241、第二覆盖层。
具体的，通过化学机械研磨去除所述介质层203上的第一覆盖层、第一功函数层232、第一阻挡层242、第二功函数层231、第二阻挡层241、第二覆盖层。
综上，本发明实施例的半导体结构的形成方法中，在所述功函数层与所述栅极之间形成第一阻挡层，所述第一阻挡层中含有碳原子，碳原子对形成所述栅极过程中的反应腔中的气体具有吸附作用，从而所述第一阻挡层能够在形成栅极的过程中阻挡反应腔中的气体向所述功函数层扩散，从而能够减少反应腔中的气体对所述功函数层的功函数产生的影响，进而能够降低所述气体对所形成晶体管阈值电压的影响。因此，所述形成方法能够降低反应腔中的气体对形成晶体管阈值电压的影响，进而能够改善所形成半导体结构性能。
进一步，所述第二阻挡层能够阻挡第一阻挡层中原子向所述功函数层扩散，从而能够降低第一阻挡层中原子对功函数层功函数的影响，进而能够降低第一阻挡层中原子对所形成晶体管阈值电压的影响。因此，所述第二功函数层能够改善所形成晶体管的性能。
进一步，所述第一功函数层为导电材料，导电材料的电阻率小，不容易增加基底与栅极之间的电阻，从而不容易影响所形成半导体结构的性能。
继续参考图11，本发明的实施例还提供一种半导体结构，包括：基底；位于所述基底上的功函数层；位于所述功函数层上的第一阻挡层242，所述第一阻挡层242中含有碳原子；位于所述第一阻挡层242上的栅极251。
本实施例中，所述基底包括第一晶体管区I和第二晶体管区II，所述基底包括：衬底；位于衬底上的介质层203，所述第一晶体管区I介质层203中具有第一开口；所述第二晶体管区II介质层203中具有第二开口。在其他实施例中，所述基底还可以仅包括第一晶体管区或第二晶体管区。
本实施例中，所述衬底包括：底层衬底200和位于所述底层衬底200上的鳍部201；位于底层衬底200上的隔离结构202，所述隔离结构202覆盖所述鳍部201部分侧壁。
本实施例中，所述底层衬底200和鳍部201的材料为硅。在其他实施例中，所述底层衬底和鳍部的材料还可以为锗或硅锗。
本实施例中，所述基底还包括：位于所述第一开口两侧鳍部201中的第一源漏掺杂区212；位于所述第二开口两侧鳍部201中的第二源漏掺杂区222。
本实施例中，所述第一晶体管区I用于形成NMOS晶体管，所述第一源漏掺杂区212的材料为碳化硅。所述第一源漏掺杂区212具有第一掺杂离子，所述第一掺杂离子为磷离子或砷离子。
本实施例中，所述第二晶体管区II用于形成PMOS晶体管，所述第二源漏掺杂区222的材料为硅锗。所述第二源漏掺杂区222具有第二掺杂离子，所述第二掺杂离子为硼离子或氟化硼离子。
本实施例中，所述介质层203位于所述隔离结构202上。
本实施例中，所述介质层203的材料为氧化硅或氮氧化硅。
本实施例中，所述半导体结构还包括：位于所述基底和所述功函数层之间的栅介质层(图中未示出)。
本实施例中，所述栅介质层为氧化硅与高K(K大于3.9)介质材料形成的叠层结构，具体的，所述高K介质材料为HfO2、La2O3、HfSiON、HfAlO2、ZrO2、Al2O3或HfSiO4。在其他实施例中，所述栅介质层还为高K介质材料形成的单层结构。
本实施例中，所述基底包括第一晶体管区I和第二晶体管区II。所述功函数层包括位于第一晶体管区I基底上的第一功函数层232；位于第二晶体管区II基底上的第二功函数层231。
所述第二功函数层231用于对所形成晶体管的阈值电压进行调节。
本实施例中，所述第二功函数层231的材料为氮化钛或氮氧化钛。
如果所述第二功函数层231的厚度过大或过小，容易使第二晶体管区II形成晶体管的阈值电压过大或过小，从而影响晶体管性能。具体的，本实施例中，所述第二功函数层231的厚度为10埃～40埃。
需要说明的是，所述半导体结构还包括位于所述第二功函数层231和基底之间的第一覆盖层(图中未示出)。
所述第一覆盖层用于使所述第二功函数层231与所述基底进行隔离。
所述第一覆盖层的材料为氮化钽。
所述第一功函数层232用于实现对所形成晶体管的阈值电压进行调节。
本实施例中，所述第一功函数层232还覆盖所述第二功函数层231表面。
本实施例中，所述第一晶体管区I用于形成NMOS晶体管，所述第一功函数层232的材料为钛铝。在其他实施例中，所述第一晶体管区用于形成PMOS晶体管，所述第一功函数层的材料为氮化钛。
如果所述第一功函数层232的厚度过大或过小，容易使第一晶体管区I形成晶体管的阈值电压过小或过大，从而影响晶体管性能。具体的，本实施例中，所述第一功函数层232的厚度为5埃～30埃。
需要说明的是，所述半导体结构还包括：位于所述第一功函数层232上的第二覆盖层(图中未示出)。
所述第二覆盖层用于实现第二功函数层232与后续形成的栅极之间的隔离。
本实施例中，所述第二覆盖层的材料为氮化钛。在其他实施例中，所述第二覆盖层的材料还可以为氮化钽。
本实施例中，所述半导体结构还包括位于第一功函数层232和第一阻挡层232之间的第二阻挡层241。
所述第二阻挡层241用于减少第一阻挡层242中的原子向第一功函数层231和第二功函数层232的扩散，从而降低第一阻挡层242中原子扩散对所形成晶体管阈值电压的影响，进而改善所形成半导体结构性能。
本实施例中，所述第二阻挡层241的材料为导电材料，导电材料具有良好的导电性，不容易对所形成栅极与基底之间的导电性能产生影响。具体的，所述第二阻挡层241的材料为钨。
如果所述第二阻挡层241的厚度过小，容易充分实现减少第一阻挡层242中原子向功函数层扩散的作用；如果所述第二阻挡层241的厚度过大，容易给所述第二阻挡层241的形成工艺带来困难，降低产生效率。本实施例中，所述第二阻挡层241的厚度为10埃～30埃，例如20埃。
所述第一阻挡层242用于在形成栅极251的过程中，对反应腔中的氟向功函数层的扩散起阻挡作用。
本实施例中，所述第一阻挡层242为导电材料，导电材料具有良好的导电性，不容易增加栅极251与栅介质层之间的电阻。具体的，所述第一阻挡层242的材料为碳铝。碳铝具有很好的导电性，且碳铝中的碳能够与氟反应，从而减少到达第一功函数层232和第二功函数层231的氟。在其他实施例中，所述第一阻挡层的材料还可以为钛铝碳。
本实施例中，所述碳铝为多微孔结构，多微孔结构与气体的接触面积大，对氟具有良好的吸附和阻挡作用。因此，能够有效降低氟对功函数层的功函数的影响。所述碳铝中的铝能够增加第一阻挡层242的导电性。
如果所述第一阻挡层242的厚度过小，不容易充分起到阻挡氟向功函数层扩散的作用；如果所述第一阻挡层242的厚度过大，容易给第一阻挡层242的形成工艺带来困难，降低生产效率。具体的，本实施例中，所述第一阻挡层242的厚度为10埃～50埃，例如15埃。
本实施例中，所述栅极251的材料为钨。
综上，本发明实施例的半导体结构中，在所述功函数层与所述栅极之间具有第一阻挡层，所述第一阻挡层能够在形成栅极的过程中阻挡反应腔中的气体向所述功函数层扩散，从而能够减少反应腔中的气体对功函数层的功函数的影响。因此，所述形成方法能够改善所形成半导体结构性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体结构的形成方法，其特征在于，包括：
形成基底；
在所述基底上形成功函数层；
在所述功函数层上形成第一阻挡层，所述第一阻挡层中含有碳原子；
形成覆盖部分所述第一阻挡层的栅极。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一阻挡层的材料为导电材料。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一阻挡层的材料为碳铝或钛铝碳。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一阻挡层的厚度为10埃～50埃。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一阻挡层的工艺包括：原子层沉积工艺、电化学镀膜工艺或溅射镀膜工艺。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第一阻挡层的材料为碳铝；
通过原子层沉积工艺形成所述第一阻挡层的工艺参数包括：气相前驱体包括碳铝有机前驱体；所述气相前驱体的流量为100sccm～5000sccm；反应温度为80℃～400℃；气体压强为2mTorr～20Torr。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述功函数层上形成第一阻挡层之前，还包括：在所述功函数层上形成第二阻挡层，所述第二阻挡层中原子在所述功函数层中的扩散系数小于所述第一阻挡层中原子在所述功函数层中的扩散系数。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第二阻挡层的材料为导电材料。
9.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第二阻挡层的形成工艺包括：原子层沉积工艺。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述第二阻挡层的材料为钨。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，通过原子层沉积工艺形成所述第二阻挡层的工艺参数包括：气相前驱体包括：WF6和SiH4，WF6的流量为30sccm～200sccm，SiH4的流量为10sccm～100sccm。
12.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第二阻挡层的厚度为10埃～30埃。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅极的材料为钨，形成所述栅极的工艺包括：化学气相沉积工艺。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述形成基底的步骤包括：提供初始基底，所述初始基底包括：衬底和位于所述衬底上的伪栅极；在所述衬底上形成介质层；形成介质层之后，去除所述伪栅极。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述功函数层之前，还包括在所述基底上形成栅介质层。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底包括第一晶体管区和第二晶体管区；
形成所述功函数层的步骤包括：在所述第一晶体管区基底上形成第一功函数层；在所述第二晶体管区基底上形成第二功函数层。
17.一种半导体结构，其特征在于，包括：
基底；
位于所述基底上的功函数层；
位于所述功函数层上的第一阻挡层，所述第一阻挡层中含有碳原子；
位于所述第一阻挡层上的栅极。
18.如权利要求17所述的半导体结构，其特征在于，所述第一阻挡层的材料为导电材料。
19.如权利要求18所述的半导体结构，其特征在于，所述第一阻挡层的材料为碳铝或钛铝碳；所述第一阻挡层的厚度为10埃～50埃。
20.如权利要求17所述的半导体结构，其特征在于，还包括：位于所述功函数层和所述第一阻挡层之间的第二阻挡层，所述第二阻挡层中原子在所述功函数层中的扩散系数小于所述第一阻挡层中原子在所述功函数层中的扩散系数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610666919.3A CN107731747B (zh) | 2016-08-12 | 2016-08-12 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610666919.3A CN107731747B (zh) | 2016-08-12 | 2016-08-12 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107731747A true CN107731747A (zh) | 2018-02-23 |
| CN107731747B CN107731747B (zh) | 2020-05-08 |
Family
ID=61201494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610666919.3A Active CN107731747B (zh) | 2016-08-12 | 2016-08-12 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107731747B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103843143A (zh) * | 2011-09-30 | 2014-06-04 | 英特尔公司 | 用于非平坦晶体管的钨栅极 |
| US20140332907A1 (en) * | 2011-06-02 | 2014-11-13 | Semiconductor Manufacturing International (Shanghai) Corporation | Semiconductor device and method for manufacturing the same |
| CN104218000A (zh) * | 2013-06-05 | 2014-12-17 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
| CN104282540A (zh) * | 2013-07-03 | 2015-01-14 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
| CN105304710A (zh) * | 2014-05-29 | 2016-02-03 | 爱思开海力士有限公司 | 双功函数掩埋栅型晶体管、形成方法和包括其的电子器件 |
| CN103311281B (zh) * | 2012-03-14 | 2016-03-30 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
-
2016
- 2016-08-12 CN CN201610666919.3A patent/CN107731747B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140332907A1 (en) * | 2011-06-02 | 2014-11-13 | Semiconductor Manufacturing International (Shanghai) Corporation | Semiconductor device and method for manufacturing the same |
| CN103843143A (zh) * | 2011-09-30 | 2014-06-04 | 英特尔公司 | 用于非平坦晶体管的钨栅极 |
| CN103311281B (zh) * | 2012-03-14 | 2016-03-30 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN104218000A (zh) * | 2013-06-05 | 2014-12-17 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
| CN104282540A (zh) * | 2013-07-03 | 2015-01-14 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
| CN105304710A (zh) * | 2014-05-29 | 2016-02-03 | 爱思开海力士有限公司 | 双功函数掩埋栅型晶体管、形成方法和包括其的电子器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107731747B (zh) | 2020-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5931312B2 (ja) | Ｃｍｏｓ半導体素子及びその製造方法 | |
| CN101335300B (zh) | 半导体装置及其制造方法 | |
| CN104081531B (zh) | 用于金属栅极电极的原子层沉积方法 | |
| US8497212B2 (en) | Filling narrow openings using ion beam etch | |
| CN105304565B (zh) | 半导体器件及其形成方法 | |
| CN106158860B (zh) | 半导体结构及其制造方法 | |
| CN110875179B (zh) | 金属层的形成和原位蚀刻工艺 | |
| JP2007513498A (ja) | ＦＥＴゲート電極用のＣＶＤタンタル化合物（ＴａおよびＮを含む化合物の化学的気相堆積方法および半導体電界効果デバイス） | |
| US9418853B1 (en) | Method for forming a stacked layer structure | |
| US10431665B2 (en) | Multiple-layer spacers for field-effect transistors | |
| CN107017156A (zh) | 原子层沉积方法及其结构 | |
| CN105789274A (zh) | 金属栅极结构及其制造方法 | |
| CN106952874A (zh) | 多阈值电压鳍式晶体管的形成方法 | |
| JP2022534307A (ja) | 新規な３ｄ ｎａｎｄメモリデバイスおよびこれを形成する方法 | |
| US20120238086A1 (en) | Reducing equivalent thickness of high-k dielectrics in field effect transistors by performing a low temperature anneal | |
| US8658490B2 (en) | Passivating point defects in high-K gate dielectric layers during gate stack formation | |
| US20110254060A1 (en) | Metal Gate Structure and Fabricating Method thereof | |
| CN108630751B (zh) | 半导体结构及其形成方法 | |
| CN103839806B (zh) | 半导体器件及其制造方法 | |
| US8633119B2 (en) | Methods for manufacturing high dielectric constant films | |
| TW202029305A (zh) | 製造半導體裝置的方法 | |
| US10128112B2 (en) | Method of fabricating semiconductor device | |
| US8633114B2 (en) | Methods for manufacturing high dielectric constant films | |
| CN107731747A (zh) | 半导体结构及其形成方法 | |
| CN107591367A (zh) | 半导体结构的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |