CN107689399A - 具有漂移区和背面发射极的半导体装置及制造方法 - Google Patents
具有漂移区和背面发射极的半导体装置及制造方法 Download PDFInfo
- Publication number
- CN107689399A CN107689399A CN201710655822.7A CN201710655822A CN107689399A CN 107689399 A CN107689399 A CN 107689399A CN 201710655822 A CN201710655822 A CN 201710655822A CN 107689399 A CN107689399 A CN 107689399A
- Authority
- CN
- China
- Prior art keywords
- layer
- leakage pole
- metal leakage
- semiconductor device
- dopant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 115
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 82
- 229910052751 metal Inorganic materials 0.000 claims abstract description 63
- 239000002184 metal Substances 0.000 claims abstract description 63
- 239000002019 doping agent Substances 0.000 claims abstract description 43
- 238000002347 injection Methods 0.000 claims abstract description 17
- 239000007924 injection Substances 0.000 claims abstract description 17
- 230000004913 activation Effects 0.000 claims abstract description 14
- 238000010438 heat treatment Methods 0.000 claims abstract description 13
- 230000000295 complement effect Effects 0.000 claims abstract description 7
- 210000000746 body region Anatomy 0.000 claims description 23
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 230000003213 activating effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 73
- 238000009826 distribution Methods 0.000 description 26
- 238000010586 diagram Methods 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 11
- 230000000903 blocking effect Effects 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000003466 welding Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 230000005669 field effect Effects 0.000 description 6
- 239000002800 charge carrier Substances 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000013459 approach Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 239000004744 fabric Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 229910005544 NiAg Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 238000003723 Smelting Methods 0.000 description 1
- UIFOTCALDQIDTI-UHFFFAOYSA-N arsanylidynenickel Chemical compound [As]#[Ni] UIFOTCALDQIDTI-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H01L29/0634—
-
- H01L29/78—
-
- H01L29/0603—
-
- H01L29/0615—
-
- H01L29/0684—
-
- H01L29/0696—
-
- H01L29/1095—
-
- H01L29/41741—
-
- H01L29/45—
-
- H01L29/66333—
-
- H01L29/66712—
-
- H01L29/7395—
-
- H01L29/7802—
Landscapes
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及具有漂移区和背面发射极的半导体装置及制造方法。通过外延而在前侧在底部衬底(105)上形成外延层(106)。从前侧的相反侧，底部衬底(105)的至少一部分被去除，其中底部衬底(105)被完全去除或者剩余底部部分(105a)具有至多20μm的厚度。从前侧的相反侧将第一电荷类型的掺杂物注入到外延层(106)的注入层(138)中。形成与前侧相对的金属漏电极(320)。至少注入层(138)被加热到不高于500℃的温度，其中所述加热仅激活注入层(138)中的注入掺杂物的一部分，并且在加热之后，沿着金属漏电极(320)和第二互补电荷类型的最近掺杂区域之间的最短线的激活掺杂物的积分浓度为至多1.5E13cm‑2。
Description
背景技术
功率半导体装置传导高负载电流并且承受高阻断电压。超结装置包括超结结构，超结结构具有形成在漂移区中的相反地掺杂的第一和第二区域，漂移区被以电气方式与可控MOSFET沟道串联地布置。当阻断电压被施加于超结装置时，横向电场上升并且清除沿着第一和第二区域之间的垂直pn结的移动电荷载流子。空间电荷区在接通状态下开始垂直于负载电流流动的方向而扩展。在比较低的阻断电压，移动电荷载流子被完全强迫离开超结结构。当阻断电压进一步增加时，耗尽的超结结构用作拟本征层并且垂直电场上升。
击穿电压与超结结构中的掺杂物浓度无关，以使得超结结构中的掺杂物浓度能够比较高。因此，超结装置通常组合非常低的接通状态电阻与高阻断能力。在阻断能力和半导体体积方面的超结结构的效率越好，超结结构的相反地掺杂的区域中的掺杂物原子被越好地平衡并且彼此补偿。
期望改进超结半导体装置。
发明内容
利用独立权利要求的主题实现所述目的。从属权利要求涉及另外的实施例。
根据实施例，一种制造半导体装置的方法包括：通过外延来在前侧在底部衬底上形成外延层。从前侧的相反侧，底部衬底的至少一部分被去除，其中底部衬底被完全去除或者剩余底部部分具有至多20 μm的厚度。从前侧的相反侧将第一电荷类型的掺杂物注入到外延层的注入层中。金属漏电极形成为与前侧相对，以及将至少注入层加热到不高于500℃的温度，其中所述加热仅激活注入层中的注入掺杂物的一部分，并且在加热之后，沿着金属漏电极和第二互补电荷类型的最近掺杂区域之间的最短线的激活掺杂物的积分浓度为至多1.5E13 cm-2。
根据另一实施例，一种半导体装置包括沿着第一表面形成在半导体部分的前侧的晶体管基元，并且还包括位于晶体管基元和与第一表面相对的半导体部分的第二表面之间的漏极结构。漏极结构与晶体管基元的主体区域形成第一pn结，并且包括直接与第二表面邻接的发射极层。金属漏电极直接与发射极层邻接。沿着金属漏电极和主体区域的电荷类型的最近掺杂区域之间的最短线的激活掺杂物的积分浓度为至多1.5E13cm-2。
根据另一实施例，一种半导体装置包括沿着第一表面形成在半导体部分的前侧的晶体管基元，并且还包括位于晶体管基元和与第一表面相对的半导体部分的第二表面之间的漏极结构。漏极结构与晶体管基元的主体区域形成第一pn结，并且包括直接与第二表面邻接的均匀地掺杂的剩余底部部分，其中剩余底部部分的垂直延伸部分为至多20 μm。金属漏电极直接与剩余底部部分邻接。
本领域技术人员将会在阅读下面的详细描述时并且在观看附图时意识到另外的特征和优点。
附图说明
包括附图以提供对本发明的进一步理解，并且附图被包括在本说明书中并且构成本说明书的一部分。附图图示本发明的实施例并且与描述一起用于解释本发明的原理。将会容易理解本发明的其它实施例和预期优点，因为它们通过参照下面的详细描述而变得更好理解。
图1A是用于图示制造半导体装置的方法的底部衬底的一部分的示意性垂直剖视图，所述半导体装置包括根据实施例的超结结构且完全去除了底部衬底。
图1B是通过在图1A的底部衬底上形成具有超结结构的外延层而获得的半导体衬底的一部分的示意性垂直剖视图。
图1C是在前侧形成晶体管基元之后的图1B的半导体衬底部分的示意性垂直剖视图。
图1D是在去除底部衬底之后的图1C的半导体衬底部分的示意性垂直剖视图。
图1E是在将掺杂物注入到外延层中并且形成金属漏电极之后的图1D的半导体衬底部分的示意性垂直剖视图。
图1F是在管芯载体上焊接从图1E的半导体衬底获得的半导体管芯之后的图1E的半导体衬底部分的示意性垂直剖视图。
图1G是示出在热处理之后的沿着图1F的线I-I的垂直掺杂物分布的示意图。
图2A是在去除图1C的半导体衬底部分的底部衬底的一部分之后的用于图示制造半导体装置的另一方法的半导体衬底部分的示意性垂直剖视图，所述半导体装置包括根据实施例的超结结构且部分去除了底部衬底。
图2B是在背面形成金属漏电极之后的图2A的半导体衬底部分的示意性垂直剖视图。
图2C是示出沿着图2B的线II-II的垂直掺杂物分布的示意图。
图3A是根据实施例的半导体装置的一部分的示意性垂直剖视图，所述半导体装置涉及注入的发射极层和包括尖峰的金属漏电极。
图3B是根据实施例的半导体装置的一部分的示意性垂直剖视图，所述半导体装置具有底部衬底的剩余部分和没有尖峰的金属漏电极。
图4A是用于讨论实施例的效果的根据参考示例的具有厚底部衬底的半导体装置的一部分的示意性垂直剖视图。
图4B是根据实施例的具有发射极层和场停止层的半导体装置的一部分的示意性垂直剖视图。
图4C是用于比较沿着图4A的线III-III以及沿着图4B中的线IV-IV的垂直电荷载流子分布以讨论实施例的效果的示意图。
图5A是用于图示关于反向恢复电荷的实施例的效果的示意图。
图5B是用于讨论实施例的效果的图示作为半导体管芯的厚度的函数的反向恢复电荷的示意图。
图5C是用于讨论实施例的效果的图示底部衬底的厚度对接通状态电阻的影响的示意图。
图5D是用于讨论实施例的效果的图示底部衬底的厚度对反向恢复电荷的影响的示意图。
图6A是根据关于完全去除的底部衬底的实施例的具有轻掺杂漂移区的功率场效应晶体管的示意性垂直剖视图。
图6B是图示沿着图6A的线B-B的垂直掺杂物分布的示意图。
图7A是根据关于完全去除的底部衬底的实施例的具有超结结构的功率场效应晶体管的示意性垂直剖视图。
图7B是图示沿着图7A的线B-B的垂直掺杂物分布的示意图。
图8A是根据关于剩余底部部分的实施例的具有轻掺杂漂移区的功率场效应晶体管的示意性垂直剖视图。
图8B是图示沿着图8A的线B-B的垂直掺杂物分布的示意图。
图9A是根据关于剩余底部部分的实施例的具有超结结构的功率场效应晶体管的示意性垂直剖视图。
图9B是图示沿着图9A的线B-B的垂直掺杂物分布的示意图。
具体实施方式
在下面的详细描述中，参照附图，附图形成所述详细描述的一部分并且在附图中作为说明示出了可实施本发明的特定实施例。应该理解，在不脱离本发明的范围的情况下，可使用其它实施例并且可实现结构或逻辑改变。例如，针对一个实施例图示或描述的特征能够被用于其它实施例或结合其它实施例使用以又产生另一实施例。旨在本发明包括这种修改和变化。使用特定语言描述示例，这不应该被解释为限制所附权利要求的范围。附图未按照比例绘制，并且仅用于说明性目的。如果未另外指出，则在不同附图中由相同标号指定对应的元件。
术语“具有”、“含有”、“包含”、“包括”等是开放式术语，并且所述术语指示存在陈述的结构、元件或特征，但不排除存在另外的元件或特征。冠词“a（一）”、“an（一个）”和“the（该）”旨在包括复数以及单数，除非上下文清楚地另外指示。
术语“以电气方式连接”描述以电气方式连接的元件之间的永久低欧姆连接，例如涉及的元件之间的直接接触或者通过金属和/或重掺杂半导体的低欧姆连接。术语“以电气方式耦合”包括：可在以电气方式耦合的元件之间提供适应于信号传输的一个或多个中间元件，例如可控制以暂时地在第一状态下提供低欧姆连接并且在第二状态下提供高欧姆电气解耦的元件。
附图通过紧接掺杂类型“n”或“p”指示“-”或“+”来图示相对掺杂浓度。例如，“n-”表示比“n”掺杂区域的掺杂浓度低的掺杂浓度，而“n+”掺杂区域具有比“n”掺杂区域高的掺杂浓度。相同相对掺杂浓度的掺杂区域未必具有相同绝对掺杂浓度。例如，两个不同“n”掺杂区域可具有相同或不同绝对掺杂浓度。
图1A示出可例如通过锯切而从半导体晶体获得的底部衬底105。底部衬底105可被比较重地掺杂，其中底部衬底105中的掺杂物浓度近似均匀。
底部衬底105的半导体材料可以是硅(Si)、锗(Ge)、硅锗(SiGe)或AIIIBV半导体。例如，底部衬底105是硅晶片。在前侧的处理表面107和在背面的支撑表面108之间的底部衬底105的厚度可处于几百µm的范围中，例如在500 µm和850 µm之间，例如对于具有200 mm的直径的硅晶片，所述厚度是大约725 µm，并且对于具有300 mm的直径的硅晶片，所述厚度是大约775 µm。平行于底部衬底105的露出的处理表面107的方向是水平方向。处理表面107的法向定义垂直方向。
具有超结结构180的外延层106在底部衬底105的前侧形成在处理表面107上。超结结构180的形成可与外延层106的形成交错，其中在多外延/多注入工艺中，外延子层的形成与用于形成相反地掺杂的超结区域的注入交替（alter）。根据其它实施例，通过下述操作来形成超结结构180：形成厚外延子层，在厚外延子层中形成沟槽，并且例如通过沟槽的侧壁注入掺杂物或在沟槽中沉积掺杂层。
图1B示出形成在底部衬底105的前侧的外延层106中的超结结构180。超结结构180包括与第一导电型对应的第一电荷类型的第一区域181和与第二导电型对应的互补第二电荷类型的第二区域182。相同的掺杂浓度的平面可以是近似平面的并且垂直的，或者可包括沿着垂直方向的几个凸起。
晶体管基元TC被形成在半导体衬底500a的前侧，半导体衬底500a包括底部衬底105和具有超结结构180的外延层106。晶体管基元TC可以是以电气方式彼此并联连接的IGFET(绝缘栅场效应晶体管)基元。晶体管基元TC可具有平面栅极，所述平面栅极具有形成在半导体衬底500a的主表面101a上方的栅电极，或者晶体管基元TC可以是从主表面101a延伸到半导体衬底500a中的沟槽栅极。晶体管基元TC的形成可包括超结结构180上方的另一外延子层的形成。
图1C示出形成在半导体衬底500a的前侧的晶体管基元TC。图示的实施例涉及晶体管基元TC，所述晶体管基元TC是具有p型主体区域120的n-IGFET，p型主体区域120直接与超结结构180的p型第二区域182邻接并且将n型源极区域110与超结结构180的n型第一区域181分离。其它实施例涉及具有互补掺杂的p-IGFET基元。
在晶体管基元TC的形成之后，例如在通过夹在主表面101a和金属源电极310之间的夹层电介质210中的开口以电气方式与主体区域120连接并且与晶体管基元TC的源极区域110连接的金属源电极310的形成之后，衬底载体390可在前侧附连到半导体衬底500a。
削薄工艺去除底部衬底105的至少一部分。削薄工艺可以是沿着底部衬底105的多孔部分的晶片分割工艺或研磨工艺。削薄工艺可去除整个底部衬底105，并且如果适用，则去除外延层106的露出部分，或者可留下底部衬底105的剩余底部部分，其中所述剩余底部部分具有不超过20 μm的厚度。在底部衬底105被完全去除的情况下，能够为底部衬底105选择任何导电型。
图1D示出半导体衬底500a，其中图1C的底部衬底105被完全去除并且在与衬底载体390相对的背面露出外延层106的注入表面102a。注入表面102a和超结结构180的第二区域182之间的距离a1为至多50 μm，例如至多25 μm。
第一电荷类型的掺杂物(例如，在n沟道晶体管基元TC的情况下的施主)通过注入表面102a而从背面注入以沿着注入表面102a形成注入层138。金属或金属化叠层被沉积在注入表面102a上以形成金属漏电极320。金属漏电极320的金属化叠层可包括用于软焊的镍银(NiAg)层或用于扩散焊接的金锡(AuSn)层。金属漏电极320可与外延层106具有平坦界面，或者可包括延伸到外延层106中的伸出部。
图1E示出沿着注入表面102a形成的注入层138。可应用热处理，其中热处理的最大温度为至多500℃，例如至多350℃，以使得注入层138中的注入掺杂物的仅一部分被激活。所述热处理可以是例如熔炉中的专用热处理。根据其它实施例，用于附连通过锯切而从图1E的半导体衬底500a获得的半导体管芯500b的工艺包括在至多350℃的温度的焊接工艺(例如，软焊或扩散焊接)，其中焊接工艺对注入的掺杂物进行退火并且仅激活注入的掺杂物的一部分。
图1F示出通过焊接半导体管芯500b而获得的半导体装置500，所述半导体管芯500b通过从前侧去除衬底载体390并且沿着分离轨迹对半导体衬底500a进行锯切而从图1E的半导体衬底500a获得。
焊接层系统365以机械方式并且以电气方式将金属漏电极320与管芯载体360(诸如，铜板)连接。专用热处理和/或焊接工艺激活注入的掺杂物的一部分，并且将图1E的注入层138变换成发射极层139，其中沿着连接金属漏电极320和与发射极层139的导电型相反的导电型的最近掺杂区域的最短线的积分激活施主浓度不大于1.5E13 cm-2，例如不大于8E12cm-2。
在存在超结结构180的情况下，与发射极层139的导电型相反的导电型的最近掺杂区域是超结结构180的第二区域182。在不存在超结结构的情况下，与发射极层139的导电型相反的导电型的最近掺杂区域可以是晶体管基元TC的主体区域120。
激活的施主定义背面发射极层13，背面发射极层139足够强大以在正向偏置下在IGFET的接通状态下发射电子并且在反向偏置下允许空穴隧穿到金属漏电极320中。到达金属漏电极320并且在那里复合的空穴在背面减小发射极效率，以使得在正向导电体二极管的情况下的平均电荷载流子等离子体密度显著减小。金属漏电极320中的空穴的复合在背面发射极层139和金属漏电极320之间的界面将空穴密度固定为零。在空穴密度在发射极层139和金属漏电极320之间的半导体/金属界面固定为零的情况下，空穴分布从超结结构180朝着所述半导体/金属界面稳定地下降。作为结果，总反向恢复电荷Qrr显著减小。
图1G示出沿着图1F的线I-I的垂直施主分布401和垂直受主分布402，其中施主分布401从接近金属/半导体界面的最大施主密度NE下降至与发射极层139的垂直延伸部a0对应的距离内的比较低的漂移区施主密度Ndrift。
图2A至2C涉及图1C至1F的替代实施例，其中图1C的底部衬底105的仅一部分被去除并且具有凹入表面102b的薄剩余底部部分105a形成半导体装置的半导体部分的一部分。
根据图2A，削薄的剩余底部部分105a的剩余厚度a3为至多20 μm，例如至多10 μm，或至多8 μm。
掺杂物可通过剩余底部部分105a被注入到外延层106中，金属漏电极320被形成在凹入表面102b上，并且如参照图1E和1F所讨论的那样从半导体衬底500a获得个体半导体管芯500b。
图2B示出通过例如锯切而从图2A的半导体衬底500a获得的半导体管芯500b。半导体部分100包括从图2A的剩余底部部分105a获得的漏极接触结构137。
图2C示出沿着图2B的线II-II的垂直施主分布411和垂直受主分布412，其中对于漏极接触结构137，施主分布411近似均匀。根据实施例，场停止层可被形成在超结结构180和漏极接触结构137之间。
图3A和3B涉及在半导体装置500的背面上在半导体/金属界面的电气接触的细节。
在图3A中，底部衬底被完全去除，并且背面发射极层139被形成在从外延层获得的半导体部分100中。金属漏电极320直接与半导体部分100邻接。从背面的掺杂物的注入和例如在焊接的过程中的热处理产生背面发射极层139。在背面发射极层139中，掺杂物浓度高于漂移区131的直接与背面发射极层139邻接的部分中的掺杂物浓度，或者在存在场停止层的情况下，高于场停止层的直接与发射极层139邻接的部分中的掺杂物浓度。所述注入可部分地使半导体部分100的一部分无定形。金属和硅形成共晶溶液，其中铝中的硅的溶解度比较高。扩散到金属漏电极320中的硅原子留下空隙，其中金属或包含硅的金属合金的尖峰321生长到所述空隙中。
图3A示出从第二表面102延伸到背面发射极层139中的不同高度的尖峰321。尖峰321的最大垂直延伸部v1可大于1 μm，例如大约4 μm。
沿着连接金属漏电极320与超结结构180的任何第二区域182的最短线322的积分激活施主浓度不大于1.5E13 cm-2，例如不大于8E12 cm-2。
在反向偏置下，由漏极结构130和连接到超结结构的第二区域182的主体区域形成的体二极管被正向偏置，并且正向电流流经半导体部分。当体二极管被正向偏置时形成在半导体部分100中的空穴等离子体在尖峰321的顶部被固定为零。空穴到达金属漏电极320和在那里复合，由此减小电子发射极效率。由于减少的电子发射，半导体部分100中的总体等离子体密度显著减小。另一方面，发射极层139能够是足够强健的电子发射极，只要沿着最短线322(即，沿着金属漏电极320和pn结之间的最窄路径)的积分掺杂物浓度小于1E13cm-2即可。
图3B示出直接与由如图2A中所示的底部衬底的剩余底部部分105a形成的漏极接触结构137邻接的金属漏电极320，其中漏极接触结构137具有至多20 μm (例如至多5 μm)的厚度。在漏极接触结构137内，空穴浓度下降至零。如果漏极接触结构137足够薄，则在漂移区131和漏极接触结构137之间的界面的空穴密度低于具有厚底部衬底的比较示例中的空穴密度，以使得即使在漂移区131和漏极接触结构137之间的界面的空穴密度不等于0，反向恢复电荷也显著减小。
图4A至4C比较传统装置中的空穴分布与根据实施例的半导体装置中的空穴分布。
图4A示出具有半导体部分100和在背面在第二表面102直接与半导体部分100邻接的金属漏电极320的比较装置509的一部分。半导体部分100包括：重n掺杂漏极接触结构137，由比20 µm厚的衬底部分形成；和外延部分，除了别的以外还包括漂移区131和夹在漂移区131和漏极接触结构137之间的场停止层135。轻掺杂漂移区部分131a可将超结结构180的n掺杂第一区域181和p型第二区域182与场停止层135分离。
在图4C中，第一垂直净掺杂物分布421示出作为与比较装置509的超结结构180的垂直距离d的函数的净掺杂物浓度NnIII(y)。净掺杂物分布421包括漏极接触结构137中的高掺杂的一部分。
在图4C中，空穴分布425示出作为与超结结构180的垂直距离y的函数的空穴密度NhIII(y)。在比较装置509的体二极管被正向偏置的情况下，空穴分布425仅在重掺杂漏极接触结构137内显著下降，并且在超结结构180中以及在超结结构180和漏极接触结构137之间具有比较高的水平。
在图4B的半导体装置500中，底部衬底被完全去除，并且金属漏电极320直接与通过在外延层的一部分中注入而形成的发射极层139邻接。如方程(1)中所定义，沿着最外面的尖峰和超结结构180的p型第二区域182的底部之间的最短线322的积分掺杂物浓度为至多1.5E13 cm-2。
(1)
在图4C中，第二垂直净掺杂物分布422示出作为与图4B的半导体装置500的超结结构180的垂直距离y的函数的净掺杂物浓度NnIV(y)。
对应的空穴分布426示出作为与超结结构180的垂直距离y的函数的对应空穴密度NhIV(y)。在图4B的半导体装置500的体二极管被正向偏置的情况下，金属漏电极320中的空穴分布426等于0并且在外延层内下降至零，等于0。
阴影区域指示传统装置509中的空穴密度和根据实施例的半导体装置500中的空穴密度之差，并且是空穴等离子体和反向恢复电荷的减小的量度。
在图5A中，第一分布431示出在栅电阻Rg的不同值下的具有220 μm的半导体管芯厚度的装置的反向恢复电荷Qrr的测量值。第二分布432示出具有90 μm的总厚度的比较半导体装置的等同分布，其中底部衬底被削薄了130 μm。所述削薄导致反向恢复电荷减小至大约30%。所述减小表明在底部衬底外部的半导体管芯的一部分中的显著减小的电荷载流子等离子体密度。所述效果适用于包括金锡层(AuSn)和扩散焊接管芯附连工艺的金属漏电极以及结合软焊管芯附连工艺的镍银(NiAg)金属漏电极。
在图5B中，线433标绘半导体装置的反向恢复电荷Qrr的测量值，所述半导体装置的半导体部分在总厚度方面彼此偏离。反向恢复电荷在底部衬底在x=x0被完全去除之前不久急剧减小。
在图5C中，线436示出作为半导体管芯的厚度的函数的接通状态电阻Rdson。在超过20 μm的剩余厚度下将底部衬底削薄10 μm仅对Rdson具有低影响的情况下，底部衬底的另外部分的去除将Rdson减小超过5%。
图5D总结底部衬底的厚度对反向恢复电荷的影响。在半导体装置的二极管操作模式下，电子空穴等离子体将漂移区标绘下至底部衬底。在掺杂的底部衬底内，等离子体浓度减小，并且在几μm的范围中的与底部衬底和外延层之间的界面的距离处被固定为“零浓度”。将半导体装置削薄至这个范围(在所述这个范围上等离子体浓度通常在底部衬底105内减小)中减小在底部衬底和外延层之间的界面的等离子体浓度，使空穴开始到达金属漏电极，在所述金属漏电极处发生复合，以使得发射极效率减小并且整个装置中的等离子体浓度减小。如果底部衬底被完全去除，则电荷载流子等离子体密度在外延层内被固定为零。
图6A至9B将上述方法应用于具有n型源极区域、n型漏极结构和p型主体区域的增强型的功率半导体装置，诸如n沟道IGFET 505，例如MOSFET(金属氧化物半导体场效应晶体管)。类似的考虑适用于具有p型源极区域、p型漏极结构和n型主体区域的p-FET。IGFET 505可具有大于1A (例如大于10A或大于100A)的标称漏极电流ID。
在图6A和6B中，功率半导体装置是没有超结结构的IGFET 505，其中在制造期间，削薄工艺(诸如，晶片分割或晶片研磨)已完全去除底部衬底。
晶体半导体材料(例如，硅(Si)、锗(Ge)、硅锗(SiGe)或AIIIBV半导体材料)形成半导体部分100，半导体部分100在前侧具有平坦第一表面101并且在半导体部分100的背面具有平坦第二表面102。第一和第二表面101、102之间的最小距离定义厚度th，并且与半导体装置500所指定的电压阻断能力相关。例如，在IGFET 505被指定大约500 V的阻断电压的情况下，管芯厚度th可处于从40 μm到60 μm的范围中。具有更高阻断能力的其它IGFET可基于具有几百μm的管芯厚度th的半导体部分100。
在平行于第一表面101的平面中，半导体部分100可具有边缘长度在几毫米的范围中的矩形形状或直径为几厘米的圆形形状。平行于第一表面101的方向是水平方向，并且垂直于第一表面101的方向是垂直方向。
IGFET 505包括形成在半导体部分100的前侧的晶体管基元TC。每个晶体管基元TC包括n型源极区域和主体区域，所述主体区域形成为从第一表面101延伸到半导体部分100中的体阱120a的一部分。体阱120a与晶体管基元TC和第二表面102之间的漏极结构130形成第一pn结pn1。主体区域分离晶体管基元TC的源极区域与漏极结构130。晶体管基元TC的源极区域和主体区域形成第二pn结，并且都连接到金属源电极310。源电极310可形成源极端子S，或者可按照电气方式连接到源极端子S。
晶体管基元TC的栅电极可按照电气方式连接或耦合到栅极端子G，并且通过栅极电介质以电容方式耦合到体阱120a中的主体区域。经受施加于栅极端子G的电压，反型沟道被形成在主体区域中并且允许电子流经晶体管基元TC，以使得在IGFET 505的接通状态下，电子通过晶体管基元TC进入漏极结构130。
晶体管基元TC可以是具有布置在半导体部分100的轮廓外部的横向栅极结构的平面基元或具有从第一表面101延伸到半导体部分100中的沟槽栅极结构的沟槽基元，其中晶体管基元TC的源极区域和主体区域可被形成在半导体部分100的在沟槽栅极结构之间的台面部分中。
漏极结构130包括直接与第二表面102邻接的重掺杂发射极层139。发射极层139与沿着第二表面102形成的金属漏电极320形成低欧姆界面。例如，金属漏电极320的形成可包括部分地使硅晶体的沿着第二表面102的部分无定形并且沉积铝，其中硅原子在某种程度上扩散到沉积的铝层中，并且铝原子填充由硅的外扩散引起的半导体晶体中的所得到的空隙，以形成在半导体部分100中向外延伸几百纳米或几微米的伸出部或尖峰。漏极结构130还可包括均匀导电型的轻掺杂漂移区131。漂移区131中的有效掺杂物浓度可以是至少1E12cm-3并且至多1E17 cm-3。
漂移区131中的掺杂可对应于形成半导体部分100所用的外延层的初始背景掺杂。场停止层135可被夹在发射极层139和漂移区131之间。场停止层135中的平均掺杂物浓度是漂移区131中的平均掺杂物浓度的至少5倍，并且是发射极层139中的最大掺杂物浓度的至多一半。场停止层135中的掺杂物浓度可随着增加与第二表面102的距离而稳定地减小，或者可以是均匀的。根据其它实施例，场停止层135中的平均掺杂物浓度随着增加与第二表面102的距离而逐步地减小。
发射极层139的厚度可小于10 μm。场停止层135的厚度a2-a0可处于从5 μm到20 μm的范围中，例如在8 μm和15 μm之间。x=0和x=a1之间的积分激活施主浓度ND小于1.5E13cm-2，例如至多8E12 cm-2。
图6B示出沿着垂直于第一表面101的线的施主分布441和受主分布442。空穴分布443在与漏电极320的界面被固定为0，以使得反向恢复电荷Qrr为小。同时，有效注入剂量足够高以形成强健的发射极，所述强健的发射极具有足够的辐射强度。
图7A至7B的IGFET 505还包括超结结构180，超结结构180包括源极区域和发射极层139的导电型的第一区域181以及互补导电型的第二区域182。超结结构中的平均掺杂物浓度在1E15 cm-3至1E18 cm-3之间。漏电极320和第二区域182之间的激活施主的积分浓度为至多1.5E13 cm-2，例如至多8E12 cm-2。
图7B示出在体二极管被正向偏置的情况下的施主分布451、受主分布452以及空穴分布453。
图8A至8B的IGFET 505与图6A至6B中的IGFET 505的不同之处在于：重掺杂底部衬底的剩余部分形成夹在漂移区131和漏电极320之间或在存在场停止层135的情况下夹在场停止层135和金属漏电极320之间的漏极接触结构137。漏极接触结构137的厚度a0可以是至多10 μm，例如至多5 μm。漏极接触结构137中的平均掺杂物浓度为至少1E19 cm-3，并且足够高以与金属漏电极320的金属形成欧姆接触。
图8B示出：施主分布461在x=0和x=a0之间在漏极接触结构137中近似均匀。在正向偏置的体二极管的情况下的空穴分布463在x=0和x=a0之间被固定为零，其中a0小于空穴分布463将会在更厚的漏极接触结构137的情况下被固定为零时的距离。
图9A至9B涉及包括超结结构180的IGFET 505，其中底部衬底的剩余底部部分105a形成漏极接触结构137。
根据图9B，施主分布471在x=0和x=a0之间在漏极接触结构137中近似均匀。在正向偏置的体二极管的情况下的空穴分布473在x=0和x=a0之间被固定为零，其中a0小于空穴分布473将会在更厚的漏极接触结构137的情况下被固定为零时的距离。
虽然已在本文中图示和描述了特定实施例，但本领域普通技术人员将会理解，在不脱离本发明的范围的情况下，各种替代和/或等同实现方式可替换示出和描述的特定实施例。本申请旨在包括在本文中讨论的特定实施例的任何修改或变化。因此，旨在本发明仅由权利要求及其等同物限制。
Claims (18)
1.一种制造半导体装置的方法，所述方法包括：
通过外延而在前侧在底部衬底(105)上形成外延层(106)；
从前侧的相反侧去除底部衬底(105)的至少一部分，其中底部衬底(105)被完全去除或者剩余底部部分(105a)具有至多20 µm的厚度；
从前侧的相反侧将第一电荷类型的掺杂物注入到外延层(106)的注入层(138)中；
形成与前侧相对的金属漏电极(320)；以及
将至少注入层(138)加热到不高于500℃的温度，其中所述加热仅激活注入层(138)中的注入掺杂物的一部分，并且在加热之后，沿着金属漏电极(320)和第二互补电荷类型的最近掺杂区域之间的最短线的激活掺杂物的积分浓度为至多1.5E13 cm-2。
2.如权利要求1所述的方法，其中
沿着金属漏电极(320)和第二互补电荷类型的最近掺杂区域之间的最短线的激活掺杂物的积分浓度为至多8E12 cm-2。
3.如权利要求1和2中任一项所述的方法，其中
所述注入层(138)被加热到不高于400℃的温度。
4.如权利要求1至3中任一项所述的方法，其中
通过在形成金属漏电极(320)之后在管芯载体(360)上焊接从包括外延层(106)的半导体衬底(500a)获得的半导体管芯(500b)来执行所述加热。
5.如权利要求1至4中任一项所述的方法，其中
所述第二电荷类型的最近掺杂区域是晶体管基元(TC)的主体区域(120)，所述主体区域(120)与第一电荷类型的漏极结构(130)形成第一pn结(pn1)并且与源极区域(110)形成第二pn结(pn2)。
6.如权利要求1至4中任一项所述的方法，还包括：
形成超结结构(180)，所述超结结构(180)包括第一电荷类型的第一区域(181)和第二电荷类型的第二区域(182)，第一和第二区域(181、182)沿着水平方向交替，其中第二电荷类型的最近掺杂区域是超结结构(180)的第二区域(182)。
7.如权利要求1至6中任一项所述的方法，其中
所述底部衬底(105)被完全去除。
8.如权利要求7所述的方法，其中
所述金属漏电极(320)包括延伸到外延层(106)中的尖峰(321)。
9.如权利要求7至8中任一项所述的方法，其中
沿着金属漏电极(320)和通过加热注入层(138)而形成的发射极层(139)之间的界面，激活的掺杂物浓度足够高以允许金属漏电极(320)和发射极层(139)之间的电子和空穴的载流子隧穿。
10.如权利要求1至9中任一项所述的方法，还包括：
在前侧和注入层(138)之间形成场停止层(135)。
11.一种半导体装置，包括：
晶体管基元(TC)，沿着第一表面(101)形成在半导体部分(100)的前侧；
漏极结构(130)，位于晶体管基元(TC)和与第一表面(101)相对的半导体部分(100)的第二表面(102)之间，其中所述漏极结构(130)与晶体管基元(TC)的主体区域(120)形成第一pn结(pn1)并且包括直接与第二表面(102)邻接的发射极层(139)；
金属漏电极(320)，直接与发射极层(139)邻接，其中
沿着金属漏电极(320)和主体区域(120)的电荷类型的最近掺杂区域之间的最短线的激活掺杂物的积分浓度为至多1.5E13 cm-2。
12.如权利要求11所述的半导体装置，其中
沿着金属漏电极(320)和第二互补电荷类型的最近掺杂区域之间的最短线的激活掺杂物的积分浓度为至多8E12 cm-2。
13.如权利要求11和12中任一项所述的半导体装置，其中
所述第二电荷类型的最近掺杂区域是晶体管基元(TC)的主体区域(120)。
14.如权利要求11至13中任一项所述的半导体装置，还包括：
超结结构(180)，包括第一电荷类型的第一区域(181)和第二电荷类型的第二区域(182)，第一和第二区域(181、182)在漏极结构(130)中沿着平行于第一表面(101)的水平方向交替，其中所述第二电荷类型的最近掺杂区域是超结结构(180)的第二区域(182)。
15.如权利要求11至14中任一项所述的半导体装置，其中
所述金属漏电极(320)包括延伸到发射极层(139)中的尖峰(321)。
16.如权利要求11至15中任一项所述的半导体装置，其中
沿着金属漏电极(320)和发射极层(139)之间的界面，激活掺杂物浓度足够高以允许金属漏电极(320)和发射极层(139)之间的电子和空穴的载流子隧穿。
17.如权利要求11至16中任一项所述的半导体装置，还包括：
场停止层(135)，直接与发射极层(139)邻接。
18.一种半导体装置，包括：
晶体管基元(TC)，沿着第一表面(101)形成在半导体部分(100)的前侧；
漏极结构(130)，位于晶体管基元(TC)和与第一表面(101)相对的半导体部分(100)的第二表面(102)之间，其中所述漏极结构(130)与晶体管基元(TC)的主体区域(120)形成第一pn结(pn1)并且包括直接与第二表面(102)邻接的均匀地掺杂的剩余底部部分(105a)，其中剩余底部部分(105a)的垂直延伸部为至多20 µm；和
金属漏电极(320)，直接与剩余底部部分(105a)邻接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110526623.2A CN113241380A (zh) | 2016-08-03 | 2017-08-03 | 具有漂移区和背面发射极的半导体装置及制造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102016114389.8A DE102016114389B3 (de) | 2016-08-03 | 2016-08-03 | Halbleitervorrichtung mit Driftzone und rückseitigem Emitter und Verfahren zur Herstellung |
| DE102016114389.8 | 2016-08-03 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110526623.2A Division CN113241380A (zh) | 2016-08-03 | 2017-08-03 | 具有漂移区和背面发射极的半导体装置及制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107689399A true CN107689399A (zh) | 2018-02-13 |
| CN107689399B CN107689399B (zh) | 2021-06-08 |
Family
ID=60255137
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710655822.7A Active CN107689399B (zh) | 2016-08-03 | 2017-08-03 | 具有漂移区和背面发射极的半导体装置及制造方法 |
| CN202110526623.2A Pending CN113241380A (zh) | 2016-08-03 | 2017-08-03 | 具有漂移区和背面发射极的半导体装置及制造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110526623.2A Pending CN113241380A (zh) | 2016-08-03 | 2017-08-03 | 具有漂移区和背面发射极的半导体装置及制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US10084038B2 (zh) |
| CN (2) | CN107689399B (zh) |
| DE (1) | DE102016114389B3 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110061057A (zh) * | 2019-05-06 | 2019-07-26 | 重庆大学 | 一种具有集成隧穿二极管的超结功率mosfet |
| CN114429984A (zh) * | 2022-04-07 | 2022-05-03 | 江苏长晶浦联功率半导体有限公司 | 一种超结终端结构 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10825733B2 (en) * | 2018-10-25 | 2020-11-03 | United Silicon Carbide, Inc. | Reusable wide bandgap semiconductor substrate |
| US11848197B2 (en) | 2020-11-30 | 2023-12-19 | Thinsic Inc. | Integrated method for low-cost wide band gap semiconductor device manufacturing |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103378142A (zh) * | 2012-04-24 | 2013-10-30 | 快捷韩国半导体有限公司 | 功率器件及其制造方法 |
| US8901717B2 (en) * | 2009-11-25 | 2014-12-02 | Infineon Technologies Austria Ag | Semiconductor device and manufacturing method |
| CN105552115A (zh) * | 2009-11-02 | 2016-05-04 | 富士电机株式会社 | 半导体器件以及用于制造半导体器件的方法 |
| CN105789308A (zh) * | 2015-01-08 | 2016-07-20 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69429915D1 (de) * | 1994-07-04 | 2002-03-28 | St Microelectronics Srl | Verfahren zur Herstellung von Leistungsbauteilen hoher Dichte in MOS-Technologie |
| JPH1092296A (ja) * | 1996-09-12 | 1998-04-10 | Toshiba Corp | 電子放出素子及びその製造方法 |
| US6936484B2 (en) * | 1998-10-16 | 2005-08-30 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Method of manufacturing semiconductor device and semiconductor device |
| US7084456B2 (en) * | 1999-05-25 | 2006-08-01 | Advanced Analogic Technologies, Inc. | Trench MOSFET with recessed clamping diode using graded doping |
| US7645659B2 (en) * | 2005-11-30 | 2010-01-12 | Fairchild Korea Semiconductor, Ltd. | Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same |
| JP2008066694A (ja) * | 2006-03-16 | 2008-03-21 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| US8035159B2 (en) * | 2007-04-30 | 2011-10-11 | Alpha & Omega Semiconductor, Ltd. | Device structure and manufacturing method using HDP deposited source-body implant block |
| US8673700B2 (en) * | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US10181513B2 (en) * | 2012-04-24 | 2019-01-15 | Semiconductor Components Industries, Llc | Power device configured to reduce electromagnetic interference (EMI) noise |
| US9281359B2 (en) * | 2012-08-20 | 2016-03-08 | Infineon Technologies Ag | Semiconductor device comprising contact trenches |
| CN103022154B (zh) * | 2012-11-05 | 2016-03-02 | 国网智能电网研究院 | 一种快速恢复二极管及制造方法 |
| US8975136B2 (en) | 2013-02-18 | 2015-03-10 | Infineon Technologies Austria Ag | Manufacturing a super junction semiconductor device |
| US9029944B2 (en) | 2013-02-18 | 2015-05-12 | Infineon Technologies Austria Ag | Super junction semiconductor device comprising implanted zones |
| US9105717B2 (en) * | 2013-12-04 | 2015-08-11 | Infineon Technologies Austria Ag | Manufacturing a semiconductor device using electrochemical etching, semiconductor device and super junction semiconductor device |
| DE102014108966B4 (de) * | 2014-06-26 | 2019-07-04 | Infineon Technologies Ag | Halbleitervorrichtung mit thermisch gewachsener Oxidschicht zwischen Feld- und Gateelektrode und Herstellungsverfahren |
| JP2016058648A (ja) * | 2014-09-11 | 2016-04-21 | 株式会社東芝 | 半導体装置 |
| JP6467882B2 (ja) * | 2014-11-13 | 2019-02-13 | 富士電機株式会社 | 半導体装置、および、半導体装置の製造方法 |
| US9954065B2 (en) * | 2015-11-09 | 2018-04-24 | Infineon Technologies Ag | Method of forming a semiconductor device and semiconductor device |
-
2016
- 2016-08-03 DE DE102016114389.8A patent/DE102016114389B3/de active Active
-
2017
- 2017-07-31 US US15/664,094 patent/US10084038B2/en active Active
- 2017-08-03 CN CN201710655822.7A patent/CN107689399B/zh active Active
- 2017-08-03 CN CN202110526623.2A patent/CN113241380A/zh active Pending
-
2018
- 2018-09-18 US US16/134,473 patent/US10784339B2/en active Active
-
2020
- 2020-08-20 US US16/998,152 patent/US11652137B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105552115A (zh) * | 2009-11-02 | 2016-05-04 | 富士电机株式会社 | 半导体器件以及用于制造半导体器件的方法 |
| US8901717B2 (en) * | 2009-11-25 | 2014-12-02 | Infineon Technologies Austria Ag | Semiconductor device and manufacturing method |
| CN103378142A (zh) * | 2012-04-24 | 2013-10-30 | 快捷韩国半导体有限公司 | 功率器件及其制造方法 |
| CN105789308A (zh) * | 2015-01-08 | 2016-07-20 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110061057A (zh) * | 2019-05-06 | 2019-07-26 | 重庆大学 | 一种具有集成隧穿二极管的超结功率mosfet |
| CN110061057B (zh) * | 2019-05-06 | 2020-08-18 | 重庆大学 | 一种具有集成隧穿二极管的超结功率mosfet |
| CN114429984A (zh) * | 2022-04-07 | 2022-05-03 | 江苏长晶浦联功率半导体有限公司 | 一种超结终端结构 |
| CN114429984B (zh) * | 2022-04-07 | 2022-07-01 | 江苏长晶浦联功率半导体有限公司 | 一种超结终端结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10084038B2 (en) | 2018-09-25 |
| US10784339B2 (en) | 2020-09-22 |
| DE102016114389B3 (de) | 2017-11-23 |
| US20200381511A1 (en) | 2020-12-03 |
| US20180040689A1 (en) | 2018-02-08 |
| US20190035885A1 (en) | 2019-01-31 |
| CN113241380A (zh) | 2021-08-10 |
| US11652137B2 (en) | 2023-05-16 |
| CN107689399B (zh) | 2021-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100886420B1 (ko) | 낮은 순방향 전압 손실과 높은 차단 능력을 갖는 반도체구조물 | |
| US8390058B2 (en) | Configurations and methods for manufacturing devices with trench-oxide-nano-tube super-junctions | |
| US20140151798A1 (en) | Semiconductor Device and Method of Manufacturing a Semiconductor Device | |
| CN106252396A (zh) | 半导体器件及其制造方法 | |
| CN107887382B (zh) | 半导体器件和用于形成半导体器件的方法 | |
| JP6618960B2 (ja) | ドリフト空間にｐ層を有するｎチャネルバイポーラパワー半導体素子 | |
| US20120032313A1 (en) | Semiconductor device having lateral diode | |
| CN109891595A (zh) | 半导体装置 | |
| CN104867925A (zh) | 半导体器件及有与背面电极直接邻接区的rc-igbt | |
| CN108780814A (zh) | 半导体装置及其制造方法 | |
| KR101683751B1 (ko) | 전력 반도체 디바이스 | |
| JP2008258443A (ja) | 電力用半導体素子及びその製造方法 | |
| US9312337B2 (en) | Semiconductor device | |
| US9620637B2 (en) | Semiconductor device comprising a gate electrode connected to a source terminal | |
| CN106847908A (zh) | 具有完全耗尽的沟道区的功率半导体晶体管 | |
| CN106486330B (zh) | 粒子辐照设备、束改性装置和含结终端延伸区的半导体件 | |
| US9349834B2 (en) | Method of manufacturing a semiconductor device | |
| CN107689399A (zh) | 具有漂移区和背面发射极的半导体装置及制造方法 | |
| JP2007043123A (ja) | 半導体装置 | |
| CN110071169A (zh) | 具有体接触与介电间隔部的半导体器件及对应的制造方法 | |
| SE513284C3 (sv) | Halvledarkomponent med linjär ström-till-spänningskarakteristik | |
| TWI533431B (zh) | 一半導體器件以及一種改善該半導體器件之擊穿電壓之方法 | |
| US20130307059A1 (en) | Semiconductor Device and Method for Manufacturing a Semiconductor Device | |
| JP2024511552A (ja) | 信頼性及び導通が向上したトレンチ型パワー・デバイス | |
| CN103531614B (zh) | 电荷补偿半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |