CN1076837C - 通信系统及其继电器 - Google Patents

通信系统及其继电器 Download PDF

Info

Publication number
CN1076837C
CN1076837C CN96103514A CN96103514A CN1076837C CN 1076837 C CN1076837 C CN 1076837C CN 96103514 A CN96103514 A CN 96103514A CN 96103514 A CN96103514 A CN 96103514A CN 1076837 C CN1076837 C CN 1076837C
Authority
CN
China
Prior art keywords
data
relay
terminals
game machine
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN96103514A
Other languages
English (en)
Other versions
CN1135931A (zh
Inventor
中西健一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Interactive Entertainment Inc
Original Assignee
Sony Computer Entertainment Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Computer Entertainment Inc filed Critical Sony Computer Entertainment Inc
Publication of CN1135931A publication Critical patent/CN1135931A/zh
Application granted granted Critical
Publication of CN1076837C publication Critical patent/CN1076837C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • AHUMAN NECESSITIES
    • A63SPORTS; GAMES; AMUSEMENTS
    • A63FCARD, BOARD, OR ROULETTE GAMES; INDOOR GAMES USING SMALL MOVING PLAYING BODIES; VIDEO GAMES; GAMES NOT OTHERWISE PROVIDED FOR
    • A63F9/00Games not otherwise provided for
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Abstract

一种用于在主机与其通信速度低于主机的多个终端间经继电器实现通信的通信系统。在此系统中,于一段时期,部分终端的数据以实时低速发到主机而同时期内其余终端的数据则存在继电器中,在前时期内继电器中所存数据以高速发到主机。部分终端的数据以实时低速发到主机,从主机加到继电器的传输时钟信号可直接用于那些终端,也可直接用于将其它终端的数据存在继电器中,从而不需单独时序发生电路,进而简化了结构,降低了成本。

Description

通信系统及其继电器
本发明涉及通信系统及其继电器,以通过这个在主机与多个终端间的继电器实现通信。
在经继电器在主机与多个终端间实现通信的通信系统中,存在终端的通信速度低于主机的情况。
例如,传统的家用游戏机通常将终端与主机直接相联并在其间进行通信。与已知系统相对照,近期开发出一种新的系统,其中,继电器联到游戏机上,使多个终端同时与该继电器相联,以经过该继电器在用作主机的游戏机与多个终端之间实现通信,从而可使多个用户同时游戏机。现在,这种新系统已被商业化。但是,存在某种情况,即为了降低终端的成本等,有时使终端的通信速度低于用作主机的游戏机的通信速度。
在经主机和其通信速度低于主机的多个终端之间的继电器进行通信时,习惯上采用下述两个方法之一。
方法一,如图10A箭头1a所示,起初在主机3与第一终端4之间经继电器2以等于终端4通信速度的低速进行实时通信,随后,如图10B的箭头1b所示,在主机3与第一终端5之间经继电器2以低速进行类似的实时通信。最后,如图10c的箭头1c所示,在主机3与第三终端6之间经继电器2,以低速进行类似的实时通信。以此方式,在主机3与多个终端4-6之间,在不同时期内经继电器2连续实现低速实时通信。
方法二,如图11A的箭头7a、7b和7c所示,开始从终端向主机传输数据,其中,来自终端4、5和6的数据以低速同时发送到继电器2,在将数据存在继电器2中后,如图11B的箭头8所示,将全部存储的数据以高速,从继电器2发到主机3上。
关于从主机3向终端4、5和6的数据发送,首先使发向各终端4、5和6的数据以高速发到继电器2,并存于继电器2中,再经低速同时从继电器2发向终端4、5和6。
但是,方法一所存的缺点是,由于在主机2与多个终端4-6之间的低速实时通信是在不同时期而依次进行的,因而限制了主机3很长一段的通信时间。
方法二的缺点是,在终端4-6与继电器2之间的数据传送与主机3无关,因而在继电器2中还要采用一个独立的时序发生器电路将传送时钟信号分别发到终端4-6上,从而使继电器2结构复杂成本高。
因此,本发明的目的在于提供一种通信系统及其所用继电器方面的改进,其中在主机与通信速度低于主机的多个终端间的通信是通过这种继电器实现的。根据本发明,主机在通信方面受限的时间可缩短,而且,从主机加到继电器的传输时钟信号可被直接用于全部终端上,这样,在继电器中不再需单独的时序发生器电路,从而简化继电器结构,降低其生产成本。
根据本发明的一个方面,提供一种改进的通信系统,用于在主机与其通信速度低于主机的多个终端之间经继电器进行通信。在此系统中,一部分终端的数据以实时低速发到主机,其余终端的数据在同一时期内存入继电器中,此后,以高速将存在继电器中的所存数据发到主机上。
根据本发明的另一方面,提供一个改进的继电器,该继电器装有多个与继电器相联的各独立终端相对应的缓存器,其中,部分终端的数据以实时低速发到与继电器相联的主机上,在同一期间,来自其它终端的数据存入缓存器中,此后,以高速将存在缓存器中的数据发到主机上。
在上述构造的通信系统和继电器中,在部分时间以实时低速将部分终端的数据发送出去,此后,在先前时期内,将存在继电器中的来自其它终端的数据以高速发到主机,从而缩短主机在通信时的受限时间。
此外,在从部分终端向主机低速实时发送数据中,从主机加到继电器的传输时钟信号可直接用于部分终端,也可用于在继电器中直接存储来自其它终端的数据,从而在继电器中不再使用单独的时序发生器电路,从而简化结构,降低成本。
图1为方框图,示出根据本发明的通信系统和继电器;
图2为信号时序图,用于解释图1的工作;
图3-9为解释图1序列工作的电路图;
图10示出作为已有技术的通信方法一;
图11示出作为已有技术的通信方法二。
下面将以在三个终端间以1位同步通信和8位异步通信进行双向串行通信的家用游戏机系统及其继电器为例描述本发明的通信系统及其继电器。
图1示出游戏机系统及其继电器。在此实施例中,作为通信系统的游戏机系统10这样构成,使作为主机的游戏机20联接到产生作为处理结果并表示这种操作器输出的音频-视频输出单元90上,继电器30联到游戏机20上,三个终端71、72和73联到继电器30上。
继电器30包括收发器31、41、42和43、用作缓存器的先进先出(FIFO)缓冲器51、52和53,选择器32以及控制电路33。
收发器31从游戏机20接收串行发送给继电器30的数据或从继电器30上经串行通信发送到游戏机20的数据。串行时钟信号从游戏机20经过收发器31发到继电器30上。
收发器41、42和43根据从游戏机20分别发到继电器30的发送时钟信号分别串行地将继电器30的数据发送到终端71、72和73上,或串行地将71、72和73上的发往继电器30的数据接收下来。
FIFO51、52和53分别与终端71、72和73对应。来自游戏机20的数据写入FIFO51、来自51的数据发到终端71上。
来自游戏机20或终端72的数据写入FIFO52,FIFO52的数据被发送到终端72或游戏机20上。类似地,来自游戏机20或终端73的数据写入FIFO53,而来自FIFO的数据发送到终端73或游戏机20。
如后面将要描述的,选择器32连续地从终端71、FIFO52和FIFO53上选择数据,再将所选的数据经收发器31发到游戏机20。
控制电路33产生一个与从游戏机20发送到继电器30的传输时钟信号不同的定时信号,并以此定时信号控制收发器31、41-43以已知方式切换选择器32,从而控制FIFO51-53。
现在参照图2-9来描述具有上述结构的游戏机系统10的工作。
在游戏机20经继电器30与终端71-73间重复通信后的图2的t1时刻,最后一时刻从游戏机20发送出的1字节数据A1、B1和C1如图3所示,分别存储在FIFO51、52和53中。
此后,在一个通信信息包中,在游戏机20与终端71-73的每个之间经继电器30的通信分三个阶段进行。
在图2所示周期P1的第一阶段,以低速数据传输将数据发送到终端71-73的每个上。
具体讲,在P1期间,来自游戏机20的传输时钟信号CK设置成低速时钟信号CK1,在继电器30中的选择器32被切换到能选择从终端71上所获的数据的状态,这样,如图4所示,来自终端71的当前通信的数据a1直接被发送到游戏机20而不必存在FIFO51中。
与此同时,存在FIFO51中的先前通信的数据A1发送到终端71上,而游戏机20的当前通信中的数据A2被存在FIFO51中。
另外,FIFO52和53中所存的先前通信中的数据B1和C1被分别发送到终端72和73,而从终端72和73上接收的当前通信的数据b1和c1被分别存储在FIFO52和53中。
在与第一阶段末尾对应的图2的t2时刻,从游戏机20发送出来的1字节数据A2被存储在FIFO51中,而从终端72和73上发出的1字节数据b1和c1如图5所示,分别存储在终端72和73中。
在图2所示的P2期间,从继电器30上执行从终端72向游戏机20的高速数据传输。
具体讲,在P2期间,来自游戏机20的传输时钟信号CK被设置为高速时钟信号CK2,而继电器30中的选择器32被切换到一种能选择从FIFO52中获得的数据的状态,这样,也如图6所示,在第一阶段存在FIFO52中的来自终端72的数据b1从FIFO52上发到游戏机20上。与此同时,来自游戏机20的下一通信的数据B2存在FIFO52中。
在与第二阶段末端对应的图2的t3时刻,从游戏机20上发出的1字节数据A2和B3被分别存在FIFO51和52中,而终端73上发出的1字节数据C1则如图7所示存在FIFO53中。
在图2的P3期间,从继电器30上使来自终端73的高速传输数据发送到游戏机20上。
具体讲,在P3期间,来自游戏机20的传输时钟信号CK如P2期间一样被设为高速时钟信号CK2,且继电器30中的选择器32被切换到能选择从FIFO53中所获的数据,这样,如图8所示,在第一阶段存在FIFO53中的来自终端73的数据C1则从FIFO53发送到游戏机20。与此同时,来自游戏机20的下一通信的数据C2则存在FIFO53中。
在与第三阶段末端对应的图2的t4时刻,从游戏机20发送出的1字节数据A2、B2和C2如图9所示分别存入FIFO51、52和53中。
因此,在上述实施例中,在P1期间来自终端71的数据a1以实时低速发送到游戏机20,而在P1期间之后的连续期间P2和P3,在P1期间从终端72和73上接收并分别存在继电器30中的FIFO52和53中的数据b1和c1以高速发送到游戏机20上,对游戏机20通信方面的时间限制将缩短。
此外,在以实时低速从终端71向游戏机20发送数据a1中,从游戏机20加到继电器30的发送时钟信号CK1可被直接用作将数据发送到终端71的时钟信号,且可通过直接使用传输时钟信号CK1将来自终端72和73的数据b1和c1分别存入FIFO52和53中,这样在继电器30中不需采用任何独立的时序发生器电路等,从而简化了继电器30的结构并降低了其成本。
此外,由于继电器30中的时钟信号CK能统一,继电器30性能增强,并可以获得与将来自整个终端71、72和73的数据a1、b1和c1发送到游戏机20的时序一致的时序。
可联到继电器上的终端个数可以为二、四或更多。在示例中以四个终端联到继电器的情况中,系统可如下构成,在前述第一阶段,第四终端的存入FIFO中先前通信的数据被发送到第四终端,第四终端当前通信的数据被存在第四终端的FIFO中;在第四阶段,在第一阶段从第四终端接收的并存在FIFO中的第四终端的数据从第四终端的FIFO被发送给游戏机,而从游戏机中接收的下一通信的数据则存入第四终端的FIFO中。
还应注意,本发明不应局限于家用游戏机及其继电器,本发明可广泛地用于在主机与多个终端之间经继电器进行通信的任何通信系统。
根据本发明,如上所述主机在通信方面的限制时间可被缩短,且不需独立时序发生电路等,从而简化结构降低造价。

Claims (19)

1.一种通信继电器,包括:
收发器,用于根据具体的时钟信号向主机或从主机上发送或接收数据;以及
发送装置,用于经所述收发器发送来自与主机相连的多个终端中至少一个终端的输出数据,所述装置还经过所述收发器以快于所述第一时钟的速度发送来自与所述主机相联的其余终端的输出数据。
2.如权利要求1的通信继电器,其特征在于,所述收发器是通过串联通信与所述主机相联的。
3.如权利要求2的通信继电器,其特征在于,还包括存储装置,用于暂时存储从所述其余终端发到所述收发器的数据。
4.如权利要求3的通信继电器,其特征在于,所述存储装置是先进先出存储器。
5.如权利要求3的通信继电器,其特征在于,所述发送装置直接向所述收发器发送所述多个终端的至少一个终端的输出数据,而暂时在所述存储装置中存储所述其余终端的输出数据,并在从中读出所存储的数据后,将其发送到收发器上。
6.如权利要求5的通信继电器,其特征在于,所述存储装置还在其中暂时存储从所述收发器加到所述多个终端的数据。
7.如权利要求6的通信继电器,其特征在于,在所述存储装置与所述多个终端之间数据的发和收是根据所述第一时钟信号进行的。
8.如权利要求5的通信继电器,其特征在于,所述存储装置包括多个分别与所述多个终端相对应的存储器。
9.一种游戏机系统,包括:
游戏机;
多个终端;以及
一个继电器,用于根据第一时钟信号将至少一个相联终端的输出数据发送到所述游戏机,同时,根据快于所述第一时钟信号的第二时钟信号将其余终端的输出数据发送到所述游戏机上。
10.如权利要求9的游戏机系统,其特征在于,所述继电器是经串联通信联到所述主机上的。
11.如权利要求10的游戏机系统,其特征在于,所述继电器还包括存储装置,用于暂时存储从所述其余终端发送出的数据。
12.如权利要求11的游戏机系统,其特征在于,所述存储装置是先进先出存储器。
13.如权利要求11的游戏机系统,其特征在于,直接向所述游戏机发送所述多个终端的至少一个终端的输出数据,而从所述存储装置中读出来自其余终端的数据,并将其发送到所述游戏机上。
14.如权利要求13的游戏机系统,其特征在于,所述存储装置还在其中暂时存储从所述游戏机加到所述多个终端的数据。
15.如权利要求14的游戏机系统,其特征在于,在所述存储装置与所述多个终端之间数据的发和收是根据所述第一时钟信号进行的。
16.如权利要求13的游戏机系统,其特征在于,所述存储装置包括多个分别与所述多个终端相对应的存储器。
17.一种通信方法,包括步骤:
根据第一时钟信号,将多个相联终端之一的输出数据发送到主机;和
根据快于所述第一时钟信号的第二时钟信号,将其余终端的输出数据发送到所述主机上。
18.如权利要求17的通信方法,其特征在于还包括步骤:
暂时存储发送到收发器的其余终端的输出数据;以及
根据所述第二时钟信号,将所述存储的数据发送到所述主机上。
19.如权利要求1 8的通信方法,其特征在于还包括步骤:
暂时存储从所述收发器加到所述多个终端的数据;以及
根据所述第一时钟信号,将所述存储的数据发送到所述多个终端上。
CN96103514A 1995-01-31 1996-01-31 通信系统及其继电器 Expired - Lifetime CN1076837C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP03611795A JP3299853B2 (ja) 1995-01-31 1995-01-31 通信システムおよび通信用中継器
JP036117/95 1995-01-31
JP036117/1995 1995-01-31

Publications (2)

Publication Number Publication Date
CN1135931A CN1135931A (zh) 1996-11-20
CN1076837C true CN1076837C (zh) 2001-12-26

Family

ID=12460843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96103514A Expired - Lifetime CN1076837C (zh) 1995-01-31 1996-01-31 通信系统及其继电器

Country Status (8)

Country Link
US (1) US5791993A (zh)
EP (1) EP0725352B1 (zh)
JP (1) JP3299853B2 (zh)
KR (1) KR100398854B1 (zh)
CN (1) CN1076837C (zh)
DE (1) DE69631849T2 (zh)
ES (1) ES2216037T3 (zh)
MY (1) MY133642A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5984786A (en) * 1997-01-03 1999-11-16 2 Am Inc. Run-time environment for simulations and games
JP3044117U (ja) * 1997-06-06 1997-12-16 株式会社バンダイ 通信端子を有するゲーム機
TW585799B (en) 2000-03-01 2004-05-01 Sony Computer Entertainment Inc Electronic equipment communications system and repeater
US8821285B2 (en) 2003-11-03 2014-09-02 Intel Corporation Gaming interface techniques for media centers
JP5522888B2 (ja) * 2007-04-09 2014-06-18 株式会社タイトー 自動切替機能付きコントローラ切替装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4588187A (en) * 1984-06-27 1986-05-13 Wico Corporation Port expansion adapter for video game port
US4864496A (en) * 1987-09-04 1989-09-05 Digital Equipment Corporation Bus adapter module for interconnecting busses in a multibus computer system
US5347637A (en) * 1989-08-08 1994-09-13 Cray Research, Inc. Modular input/output system for supercomputers
US5301275A (en) * 1991-10-03 1994-04-05 Compaq Computer Corporation Data transfer system with variable data buffer size and programmable interrupt frequency
CA2091962A1 (en) * 1992-03-31 1993-10-01 Mark L. Witsaman Clock synchronization system

Also Published As

Publication number Publication date
US5791993A (en) 1998-08-11
DE69631849T2 (de) 2005-01-05
EP0725352B1 (en) 2004-03-17
EP0725352A1 (en) 1996-08-07
ES2216037T3 (es) 2004-10-16
CN1135931A (zh) 1996-11-20
JPH08214031A (ja) 1996-08-20
MY133642A (en) 2007-11-30
KR100398854B1 (ko) 2003-12-01
KR960028940A (ko) 1996-08-17
DE69631849D1 (de) 2004-04-22
JP3299853B2 (ja) 2002-07-08

Similar Documents

Publication Publication Date Title
CN1021395C (zh) 同步-异步和异步-同步转换器
JP4480845B2 (ja) メモリー幅の非常に広いtdmスイッチシステム
CN1267441A (zh) 交换设备
EP0758824A1 (en) Compact, adaptable, bridging/routing switch
JPS59135994A (ja) Tdmスイツチングシステム
FR2607647A1 (fr) Commutateur a auto-routage
CN1076837C (zh) 通信系统及其继电器
JP2520585B2 (ja) 時分割通話路における時間スイツチ
JPH03104459A (ja) データ通信装置
CN111625490A (zh) 多芯片串联高速全双工无寻址通信系统
KR0156921B1 (ko) 집적된 서비스 디지탈 네트워크의 스피드적용 처리 및 스피드 적용을 위한 모노리드식 집적장치
US20010038613A1 (en) Time slot assigner for communication system
CN1132363C (zh) 数据块发送方法及实现该方法的中心站、基站和无线电系统
CN85106364A (zh) 专用小交换机的改进型时间分割多路交换装置
CN87106178A (zh) 数据通信方法和设备
US6680938B1 (en) Method and apparatus for cross-connecting data streams with efficient memory utilization and transparent protocol conversion
CN1107956C (zh) 通过传输包的叠加减少接口等待时间的方法和设备
CN1038735A (zh) 脉码调制通信系统
US6002685A (en) Time slot interchanger and digital communications terminal for ISDN D-channel assembly
CN1098528A (zh) 并行数据传送电路
CN1302138A (zh) 可变码速的复用分路器及复用分路方法
CN1192115A (zh) 电子交换系统的时分交换设备
CA2223319A1 (en) Time slot interchanger and digital communications terminal for isdn d-channel assembly
JPH06268709A (ja) 高速hdlcフレーミング処理送信/受信回路
JPH02246536A (ja) データ多重回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent for invention or patent application
CB02 Change of applicant information

Applicant after: Sony Computer Entertainment, Inc.

Applicant before: Sony Corp

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: SONY CORPORATION TO: SONY COMP ENTERTAINMENT INC.

C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20011226

EXPY Termination of patent right or utility model