CN107683416A - 具有法拉第笼的集成电路(ic)测试插座 - Google Patents

Abstract

集成电路测试插座包括高导电性、柔性的材料，该材料被切割并安装在测试插座中。导电材料将电荷引离测试插座，得到更精确的测试。测试插座基部接地，接地电流行进穿过基部并行进进入导电片。该构造形成电磁脉冲屏蔽件，保护芯片不受电磁干扰。屏蔽件材料的柔性允许屏蔽件在起作用时被密封，确保了电磁脉冲屏蔽件能够完全地围绕半导体芯片。

Description

具有法拉第笼的集成电路(IC)测试插座

技术领域

本发明涉及使集成电路与IC板电连接的插座。更具体地，本发明涉及用于测试集成电路的测试插座，其中测试插座被包围在用作法拉第笼的导电结构中，用于消除在IC芯片的测试期间的噪音和干扰。

背景技术

集成电路测试机装置已经长期以来使用在半导体行业中，用于测试并评价离开制造线的芯片的质量。信号完整性是芯片设计和测试的重要方面。为此，期望将使集成电路引线与对应的负载板焊盘互连的接触件的导电部的阻抗维持在特定期望水平。设计的有效阻抗是多个因素的函数。这些因素包括导电路径的宽度和长度、制成导电结构的材料和材料厚度等。

当测试诸如集成电路(IC)等的封装或模制型半导体装置的电气特性时，常见的是利用使IC固定并连接到用于评价IC性能的仪器(即，处理机(handler)和负载板)的专用测试插座。为了使待测试的芯片的集成电路引线快速且暂时地连接到测试机的负载板，已经设计出许多不同的测试插座。特别地，自动化测试设备使用多个这种插座。典型的插座配置使用位于IC的引线与负载板之间的接触件将承受的力，以使该接触件的探针顶端发生变形并接合负载板上的焊盘。这种构造提供了DUT的引脚或接触件焊盘与测试设备的对应引线之间的形状匹配的连接。例如，可以在Rathburn的美国专利No.6,409,521和Sherry的美国专利No.7,737,708中发现这种类型的连接的示例，将这两件美国专利的教导和内容通过引用整体并入本文。

内容通过引用并入本文的美国专利No.7,918,669是本发明人所设计的测试插座。'669专利的插座使用独特的连杆来促使测试电路的连接器上升，其中在该处，测试电路能够与测试仪器接触。该测试插座在减小作用于电路自身的力的同时确保与测试设备的良好接触方面，被认为是非常成功的。该测试插座的部件是向连杆提供回弹力的弹性体元件，以具有成本效益且可靠的方式确保了适当的接触。圆筒状的弹性体使接触连杆保持就位，并且弹性体的回弹力如弹簧机构那样对连杆起作用。这允许连杆的垂直移动。

当使用这种测试插座时，常见的是会有少量的静电荷积累在插座上，这可能会影响测试的结果。带电的测试插座可能将它们的电荷传递到被测电路，于是这会将噪音引入测试。测试时的噪音会损害测试机适当地评价集成电路的能力。因此，设计了本发明以减少或消除电荷在测试插座上的积累，得到更精确的测试结果。

发明内容

本发明涉及包括高导电性、柔性材料的集成电路测试插座，该材料被切割并安装在测试插座中。导电材料将电荷引离测试插座，得到更精确的测试。在优选的实施方式中，测试插座基部接地，接地电流行进穿过基部并行进进入导电片(conductive strip)。该构造形成电磁脉冲屏蔽件，保护芯片不受电磁干扰。屏蔽件材料的柔性允许屏蔽件在起作用时被密封，确保了电磁脉冲屏蔽件能够完全地围绕半导体芯片。

将通过参考以下说明和附图来最佳地理解本发明的这些和许多其它特征。然而，应当理解，虽然已经说明并示出了本发明人的最佳模式，但是本发明不限于任何特定附图或说明。而是，应当理解，可能存在本领域普通技术人员将容易领会到的本发明的许多变型，并且本发明涵盖所有这些变化和变型。

附图说明

图1是测试插座和测试用设备的实施方式的从上方看的立体图；

图2是图1的插座和测试用设备的侧视图；

图3是图1的测试插座的俯视图；以及

图4是图1的测试插座的仰视图。

具体实施方式

图1和图2示出了在美国专利No.7,918,669中总体说明的类型的集成电路测试插座20，将该美国专利的内容并入本文。为了简洁，本文省略了该测试插座的细节。测试插座基部20具有大体上方形的轮廓，具有供插座基部安装到测试用仪器的四个对准孔22。在基部20的下表面28，可以使用一组桩30来使基部进一步对准并设定到测试仪器。在测试插座基部20的上表面24(见图3)，形成有方形的凹井26，用于接收被测集成电路芯片(未示出)。如在以上参考的专利中更完整地说明的，凹井26内形成有多个电连接器。一旦集成电路被放置在凹井中，就将测试插座基部20放置在例如处理机作业压机(handler work press)32中，并且将测试插座基部20夹持在处理机32中以预期对集成芯片进行测试。处理机/作业压机32使用夹持板34，其中夹持板34包围被测芯片。自动和手动的其它配置也可用于本发明。

法拉第笼是由诸如金属丝网或金属板等的导电材料制成的容器或包围件，法拉第笼使其包围的物体屏蔽外部电场。在芯片测试时，插座和周围元件上的静电荷产生可能干扰测试结果的外部电磁干扰(EMI，或噪音)。本发明形成围绕被测芯片的法拉第笼，用于在测试期间使芯片屏蔽EMI和噪音。

转向图3，插座基部20形成有EMI屏蔽件40，使得EMI屏蔽件40楔在基部20与夹持板34之间。屏蔽件由导电材料制成并可以为丝网或实心薄板。笼可以通过插在槽中、通过粘接、通过紧固或通过其它手段附接到基部20的上表面24。

图4示出了插座基部20的底表面28，包括连接到四个对角构件46的测试插座42。位于基部20的底的四个对角构件46与印刷电路板接触。印刷电路板上的对应路径接地。该接地电流行进穿过基部并行进进入EMI屏蔽件。屏蔽件用作装置的迷你法拉第笼，利用接地到印刷电路板的导电插座屏蔽件使装置屏蔽。

导电屏蔽件40优选被形成为插座基部20的一部分。换言之，作为单件(singlepiece)，插座可以被构造成包括屏蔽件40、芯片测试插座42和基部20，并且这些部件一起配合构成集成屏蔽件。此外，插座基部20与印刷电路板的接触足迹(contact footprint)由应用的接地要求限定。

屏蔽件40能够由四块独立的板40a或丝网构成，其放置在具有能够保持板的尺寸的凹部中。这四块板40a配合形成位于方形凹井26上方和周围的八边形，使得夹持件34接触屏蔽件40的上表面。

将理解的是，本公开仅是示例性的，并且还应当理解，在不超出本发明的范围的情况下，可以在细节方面，特别是在部件的形状、尺寸、材料和配置方面进行改变。因此，根据所附权利要求的语言限定本发明的范围，并且本发明的范围不以任何方式受限于前述说明和附图。

Claims (9)

1.一种用于微芯片的测试插座，所述测试插座包括：

基部，其包括多个对准通孔，用于将所述基部固定到处理机；

凹井，其居中地布置在所述基部内、包括多个电接触件，所述凹井具有能够接收微芯片的尺寸；

凹部，其位于所述基部的上表面、包围所述凹井；以及

导电的屏蔽件，其布置于所述凹部，所述导电的凹部被适配成将电荷引离所述微芯片。

2.根据权利要求1所述的测试插座，其特征在于，所述屏蔽件为八边形。

3.根据权利要求1所述的测试插座，其特征在于，所述屏蔽件由四块独立的板构成。

4.根据权利要求1所述的测试插座，其特征在于，所述屏蔽件由金属丝网制成。

5.根据权利要求1所述的测试插座，其特征在于，所述屏蔽件被适配成位于处理机的盖与所述基部之间。

6.根据权利要求1所述的测试插座，其特征在于，所述屏蔽件在处理机的盖与所述基部之间提供间隔。

7.根据权利要求1所述的测试插座，其特征在于，当所述基部位于接地的电路板上时，所述基部和所述屏蔽件形成围着所述微芯片的法拉第笼。

8.根据权利要求1所述的测试插座，其特征在于，所述屏蔽件围绕位于所述基部的所述凹井。

9.根据权利要求1所述的测试插座，其特征在于，所述屏蔽件部分地位于所述凹部中并部分地位于所述凹部上方。