CN107680986B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN107680986B
CN107680986B CN201710652086.XA CN201710652086A CN107680986B CN 107680986 B CN107680986 B CN 107680986B CN 201710652086 A CN201710652086 A CN 201710652086A CN 107680986 B CN107680986 B CN 107680986B
Authority
CN
China
Prior art keywords
pad
pads
layer
display device
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710652086.XA
Other languages
English (en)
Other versions
CN107680986A (zh
Inventor
金水晶
朴韩镐
余尚原
李大根
金准三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Priority to CN202310591723.2A priority Critical patent/CN116546842A/zh
Priority to CN202310594981.6A priority patent/CN116546844A/zh
Priority to CN202310592611.9A priority patent/CN116546843A/zh
Publication of CN107680986A publication Critical patent/CN107680986A/zh
Application granted granted Critical
Publication of CN107680986B publication Critical patent/CN107680986B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/129—Chiplets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/0217—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Theoretical Computer Science (AREA)
  • Plasma & Fusion (AREA)

Abstract

公开了一种显示装置，所述显示装置包括：显示面板，包括基体层、设置在基体层上的电路层和具有设置在基体层上的多个焊盘的焊盘部；驱动芯片，设置在焊盘部上并且包括多个芯片焊盘。多个焊盘包括：第一焊盘，具有比多个芯片焊盘中的对应的芯片焊盘小的面积；第二焊盘，电连接到电路层。

Description

显示装置
本申请要求于2016年8月2日提交的第10-2016-0098644号韩国专利申请的优先权和权益，出于所有目的，通过引用将上述申请包含于此，如同在这里充分阐述一样。
技术领域
示例性实施例涉及一种显示装置。更具体地，示例性实施例涉及一种包括在其中安装有驱动芯片的焊盘的显示装置。
背景技术
提供图像的诸如智能电话、笔记本计算机、导航系统和电视机中的每个的电子装置包括用于显示图像的显示面板。通常，纤薄和重量轻的平板显示面板被广泛用于显示面板，平板显示面板包括液晶显示面板、有机发光显示面板、等离子体显示面板和电泳显示面板。最近，正在开发折叠成特定形状的可折叠显示装置或弯曲柔性显示装置。由于可折叠显示装置和柔性显示装置纤薄、重量轻且不会折断，所以它不仅可以应用于IT相关产品，而且可以应用于服装或纸媒体。
本背景技术部分中公开的上述信息仅用于增强对发明构思的背景技术的理解，因此上述信息可能包含不形成本领域普通技术人员在本国已知的现有技术的信息。
发明内容
示例性实施例提供了一种用于有利于显示面板的焊盘与安装在焊盘上的元件的对准测量的显示装置。
另外的方面将在随后的具体实施方式中进行阐述，并部分地，将通过公开而变得清楚，或者可以通过发明构思的实践而被获知。
发明构思的示例性实施例公开了一种显示装置，所述显示装置包括：显示面板，包括基体层、设置在基体层上的电路层和具有设置在基体层上的多个焊盘的焊盘部；驱动芯片，设置在焊盘部上并且包括多个芯片焊盘，其中，多个焊盘包括：第一焊盘，具有比多个芯片焊盘中的对应的芯片焊盘小的面积；第二焊盘，电连接到电路层。
多个焊盘可以以M×N矩阵的形式来布置。
第一焊盘可以设置在第二行至第M-1行与第二列至第N-1列叠置的区域中。
第二焊盘可以具有等于或大于多个芯片焊盘中的对应的芯片焊盘的面积的面积。
多个芯片焊盘中的每个可以具有在第一方向上的第一宽度和在与第一方向交叉的第二方向上的第二宽度；第一焊盘具有在第一方向上的第三宽度和在第二方向上的第四宽度。
第一宽度可以大于第三宽度。
第二宽度可以大于第四宽度。
多个焊盘和多个芯片焊盘中的每个可以具有平行四边形形状。
多个焊盘和多个芯片焊盘中的每个可以具有矩形形状。
基体层可以是透明柔性基底。
第一焊盘可以与电路层电分离。
第一焊盘可以电连接到电路层。
至少一个对准区域可被限定在焊盘部中，第一焊盘可以设置在对准区域中。
第一焊盘和第二焊盘中的每个可被设置为多个，所述多个第一焊盘可以设置在对准区域中，所述多个第二焊盘可以设置在对准区域的外围。
发明构思的示例性实施例公开了一种显示装置，所述显示装置包括：显示面板，包括以M×N矩阵的形式布置的多个焊盘；驱动芯片，包括与多个焊盘电结合的多个芯片焊盘，其中，多个焊盘包括：第一焊盘，具有比多个芯片焊盘中的对应的芯片焊盘小的面积；第二焊盘，具有等于或大于多个芯片焊盘中的对应的芯片焊盘的面积的面积。
第二焊盘可以设置在第一行、第M行、第一列和第N列中，第一焊盘和第二焊盘可以设置在第二行至第M-1行与第二列至第N-1列叠置的区域中。
多个芯片焊盘可以具有在第一方向上的第一宽度和在与第一方向交叉的第二方向上的第二宽度，第一焊盘可以具有在第一方向上的第三宽度和在第二方向上的第四宽度，其中，第一宽度大于第三宽度或者第二宽度大于第四宽度。
发明构思的示例性实施例公开了一种显示装置，所述显示装置包括：基体层；电路层，设置在基体层上；焊盘部，电连接到电路层，设置在基体层上，并且具有限定在平坦表面上的连接区域和至少一个对准区域；驱动芯片，设置在焊盘部上，并且包括通过焊盘部电连接到电路层的多个芯片焊盘，其中，焊盘部设置在对准区域中，并且包括具有比多个芯片焊盘中的对应的芯片焊盘小的面积的第一焊盘和设置在连接区域中的第二焊盘。
对准区域可以被限定为被连接区域围绕。
多个芯片焊盘可以具有比第一焊盘大的面积并且具有比第二焊盘小的面积。
前面的总体描述和下面的详细描述是示例性的和解释性的，并意图提供对要求保护的主题的进一步解释。
附图说明
包括附图以提供对发明构思的进一步理解，附图包括在本说明书中并构成本说明书的一部分，附图示出了发明构思的示例性实施例，并与描述一起用于解释发明构思的原理。
图1是根据发明构思的示例性实施例的显示装置的透视图。
图2是根据发明构思的示例性实施例的显示装置的剖视图。
图3是根据发明构思的示例性实施例的显示模块的剖视图。
图4A是根据发明构思的示例性实施例的显示装置的平面图。
图4B是根据发明构思的示例性实施例的像素的等效电路图。
图4C和图4D是根据发明构思的实施例的显示面板的局部剖视图。
图5A是根据发明构思的示例性实施例的驱动芯片的芯片焊盘部的平面图。
图5B是根据发明构思的示例性实施例的焊盘部的平面图。
图5C是根据发明构思的示例性实施例的焊盘部的平面图。
图5D是沿图5B的线X-X'截取的剖视图。
图5E是沿图5B的线Y-Y'截取的剖视图。
图5F是沿图5B的线Y-Y'截取的剖视图。
图5G是示出焊盘部与驱动芯片彼此结合的状态的剖视图。
图6是示出根据发明构思的示例性实施例的显示装置的一部分的放大平面图。
图7A和图7B是示出对准测量方法的示意图。
图8A是示出根据发明构思的示例性实施例的显示装置的一部分的放大平面图。
图8B是示出根据发明构思的示例性实施例的显示装置的一部分的放大平面图。
图8C是示出根据发明构思的示例性实施例的显示装置的一部分的放大平面图。
图8D是示出根据发明构思的示例性实施例的显示装置的一部分的放大平面图。
图9A是根据发明构思的示例性实施例的焊盘部的平面图。
图9B是根据发明构思的示例性实施例的焊盘部的平面图。
具体实施方式
在下面的描述中，为了解释的目的，阐述了许多具体细节，以提供对各种示例性实施例的彻底理解。然而，明显的是，各种示例性实施例可以在没有这些具体细节或者在一个或更多个等同布置的情况下实施。在其它情况下，公知的结构和装置以框图的形式示出，以避免使各种示例性实施例不必要地模糊。
在附图中，为了清晰和描述的目的，可夸大层、膜、面板、区域等的尺寸和相对尺寸。另外，同样的附图标记表示同样的元件。
当元件或层被称作“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，该元件或层可直接在其它元件或层上、直接连接到或结合到其它元件或层，或者可以存在中间元件或中间层。然而，当元件或层被称作“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在中间元件或中间层。为了本公开的目的，“X、Y和Z中的至少一个(种/者)”以及“从由X、Y和Z组成的组中选择的至少一个(种/者)”可被解释为仅X、仅Y、仅Z，或者X、Y和Z中的两个(种/者)或更多个(种/者)的任意组合，诸如以XYZ、XYY、YZ和ZZ为例。同样的标号始终表示同样的元件。如这里所用的，术语“和/或”包括一个或更多个相关列出项的任意和全部组合。
虽然在这里可使用术语第一、第二等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该受这些术语限制。这些术语用来将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层和/或部分区分开。因此，在不脱离本公开的教导的情况下，下面讨论的第一元件、组件、区域、层和/或部分可被称为第二元件、组件、区域、层和/或部分。
为了描述的目的，在这里可使用诸如“在……之下”、“在……下方”、“下”、“在……之上”、“上”等的空间相对术语，并由此来描述如图中所示的一个元件或特征与其它元件或特征的关系。除了附图中绘出的方位之外，空间相对术语还意图包括在使用、运行和/或制造中的设备的不同方位。例如，如果附图中的设备被翻转，则被描述为“在”其它元件或特征“下方”或“之下”的元件将随后被定位为在所述其它元件或特征“之上”。因此，示例性术语“下方”可包含上方和下方这两种方位。此外，设备可被另外定位(例如，旋转90度或者在其它方位)，这样，相应地解释这里使用的空间相对描述语。
这里使用的术语是出于描述特定实施例的目的，并非意图限制。如这里所使用的，除非上下文另外清楚地指出，否则单数形式的“一个(种/者)”和“该/所述”也意图包括复数形式。此外，当在本说明书中使用术语“包含”、“包括”和/或它们的变形时，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组，但不排除存在或附加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
这里参照作为理想化示例性实施例和/或中间结构的示意图的剖视图来描述各种示例性实施例。如此，将预计由例如制造技术和/或公差导致的示出的形状的变化。因此，这里公开的示例性实施例不应被解释为局限于具体示出的区域的形状，而是将包括因例如制造导致的形状的偏差。附图中所示的区域本质上是示意性的，它们的形状不意图示出装置的区域的实际形状，并且不意图是限制性的。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本公开作为其一部分的领域的普通技术人员所通常理解的意思相同的意思。除非这里明确地如此定义，否则术语(诸如在通用字典中定义的术语)应该被解释为具有与在相关领域的上下文中它们的意思一致的意思，并且将不以理想化或者过于形式化的含义来解释它们。
图1是根据发明构思的示例性实施例的显示装置的透视图。
参照图1，示出了作为显示装置DD的示例的平板柔性显示装置。然而，发明构思还可以涉及可折叠显示装置、可卷曲显示装置或弯曲的显示装置，且不受具体的限制。另外，虽然在示出的示例性实施例中示出了柔性显示装置，但发明构思不限于此。根据示出的示例性实施例的显示装置DD可以是平坦的刚性显示装置或弯曲的刚性显示装置。除了诸如电视机和显示器的大尺寸电子装置之外，显示装置DD还可以用于诸如移动电话、平板电脑、汽车导航、游戏控制台和智能手表的中小型电子装置。
显示装置DD可以包括显示图像IM的显示表面IS，显示表面IS与由第一方向DR1和第二方向DR2限定的表面平行。显示装置DD的显示表面IS可以包括多个区域。显示装置DD可以包括显示图像IM的显示区域DD-DA和邻近于显示区域DD-DA的非显示区域DD-NDA。非显示区域DD-NDA是不显示图像的区域。
图1示出了作为图像IM的一个示例的花瓶。作为一个示例，显示区域DD-DA可以具有矩形形式。非显示区域DD-NDA可以围绕显示区域DD-DA。然而，发明构思不限于此，可以相对地设计显示区域DD-DA的形式和非显示区域DD-NDA的形式。
图2是根据发明构思的示例性实施例的显示装置DD的剖视图。图2示出了由第二方向DR2和第三方向DR3限定的剖面。
如图2所示，显示装置DD包括保护膜PM、显示模块DM、光学构件LM、窗口WM、第一粘合构件AM1、第二粘合构件AM2和第三粘合构件AM3。显示模块DM设置在保护膜PM和光学构件LM之间。光学构件LM设置在显示模块DM和窗口WM之间。第一粘合构件AM1将显示模块DM与保护膜PM结合，第二粘合构件AM2将显示模块DM与光学构件LM结合，第三粘合构件AM3将光学构件LM与窗口WM结合。
保护膜PM保护显示模块DM。保护膜PM提供暴露于外部的第一外表面OS-L，并且提供粘合到第一粘合构件AM1的粘合表面。保护膜PM防止外部湿气渗透到显示模块DM并吸收外部冲击。
保护膜PM可以包括作为基体基底的塑料膜。保护膜PM可以包括包含从这样的组中选择的一种的塑料膜，所述组由聚醚砜(PES)、聚丙烯酸酯、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚芳酯、聚酰亚胺(PI)、聚碳酸酯(PC)、聚(亚芳基醚砜)及其组合构成。
构成保护膜PM的材料不限于塑料树脂，并且可以包括有机/无机复合材料。保护膜PM可以包括填充在多孔有机层的孔中的无机材料和有机层。保护膜PM还可以包括在塑料膜处形成的功能层。功能层可以包括树脂层。功能层可以通过涂覆法形成。根据发明构思的示例性实施例，可以省略保护膜PM。
窗口WM可以保护显示模块DM免受外部冲击并向用户提供输入表面。窗口WM提供暴露于外部的第二外表面OS-U，并且提供粘附到第三粘合构件AM3的粘合表面。图1所示的显示表面IS可以是第二外表面OS-U。
窗口WM可以包括塑料膜。窗口WM可以具有多层结构。窗口WM可以具有从玻璃基底、塑料膜或塑料基底中选择的多层结构。窗口WM还可以包括边框图案。多层结构可以通过使用粘合层的粘合工艺或连续工艺来形成。
光学构件LM减小外部光反射率。光学构件LM可以至少包括偏振膜。光学构件LM还可以包括相位差膜。根据发明构思的示例性实施例，可以省略光学构件LM。
显示模块DM可以包括显示面板DP和触摸检测单元TS。触摸检测单元TS可以直接设置在显示面板DP上。在本说明书中，“直接设置”是指通过连续工艺“形成”，不包括通过额外的粘合层“附着”。然而，这是示例性的，并且触摸检测单元TS可以在形成在膜或基底上之后设置在薄膜密封层TFE上。
显示面板DP产生与输入的图像数据对应的图像IM(见图1)。显示面板DP提供第一显示面板表面BS1-L和沿厚度方向DR3与第一显示面板表面BS1-L面对的第二显示面板表面BS1-U。在示例性实施例中，尽管示例性地描述了显示面板DP，但是显示面板不限于此。
触摸检测单元TS获得外部输入的坐标信息。触摸检测单元TS可以通过电容方法检测外部输入。
虽然没有单独地示出，但是根据发明构思的示例性实施例的显示模块DM还可以包括抗反射层。抗反射层可以包括滤色器或导电层/绝缘层/导电层的层叠结构。抗反射层可以通过对从外部入射的光进行吸收、相消干涉或偏振来减小外部光反射率。抗反射层可以代替光学构件LM的功能。
第一粘合构件AM1、第二粘合构件AM2和第三粘合构件AM3中的每个可以是有机粘合层，诸如，光学透明粘合剂(OCA)膜、光学透明树脂(OCR)或压敏粘合剂(PSA)膜。有机粘合层可以包括粘合剂材料，诸如，聚氨酯、聚丙烯酸、聚酯、聚环氧(polyepoxy)树脂和聚乙酸乙烯酯。
图3是根据发明构思的示例性实施例的显示模块DM的剖视图。
参照图3，显示模块DM可以包括显示面板DP和触摸检测单元TS。图3示出了作为显示面板DP的一个示例的有机发光显示面板。然而，发明构思不限于此，显示面板DP可以是液晶显示面板、等离子体显示面板和电泳显示面板。
显示面板DP包括基体层SUB、设置在基体层SUB上的电路层DP-CL、发光器件层DP-OLED和薄膜密封层TFE。
基体层SUB可以包括至少一个塑料膜。基体层SUB可以包括塑料基底、玻璃基底、金属基底或作为透明柔性基底的有机/无机复合材料基底。塑料基底可以包括丙烯酸树脂、甲基丙烯酸树脂、聚异戊二烯、乙烯树脂、环氧树脂、聚氨酯树脂、纤维素树脂、硅氧烷类树脂、聚酰亚胺类树脂、聚酰胺类树脂和苝树脂中的至少一种。术语“透明”是指其透光率大于0％并且包括半透明。
电路层DP-CL可以包括多个绝缘层、多个导电层和半导体层。电路层DP-CL的多个导电层可以构成像素的信号线或控制电路。
发光器件层DP-OLED包括有机发光二极管。
薄膜密封层TFE将发光器件层DP-OLED密封。薄膜密封层TFE包括多个无机薄膜和在其间的至少一个有机薄膜。无机薄膜保护发光器件层DP-OLED免受湿气/氧的影响，有机薄膜保护发光器件层DP-OLED免受诸如灰尘颗粒的异物的影响。
触摸检测单元TS包括触摸传感器和触摸信号线。触摸传感器和触摸信号线可以具有单层或多层结构。触摸传感器和触摸信号线可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟锡锌(ITZO)、PEDOT、金属纳米线和石墨烯。触摸传感器和触摸信号线可以包括例如钼、银、钛、铜、铝或它们的合金的金属层。触摸传感器和触摸信号线可以具有相同或不同的层结构。
图4A是根据发明构思的示例性实施例的显示装置DD的平面图。
参照图4A，显示装置DD可以包括显示面板DP、驱动芯片IC和印刷电路板FPC。
显示面板DP包括在平面上的显示区域DA和非显示区域NDA。显示面板DP的显示区域DA和非显示区域NDA分别与显示装置DD的显示区域DD-DA(见图1)和非显示区域DD-NDA(见图1)对应。显示面板DP的显示区域DA和非显示区域NDA可以不必与显示装置DD的显示区域DD-DA(见图1)和非显示区域DD-NDA(见图1)相同，并且可以根据显示面板DP的结构/设计而变化。
显示面板DP包括多个像素PX。设置像素PX的区域可被限定为显示区域DA。在示例性实施例中，非显示区域NDA可以沿着显示区域DA的轮廓来限定。
显示面板DP包括栅极线GL、数据线DL、发光线EL、控制信号线SL-D、初始化电压线SL-Vint、电压线SL-VDD、第一焊盘部PAD1和第二焊盘部PAD2。
栅极线GL分别连接到多个像素PX中的对应像素PX，并且数据线DL分别连接到多个像素PX中的对应像素PX。每个发光线EL可被布置为与栅极线GL中的对应的栅极线平行。控制信号线SL-D可以向栅极驱动电路GDC提供控制信号。初始化电压线SL-Vint可以向多个像素PX提供初始化电压。电压线SL-VDD可以连接到多个像素PX并且向它们提供第一电压。电压线SL-VDD可以包括沿第一方向DR1延伸的多条线和沿第二方向DR2延伸的多条线。
连接栅极线GL和发光线EL的栅极驱动电路GDC可以设置在非显示区域NDA的一侧。栅极线GL、数据线DL、发光线EL、控制信号线SL-D、初始化电压线SL-Vint和电压线SL-VDD中的一些被设置在同一层，它们中的另一些被设置在不同的层。
第一焊盘部PAD1可以从要连接的数据线DL的末端延伸至设置在非显示区域NDA中的数据布线部DL-L。第二焊盘部PAD2可以连接到控制信号线SL-D、初始化电压线SL-Vint和电压线SL-VDD的端部。
驱动芯片IC可以电结合到第一焊盘部PAD1。驱动芯片IC可以将驱动信号和作为电信号的数据提供到显示区域DA的像素PX。驱动芯片IC和第一焊盘部PAD1可以通过各向异性导电膜(ACF)彼此电连接。然而，发明构思不限于此，驱动芯片IC和第一焊盘部PAD1可以通过焊料凸起接合。驱动芯片IC可以通过塑料上芯片(COP)方法或玻璃上芯片(COG)方法安装在显示面板DP上。
印刷电路板FPC可以电结合到第二焊盘部PAD2。印刷电路板FPC可以具有柔性性质。在结合到显示面板DP之后，印刷电路板FPC可以弯曲到显示面板DP的后表面。印刷电路板FPC可以传送用于控制显示面板DP的驱动的控制信号。印刷电路板FPC和第二焊盘部PAD2可以通过ACF彼此电连接。
电路层DP-CL(见图3)可以包括设置在显示区域DA中的显示电路层和设置在非显示区域NDA中的非显示电路层。显示电路层可以包括设置在显示区域DA中的栅极线GL、数据线DL、发光线EL、初始化电压线SL-Vint以及像素PX中的电路。非显示电路层可以包括栅极驱动电路、控制信号线SL-D、连接显示电路层和第一焊盘部PAD1的布线以及连接第一焊盘部PAD1和第二焊盘部PAD2的布线。
图4B是根据发明构思的示例性实施例的像素PX的等效电路图。
图4B示例性地示出了连接到栅极线GL、数据线DL和电压线SL-VDD的像素PX。像素PX的构造不限于此，并且可以进行修改和实施。
像素PX包括作为显示元件的有机发光二极管OLED。有机发光二极管OLED可以是前发光型二极管或后发光型二极管。像素PX包括作为用于驱动有机发光二极管OLED的驱动电路的第一晶体管TFT1(或开关晶体管)、第二晶体管TFT2(或驱动晶体管)和电容器CAP。
第一晶体管TFT1响应于向栅极线GL施加的扫描信号来输出向数据线DL施加的数据信号。电容器CAP充有与从第一晶体管TFT1接收的数据信号对应的电压。
第二晶体管TFT2连接到有机发光二极管OLED。第二晶体管TFT2与存储在电容器CAP中的电荷量对应地控制流经有机发光二极管OLED的驱动电流。有机发光装置OLED可以在第二晶体管TFT2的导通段期间发光。
图4C和图4D是根据发明构思的示例性实施例的显示面板DP的局部剖视图。
图4C示出了与图4B示出的等效电路的第一晶体管TFT1和电容器CAP对应的部分的剖面。图4D示出了与图4B示出的等效电路的第二晶体管TFT2和有机发光二极管OLED对应的部分的剖面。
如图4C和图4D所示，电路层DP-CL设置在基体层SUB上。第一晶体管TFT1的半导体图案AL1(在下文中称为第一半导体图案)和第二晶体管TFT2的半导体图案AL2(在下文中称为第二半导体图案)设置在基体层SUB上。第一半导体图案AL1和第二半导体图案AL2可以相同或不同地选自非晶硅、多晶硅和金属氧化物半导体。
虽然未分别示出，但是功能层可以进一步设置在基体层SUB的一个表面上。功能层包括阻挡层或缓冲层中的至少一种。第一半导体图案AL1和第二半导体图案AL2可以设置在阻挡层或缓冲层上。
用于覆盖第一半导体图案AL1和第二半导体图案AL2的第一绝缘层12设置在基体层SUB上。第一绝缘层12可以包括有机层和/或无机层。特别地，第一绝缘层12可以包括多个无机薄膜。多个无机薄膜可以包括氮化硅层和氧化硅层。
第一晶体管TFT1的控制电极GE1(在下文中称为第一控制电极)和第二晶体管TFT2的控制电极GE2(在下文中称为第二控制电极)设置在第一绝缘层12上。电容器CAP的第一电极E1设置在第一绝缘层12上。可以根据与栅极线GL(见图4A)相同的光刻工艺来制造第一控制电极GE1、第二控制电极GE2和第一电极E1。即，第一电极E1可以由相同的材料形成，可以具有相同的层叠结构，并且可以与栅极线GL设置在同一层上。
用于覆盖第一控制电极GE1、第二控制电极GE2和第一电极E1的第二绝缘层14设置在第一绝缘层12上。第二绝缘层14可以包括有机层和/或无机层。特别地，第二绝缘层14可以包括多个无机薄膜。多个无机薄膜可以包括氮化硅层和氧化硅层。
数据线DL(见图4A)可以设置在第二绝缘层14上。第一晶体管TFT1的输入电极SE1(在下文中称为第一输入电极)和输出电极DE1(在下文中称为第一输出电极)设置在第二绝缘层14上。第二晶体管TFT2的输入电极SE2(在下文中称为第二输入电极)和输出电极DE2(在下文中称为第二输出电极)设置在第二绝缘层14上。第一输入电极SE1可以从数据线DL中的对应的数据线分支。电源线PL(见图4A)可以与数据线DL设置在同一层上。第二输入电极SE2可以从电源线PL分支。
电容器CAP的第二电极E2设置在第二绝缘层14上。第二电极E2可以根据与数据线DL和电源线PL相同的光刻工艺来制造，可以由与数据线DL和电源线PL相同的材料来形成，可以与数据线DL和电源线PL具有相同的层叠结构，并且可以与数据线DL和电源线PL设置在同一层上。
第一输入电极SE1和第一输出电极DE1中的每个通过贯穿第一绝缘层12和第二绝缘层14的第一通孔CH1和第二通孔CH2连接到第一半导体图案AL1。第一输出电极DE1可以电连接到第一电极E1。例如，第一输出电极DE1可以经由贯穿第二绝缘层14的通孔(未示出)连接到第一电极E1。第二输入电极SE2和第二输出电极DE2中的每个通过贯穿第一绝缘层12和第二绝缘层14的第三穿透孔CH3和第四穿透孔CH4连接到第二半导体图案AL2。另一方面，根据发明构思的另一示例性实施例，第一晶体管TFT1和第二晶体管TFT可以被修改为底栅结构并且可被实施为底栅结构。
用于覆盖第一输入电极SE1、第一输出电极DE1、第二输入电极SE2和第二输出电极DE2的第三绝缘层16设置在第二绝缘层14上。第三绝缘层16可以包括有机层和/或无机层。特别地，第三绝缘层16可以包括用于提供平坦表面的有机材料。
根据像素的电路结构，可以省略第一绝缘层12、第二绝缘层14和第三绝缘层16中的一个。第二绝缘层14和第三绝缘层16中的每个可以被定义为层间绝缘层。层间绝缘层设置在基于层间绝缘层在下部布置的导电图案与在上部布置的导电图案之间，以使导电图案绝缘。
电路层DP-CL包括虚设导电图案。虚设导电图案与半导体图案AL1和AL2、控制电极GE1和GE2或输出电极DE1和DE2设置在同一层中。虚设导电图案可以设置在非显示区域NDA中(见图4A)。将在后面详细描述虚设导电图案。
发光元件层DP-OLED设置在第三绝缘层16上。像素限定层PXL和有机发光二极管OLED设置在第三绝缘层16上。阳极AE设置在第三绝缘层16上。阳极AE经由贯穿第三绝缘层16的第五通孔CH5连接到第二输出电极DE2。开口部OP被限定在像素限定层PXL中。像素限定层PXL的开口部OP暴露阳极AE的至少一部分。
发光元件层DP-OLED包括发光区域PXA和与发光区域PXA邻近的非发光区域NPXA。非发光区域NPXA可以围绕发光区域PXA。根据本示例性实施例，对应于阳极AE来限定发光区域PXA。然而，发光区域PXA不限于此，只要发光区域PXA被限定为产生光的区域就足够了。发光区域PXA可被限定为与由开口部OP暴露的阳极AE的部分区域对应。
空穴控制层HCL可以共同地设置在发光区域PXA和非发光区域NPXA中。虽然在图中未单独示出，但是诸如空穴控制层HCL的公共层可以共同地形成在多个像素PX(见图4A)中。
有机发光层EML设置在空穴控制层HCL上。有机发光层EML可以仅设置在与开口部OP对应的区域中。即，可以在多个像素PX中的每个处划分并形成有机发光层EML。
电子控制层ECL设置在有机发光层EML上。阴极CE设置在电子控制层ECL上。阴极CE共同地设置在多个像素PX处。
虽然根据本示例性实施例示出了图案化的有机发光层EML，但是有机发光层EML可以共同地设置在多个像素PX中。在这点上，有机发光层EML可以产生白光。另外，有机发光层EML可以具有多层结构。
根据本示例性实施例，薄膜密封层TFE直接覆盖阴极CE。根据发明构思的示例性实施例，可以进一步设置用于覆盖阴极CE的覆盖层。在这点上，薄膜密封层TFE直接覆盖该覆盖层。
图5A是根据发明构思的示例性实施例的驱动芯片IC(见图4A)的芯片焊盘部IC-PAD的平面图。图5B是根据发明构思的示例性实施例的第一焊盘部PAD1的平面图。
参照图5A，芯片焊盘部IC-PAD可以设置在驱动芯片IC(见图4A)接触第一焊盘部PAD1的表面上。芯片焊盘部IC-PAD可以电连接到驱动芯片IC(见图4A)内部的电路。
芯片焊盘部IC-PAD可以包括多个芯片焊盘IP，第一焊盘部PAD1可以包括多个焊盘PD。多个芯片焊盘IP中的每个和多个焊盘PD中的每个可以一一对应地彼此面对。因此，多个芯片焊盘IP和多个焊盘PD可以具有相同的布置。
多个芯片焊盘IP可以以M×N矩阵的形式来布置。即，可以沿着第一方向DR1布置M(M是1或更大的整数)个芯片焊盘，可以沿着第二方向DR2布置N(N是1或更大的整数)个芯片焊盘。
多个芯片焊盘IP中的布置在与第二方向DR2的宽度的中心叠置的中间区域CP中的芯片焊盘IP-C可以具有矩形形状。虽然图5A示出了只有一列的芯片焊盘IP-C(在下文中，该列在详细描述中被称为与第一方向DR1平行)具有矩形形状，但发明构思不限于此。例如，多个列中的芯片焊盘IP-C可以在中间区域CP中具有矩形形状。除了设置在中间区域CP中的芯片焊盘IP-C之外，剩余的芯片焊盘IP可以具有平行四边形形状。
相对于其间的芯片焊盘IP-C彼此面对布置的芯片焊盘IP可以具有彼此对称的形状。在图5A中，芯片焊盘IP可以具有平行四边形形状。
每个芯片焊盘IP可以具有第一面积。每个芯片焊盘IP可以具有在第一方向DR1上的第一宽度WT1和在第二方向DR2上的第二宽度WT2。第一面积可以是第一宽度WT1和第二宽度WT2的乘积。
参照图5B，可以以M×N矩阵的形式布置多个焊盘PD。即，可以沿着第一方向DR1布置M(M是1或更大的整数)个焊盘，可以沿着第二方向DR2布置N(N是1或更大的整数)个焊盘。在图5B中，M为3。虽然在图5A和图5B中示出了多个芯片焊盘IP的数量等于多个焊盘PD的数量的一个示例，但是发明构思不限于此。多个芯片焊盘IP的数量和多个焊盘PD的数量可以不同。
多个焊盘PD中的布置在与第二方向DR2的宽度的中心叠置的中间区域CP中的焊盘PD-C可以具有矩形形状。虽然图5B示例性地示出了仅一列中的焊盘PD-C具有矩形形状，但是发明构思不限于此。例如，多个列中的焊盘PD-C可以在中间区域CP中具有矩形形状。除了设置在中间区域CP中的焊盘PD-C之外，剩余的焊盘PD可以具有平行四边形形状。
当基体层SUB(见图3)包括塑料膜时，基体层SUB可以通过预定的工艺延伸或收缩。当基体层SUB(见图3)延伸时，焊盘PD之间的间隔增加。在焊盘PD具有平行四边形形状的情况下，当驱动芯片IC升高到比焊盘PD的中心高并附着时，即使焊盘PD之间的间隔增大，驱动芯片IC的芯片焊盘IP也可以一一对应地附着到焊盘PD。此外，当基体层SUB(见图3)收缩时，焊盘PD之间的间隔减小。每当焊盘PD具有平行四边形形状，当驱动芯片IC比焊盘PD的中心低并附着时，即使焊盘PD之间的间隔减小，驱动芯片IC的芯片焊盘IP也可以一一对应地附着到焊盘PD。
多个焊盘PD可以包括第一焊盘PD1和第二焊盘PD2。第一焊盘PD1可以具有比芯片焊盘IP的第一面积小的第二面积。第二焊盘PD2可以具有比第二面积大的第三面积。第三面积可以大于第一面积。即，第一焊盘PD1的第二面积<芯片焊盘IP的第一面积<第二焊盘PD2的第三面积。只要第二焊盘PD2的第三面积比第二面积大就足够了，可以对第三面积进行各种修改。例如，第二焊盘PD2的第三面积可以等于或小于芯片焊盘IP的第一面积。
第一焊盘PD1可以具有在第一方向DR1上的第三宽度WT3和在第二方向DR2上的第四宽度WT4。第二焊盘PD2可以具有在第一方向DR1上的第五宽度WT5和在第二方向DR2上的第六宽度WT6。第二面积可以是第三宽度WT3和第四宽度WT4的乘积。第三面积可以是第五宽度WT5和第六宽度WT6的乘积。
设置第一焊盘部PAD1的第一焊盘PD1的区域限定为对准区域ALA，设置第二焊盘PD2的区域限定为连接区域CNA。虽然图5B示例性地示出了四个第一焊盘PD1设置在一个对准区域ALA中，但是发明构思不限于此。设置在一个对准区域ALA中的第一焊盘PD1的数量可以是一个或更多个。此外，图5B示例性地示出了在第一焊盘部PAD1中限定了两个对准区域ALA。然而，发明构思不限于此。例如，根据显示面板DP(见图4)的尺寸，对准区域ALA的数量可以是两个或更多个，或者可以是一个。
对准区域ALA可以设置在第M行中。具体地，图5A中的对准区域ALA可以布置在第三行中。对准区域ALA可以设置在多个焊盘PD的最外面。设置在对准区域ALA中的第一焊盘PD1可以与电路层DP-CL(见图3)电分离。即，第一焊盘PD1可以是浮动图案。第一焊盘PD1可以仅用于对准确认，且不用于传送预定的信号。然而，发明构思不限于此，第一焊盘PD1可以电连接到电路层DP-CL(见图3)。
图5C是根据发明构思的示例性实施例的第一焊盘部PAD1-1的平面图。
当将图5C的第一焊盘部PAD1-1与图5B的第一焊盘部PAD1进行比较时，对准区域ALA的位置存在差异。这将在下面更详细地描述。
第一焊盘部PAD1-1可以包括多个焊盘PD。多个焊盘PD可以以M×N矩阵的形式来布置。即，可以沿着第一方向DR1布置M个焊盘，可以沿着第二方向DR2布置N个焊盘。
图5B示出了在第M行(在下文中，详细描述中的行是指该行平行于第二方向DR2)中设置对准区域ALA(见图5B)。然而，图5C的对准区域ALA不必设置在第M行中。更具体地，对准区域ALA可以布置在第二行至第M-1行中的至少一行中。多个焊盘PD中的最外面的焊盘全部可以是第二焊盘PD2。对准区域ALA可以被连接区域CNA围绕。具体地讲，与对准区域ALA相邻的所有区域可以是连接区域CNA。
如果对准区域ALA没有被限定在最外面，那么对准测量会更容易。更具体地，在基体层SUB(见图3)至少包含一层塑料膜的情况下，在安装驱动芯片IC(见图3)的工艺中可以弯曲基体层SUB(见图3)。在布置有对准区域ALA的第二行至第M-1行中，可以不发生弯曲，因此对准测量会更容易。
此外，对准区域ALA可以布置在第二列至第N-1列中的至少一列中。即使在这种情况下，在第二列至第N-1列也不会发生弯曲，因此对准测量会更容易。
图5D是沿图5B的线X-X'截取的剖视图。图5E和图5F是沿着图5B的线Y-Y'截取的剖视图。图5D至图5F是沿着与焊盘PD(见图5B)的长边方向平行的第四方向DR4截取的剖视图。即，图5D至图5F是由第四方向DR4和第三方向DR3限定的剖视图。
在图5D中，第二焊盘PD2可以包括多个层。例如，第二焊盘PD2可以包括第一子焊盘层DL-La和第二子焊盘层PD-S2。第一子焊盘层DL-La可以从数据布线部DL-L(见图4A)延伸。即，第一子焊盘层DL-La可以与数据布线部DL-L(见图4A)设置在同一层上。第二子焊盘层PD-S2可以通过第一接触孔CNTa连接到第一子焊盘层DL-La。第一接触孔CNTa贯穿第三绝缘层16。
虽然图5D示出了第二焊盘PD2由两层构成，但是发明构思不限于此。例如，第二焊盘PD2可以由单层构成或者可以由三层或更多层形成。
图5E示出了第一焊盘PD1的剖视图。第一焊盘PD1可以与电路层DP-CL(见图3)电分离。即，第一焊盘PD1可以是浮动图案。
第一焊盘PD1可以与上述参照图5D描述的第二焊盘PD2的第二子焊盘层PD-S2设置在同一层上。例如，在本示例性实施例中，第一焊盘PD1和第二子焊盘层PD-S2可以设置在第三绝缘层16上。虽然图5E示出了第一焊盘PD1由单层构成，但发明构思不限于此。例如，第一焊盘PD1可以由多个层构成。
在图5F中，第一焊盘PD1可以包括多个层。例如，第一焊盘PD1可以包括第一子焊盘层DL-Lb和第二子焊盘层PD-S1。第一子焊盘层DL-Lb可以从数据布线部DL-L(见图4A)延伸。即，第一子焊盘层DL-Lb可以与数据布线部DL-L(见图4A)设置在同一层上。第二子焊盘层PD-S1可以通过第二接触孔CNTb连接到第一子焊盘层DL-Lb。第二接触孔CNTb贯穿第三绝缘层16。
图5D和图5F示出了第一焊盘PD1和第二焊盘PD2可以分别包括从数据布线部DL-L延伸的第一子焊盘层DL-La和DL-Lb。然而，除了数据布线部DL-L之外，发明构思的示例性实施例可以包括图4A中示出的布线，或者与包括在触摸感测单元中的感测线电连接的焊盘。例如，描述了第一焊盘和第二焊盘电连接到设置在第一绝缘层12上的布线(例如，栅极线)，并且包括设置在第一绝缘层12上的子焊盘层。在这种情况下，第一焊盘和第二焊盘中的最上层(例如，设置在第三绝缘层16上的子焊盘层)可以通过贯穿第二绝缘层14和第三绝缘层16的接触孔(未示出)电连接到子焊盘层。
图5G是示出焊盘部与驱动芯片彼此结合的状态的剖视图。
图5G是连接区域CNA和对准区域ALA的剖视图。更具体地，是说明相应的芯片焊盘IP结合到图5D的第二焊盘PD2和图5E的第一焊盘PD1的状态的剖视图。
在连接区域CNA中，第二焊盘PD2和驱动芯片IC的芯片焊盘IP可以通过各向异性导电膜EM结合。在对准区域ALA中，第一焊盘PD1和驱动芯片IC的芯片焊盘IP可以通过各向异性导电膜EM结合。然而，发明构思不限于此，第二焊盘PD2和驱动芯片IC的芯片焊盘IP以及第一焊盘PD1和驱动芯片IC的芯片焊盘IP可以通过焊料凸起结合。
关于第四方向DR4，第二焊盘PD2的长度大于第一焊盘PD1的长度。当从第三方向DR3观看时，与第二焊盘PD2结合的芯片焊盘IP可被第二焊盘PD2隐藏，因此可以是不可见的。然而，与第一焊盘PD1结合的芯片焊盘IP在第四方向DR4上的长度大于第一焊盘PD1的在第四方向DR4上的长度。因此，当从第三方向DR3观看时，可以检查与第一焊盘PD1结合的芯片焊盘IP的位置。
图6是示出根据发明构思的示例性实施例的显示装置的一部分的放大平面图。
参照图6，第一焊盘PD1和第二焊盘PD2由实线示出，芯片焊盘IP由虚线示出。
在图6中，芯片焊盘IP的第二宽度WT2、第一焊盘PD1的第四宽度WT4和第二焊盘PD2的第六宽度WT6可以彼此相等。第一焊盘PD1的第三宽度WT3可以小于芯片焊盘IP的第一宽度WT1和第二焊盘PD2的第五宽度WT5。芯片焊盘IP的第一宽度WT1可以大于第一焊盘PD1的第三宽度WT3并小于第二焊盘PD2的第五宽度WT5。第二焊盘PD2的第五宽度WT5可以大于芯片焊盘IP的第一宽度WT1和第一焊盘PD1的第三宽度WT3。
根据发明构思的示例性实施例，可以测量暴露的芯片焊盘IP的宽度，以便容易地测量芯片焊盘IP的位置是否与对准余量内的范围对应。图7A和图7B是示出对准测量方法的示意图。
图7A和图7B示出了检查驱动芯片IC是否在显示面板DP上恰当地对准的示例。由于驱动芯片IC是不透明的，因此难以确认驱动芯片IC在显示面板DP的上表面上的对准是否正确。因此，能够测试在显示面板DP下方驱动芯片IC是否恰当地对准。
通过使用显示面板DP下方的光源LS将光发射到显示面板DP的后表面。发射在显示面板DP的后表面上的光可被反射并入射到测量装置MS。例如，测量装置MS可以是用于拍摄显示面板DP的后表面的诸如照相机的装置。由于显示面板DP的基体层SUB(见图3)是透明的，所以可以在显示面板DP的后表面上测量对准。
图7B示出了由测量装置MS拍摄的一个芯片焊盘IP和一个第一焊盘PD1。由于第一焊盘PD1的面积小于芯片焊盘IP，所以可以观察暴露于第一焊盘PD1的外围的芯片焊盘IP。
根据发明构思的示例性实施例，可以测量暴露的芯片焊盘IP的宽度，以便容易地测量宽度差是否与对准余量内的范围对应。例如，基于第一焊盘PD1测量暴露的芯片焊盘IP的宽度。在图7B中，暴露于第一焊盘PD1的一侧的芯片焊盘IP的宽度被测量为第一宽度DTx，暴露于第一焊盘PD1的另一侧的芯片焊盘IP的宽度被测量为第二宽度DTy。
能够测量以下值是否与预定的对准余量内的范围对应：通过第一宽度DTx和第二宽度DTy的和除以2而获得的值与第一宽度DTx之间的差值，以及通过第一宽度DTx和第二宽度DTy的和除以2而获得的值与第二宽度DTy之间的差值。
根据本发明的示例性实施例，能够容易地测量通过显示面板DP的后表面基于第一焊盘PD1暴露的芯片焊盘IP的宽度。因此，可以简化缺陷检测测试工艺，并且可以容易地检查质量。结果，可以提高制造产量和产品可靠性。
图8A是示出显示装置的一部分的放大平面图。
参照图8A，焊盘PD-1由实线示出，芯片焊盘IP由虚线示出。
芯片焊盘IP的第一宽度WT1和第一焊盘PD1-1的第三宽度WT3-1可以彼此相等。第二焊盘PD2的第五宽度WT5可以大于芯片焊盘IP的第一宽度WT1和第一焊盘PD1的第三宽度WT3-1。
第一焊盘PD1-1的第四宽度WT4-1可以小于芯片焊盘IP的第二宽度WT2。因此，可以测量相对于第一焊盘PD1-1在第二方向DR2上暴露的芯片焊盘IP，以确定对准是否正确。
图8B是示出显示装置的一部分的放大平面图。
参照图8B，焊盘PD-2由实线示出，芯片焊盘IP由虚线示出。
第一焊盘PD1-2的第三宽度WT3-2小于芯片焊盘IP的第一宽度WT1，第一焊盘PD1-2的第四宽度WT4-2小于芯片焊盘IP的第二宽度WT2。因此，基于第一焊盘PD1-2测量在第一方向DR1和第二方向DR2上暴露的芯片焊盘IP，以便测量对准是否正确。
图8C是示出显示装置的一部分的放大平面图。
参照图8C，焊盘PD-3由实线示出，芯片焊盘IP由虚线示出。
第一焊盘PD1-3的第三宽度WT3-3可以小于芯片焊盘IP的第一宽度WT1和第二焊盘PD2的第五宽度WT5。第一焊盘PD1-3的第四宽度WT4-3可以大于芯片焊盘IP的第二宽度WT2。可以测量相对于第一焊盘PD1-3在第一方向DR1上暴露的芯片焊盘IP，以确定对准是否正确。
图8D是示出显示装置的一部分的放大平面图。
参照图8D，焊盘PD-4由实线示出，芯片焊盘IP由虚线示出。
第一焊盘PD1-4的第三宽度WT3-4等于第二焊盘PD2的第五宽度WT5，并且大于芯片焊盘IP的第一宽度WT1。第一焊盘PD1-4的第四宽度WT4-4可以大于芯片焊盘IP的第二宽度WT2。可以测量相对于第一焊盘PD1-4在第二方向DR2上暴露的芯片焊盘IP，以确定对准是否正确。
图9A是根据发明构思的示例性实施例的焊盘部的平面图。
参照图9A，第一焊盘部PAD1-2可以包括多个焊盘PD-5。多个焊盘PD-5可以全部具有矩形形状。
焊盘PD-5可以包括第一焊盘PD1-5和第二焊盘PD2-1。第一焊盘PD1-5可以设置在对准区域ALA中，第二焊盘PD2-1可以设置在连接区域CNA中。
尽管在图9A中示出了多个焊盘PD-5中的布置在最外面的全部焊盘为第二焊盘PD2-1，但是多个焊盘PD-5中的第一焊盘PD1-5和第二焊盘PD2-1可被设置在最外面。
图9B是根据发明构思的示例性实施例的焊盘部的平面图。
参照图9B，第一焊盘部PAD1-3可以包括多个焊盘PD-6。多个焊盘PD-6可以由沿着第二方向DR2布置的第一行焊盘PDM1和沿第二方向DR2布置并与第一行焊盘PDM1在第二方向DR2上部分叠置的第二行焊盘PDM2来限定。第一行焊盘PDM1和第二行焊盘PDM2可以沿着第一方向DR1顺序地交替布置。
第一行焊盘PDM1和第二行焊盘PDM2可以在第一方向DR1上不彼此叠置。一个第一行焊盘PDM1和一个第二行焊盘PDM2可以沿第二方向DR2交替地布置。
焊盘PD-6可以包括第一焊盘PD1-6和第二焊盘PD2-2。第一焊盘PD1-6布置在第一对准区域ALA-1或第二对准区域ALA-2中，第二焊盘PD2-2布置在连接区域CNA中。
虽然在图9B中示出了第一对准区域ALA-1和第二对准区域ALA-2，但是可以省略第一对准区域ALA-1和第二对准区域ALA-2中的任一个。
设置在第一对准区域ALA-1中的第一焊盘PD1-6可以沿着第二方向DR2平行地布置。设置在第二对准区域ALA-2中的第一焊盘PD1-6可以以菱形形状布置。示例性地示出了第一焊盘PD1-6的布置形式，但是可以将其修改为除示出的布置形式之外的不同形式。
根据发明构思的实施例，用于测量对准的显示面板的焊盘的尺寸小于驱动芯片的芯片焊盘的尺寸。因此，能够容易地检查驱动芯片是否恰当地在与显示面板的安装驱动芯片的上表面面对的后表面上对准在显示面板上。
虽然这里已经描述了某些示例性实施例和实施方式，但是其它实施例和修改通过该描述将是明显的。因此，发明构思不限于这样的实施例，而是相反地限于所提出的权利要求以及各种明显的修改和等同布置的更宽的范围。

Claims (14)

1.一种显示装置，所述显示装置包括：
显示面板，包括基体层、设置在所述基体层上的电路层和包括设置在所述基体层上的多个焊盘的焊盘部；以及
驱动芯片，设置在所述焊盘部上并且包括多个芯片焊盘，
其中，所述基体层上的多个焊盘包括：第一焊盘，具有比所述芯片焊盘中的对应的芯片焊盘小的面积；第二焊盘，电连接到所述电路层。
2.如权利要求1所述的显示装置，其中，所述基体层上的多个焊盘以M×N矩阵的形式来布置，其中，M和N是1或更大的整数。
3.如权利要求2所述的显示装置，其中，所述第一焊盘设置在第二行至第M-1行与第二列至第N-1列叠置的区域中，其中，M和N是4或更大的整数。
4.如权利要求1所述的显示装置，其中，所述第二焊盘具有等于或大于所述多个芯片焊盘中的对应的芯片焊盘的面积的面积。
5.如权利要求1所述的显示装置，其中，所述多个芯片焊盘中的每个具有在第一方向上的第一宽度和在与所述第一方向交叉的第二方向上的第二宽度；以及
所述第一焊盘具有在所述第一方向上的第三宽度和在所述第二方向上的第四宽度。
6.如权利要求5所述的显示装置，其中，所述第一宽度大于所述第三宽度。
7.如权利要求5所述的显示装置，其中，所述第二宽度大于所述第四宽度。
8.如权利要求1所述的显示装置，其中，所述基体层上的多个焊盘和所述芯片焊盘中的每个具有平行四边形形状。
9.如权利要求1所述的显示装置，其中，所述基体层上的多个焊盘和所述芯片焊盘中的每个具有矩形形状。
10.如权利要求1所述的显示装置，其中，所述基体层包括透明柔性基底。
11.如权利要求1所述的显示装置，其中，所述第一焊盘与所述电路层电分离。
12.如权利要求1所述的显示装置，其中，所述第一焊盘电连接到所述电路层。
13.如权利要求1所述的显示装置，其中，至少一个对准区域被限定在所述焊盘部中，所述第一焊盘设置在所述对准区域中。
14.如权利要求13所述的显示装置，其中，所述第一焊盘和所述第二焊盘中的每个被设置为多个，多个第一焊盘设置在所述对准区域中，多个第二焊盘设置在所述对准区域的外围。
CN201710652086.XA 2016-08-02 2017-08-02 显示装置 Active CN107680986B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202310591723.2A CN116546842A (zh) 2016-08-02 2017-08-02 显示装置
CN202310594981.6A CN116546844A (zh) 2016-08-02 2017-08-02 显示装置
CN202310592611.9A CN116546843A (zh) 2016-08-02 2017-08-02 显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160098644A KR102638304B1 (ko) 2016-08-02 2016-08-02 표시장치
KR10-2016-0098644 2016-08-02

Related Child Applications (3)

Application Number Title Priority Date Filing Date
CN202310594981.6A Division CN116546844A (zh) 2016-08-02 2017-08-02 显示装置
CN202310592611.9A Division CN116546843A (zh) 2016-08-02 2017-08-02 显示装置
CN202310591723.2A Division CN116546842A (zh) 2016-08-02 2017-08-02 显示装置

Publications (2)

Publication Number Publication Date
CN107680986A CN107680986A (zh) 2018-02-09
CN107680986B true CN107680986B (zh) 2023-06-13

Family

ID=59676975

Family Applications (4)

Application Number Title Priority Date Filing Date
CN202310592611.9A Pending CN116546843A (zh) 2016-08-02 2017-08-02 显示装置
CN201710652086.XA Active CN107680986B (zh) 2016-08-02 2017-08-02 显示装置
CN202310594981.6A Pending CN116546844A (zh) 2016-08-02 2017-08-02 显示装置
CN202310591723.2A Pending CN116546842A (zh) 2016-08-02 2017-08-02 显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310592611.9A Pending CN116546843A (zh) 2016-08-02 2017-08-02 显示装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN202310594981.6A Pending CN116546844A (zh) 2016-08-02 2017-08-02 显示装置
CN202310591723.2A Pending CN116546842A (zh) 2016-08-02 2017-08-02 显示装置

Country Status (4)

Country Link
US (4) US10410987B2 (zh)
EP (1) EP3279722B1 (zh)
KR (2) KR102638304B1 (zh)
CN (4) CN116546843A (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102578589B1 (ko) * 2016-09-30 2023-09-14 엘지디스플레이 주식회사 플렉서블 표시장치
JP2019020448A (ja) * 2017-07-11 2019-02-07 株式会社ジャパンディスプレイ 表示装置
CN107170880B (zh) * 2017-07-14 2019-09-27 上海天马微电子有限公司 发光单元及显示装置
JP2019066750A (ja) * 2017-10-04 2019-04-25 株式会社ジャパンディスプレイ 表示装置
CN107833524B (zh) * 2017-11-16 2023-11-14 京东方科技集团股份有限公司 一种芯片、柔性显示面板及显示装置
CN113053250B (zh) * 2017-12-28 2022-10-04 乐金显示有限公司 可折叠显示器
KR102507222B1 (ko) * 2018-05-14 2023-03-07 삼성디스플레이 주식회사 표시 장치
CN110557887B (zh) * 2018-05-31 2021-10-12 京东方科技集团股份有限公司 电路对位组件及显示装置
KR20200000508A (ko) 2018-06-22 2020-01-03 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 전자 장치, 및 이의 제조 방법
KR102573704B1 (ko) 2018-09-06 2023-09-04 삼성디스플레이 주식회사 만입된 형상의 표시부를 포함하는 표시 장치
US11023011B2 (en) * 2018-09-28 2021-06-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device for attaching to a flexible display and a method of manufacturing the same
CN109523912B (zh) * 2018-12-13 2021-03-16 厦门天马微电子有限公司 显示面板和显示装置
KR20200113094A (ko) 2019-03-21 2020-10-06 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200115756A (ko) * 2019-03-25 2020-10-08 삼성디스플레이 주식회사 회로기판 및 이를 포함한 표시장치
CN110174968B (zh) * 2019-05-24 2023-01-10 武汉天马微电子有限公司 一种显示装置
JP7309501B2 (ja) * 2019-07-19 2023-07-18 株式会社ジャパンディスプレイ 電子機器
US11177230B2 (en) * 2020-01-08 2021-11-16 Novatek Microelectronics Corp. Electronic device including at least one row of bumps
US11980070B2 (en) 2020-06-15 2024-05-07 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel and display apparatus

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050014378A (ko) * 2003-07-31 2005-02-07 엘지전자 주식회사 전계 발광 표시장치 및 그 제조방법
CN1921095A (zh) * 2005-08-24 2007-02-28 三星电子株式会社 半导体芯片、显示屏板及其制造方法
CN102034780A (zh) * 2009-10-01 2011-04-27 三星电子株式会社 集成电路芯片、具有该芯片的倒装芯片封装和其制造方法
CN103811529A (zh) * 2012-11-06 2014-05-21 三星显示有限公司 显示面板、薄膜覆晶及包括该面板和薄膜覆晶的显示装置
CN105448252A (zh) * 2014-09-23 2016-03-30 三星显示有限公司 弯曲显示装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209210A (ja) * 1997-01-20 1998-08-07 Sharp Corp 半導体装置及びその製造方法並びにその検査方法
US20030104687A1 (en) * 2001-12-04 2003-06-05 International Business Machines Corporation Temporary chip attach structure with thin films
JP3924481B2 (ja) * 2002-03-08 2007-06-06 ローム株式会社 半導体チップを使用した半導体装置
JP3918708B2 (ja) * 2002-10-08 2007-05-23 セイコーエプソン株式会社 回路基板及びその製造方法、転写チップ、転写元基板、電気光学装置、電子機器
KR20040052578A (ko) 2004-04-06 2004-06-23 서대식 이방성 도전입자 형태가 확인되는 구조를 가진평판디스플레이
JP2006251281A (ja) 2005-03-10 2006-09-21 Seiko Epson Corp 電気光学装置およびその製造方法、ならびに画像形成装置および画像読み取り装置
KR20070007633A (ko) * 2005-07-11 2007-01-16 삼성전자주식회사 테이프 캐리어 패키지 및 이를 포함하는 액정표시장치
KR20080001330A (ko) * 2006-06-29 2008-01-03 엘지.필립스 엘시디 주식회사 테이프 캐리어 패키지, 액정 표시 장치 및 그 제조 방법
US8072076B2 (en) * 2006-10-11 2011-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structures and integrated circuit chip having the same
KR20080061602A (ko) * 2006-12-28 2008-07-03 삼성전자주식회사 탭 패키지용 반도체 칩
KR101387922B1 (ko) * 2007-07-24 2014-04-22 삼성디스플레이 주식회사 구동 칩, 이를 갖는 구동 칩 패키지 및 표시 장치
US8456387B2 (en) * 2009-02-18 2013-06-04 Global Oled Technology Llc Display device with chiplet drivers
JP2010192802A (ja) * 2009-02-20 2010-09-02 Sony Corp 実装基板および表示装置
JP5594661B2 (ja) * 2010-06-15 2014-09-24 ルネサスエレクトロニクス株式会社 半導体装置
US8570761B2 (en) * 2011-09-09 2013-10-29 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal display module and liquid crystal panel
KR101399973B1 (ko) 2012-12-21 2014-06-19 세광테크 주식회사 인라인 자동 ｏｌｂ 본딩장치
KR102379591B1 (ko) * 2014-04-10 2022-03-30 삼성디스플레이 주식회사 전자부품, 이를 포함하는 전자기기 및 전자기기의 본딩 방법
KR20150080825A (ko) * 2014-01-02 2015-07-10 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 표시 장치 및 이의 제조 방법
KR102334547B1 (ko) * 2014-06-17 2021-12-03 삼성디스플레이 주식회사 어레이 기판 및 이를 이용한 집적 회로 실장 방법
KR20160002151A (ko) 2014-06-30 2016-01-07 주식회사 티오스 압흔 검사 장치 및 방법
CN105632382B (zh) * 2016-01-04 2018-05-18 京东方科技集团股份有限公司 显示装置及其检测绑定区域绑定情况的方法
CN105654856A (zh) * 2016-02-04 2016-06-08 京东方科技集团股份有限公司 一种显示装置及其芯片邦定方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050014378A (ko) * 2003-07-31 2005-02-07 엘지전자 주식회사 전계 발광 표시장치 및 그 제조방법
CN1921095A (zh) * 2005-08-24 2007-02-28 三星电子株式会社 半导体芯片、显示屏板及其制造方法
CN102034780A (zh) * 2009-10-01 2011-04-27 三星电子株式会社 集成电路芯片、具有该芯片的倒装芯片封装和其制造方法
CN103811529A (zh) * 2012-11-06 2014-05-21 三星显示有限公司 显示面板、薄膜覆晶及包括该面板和薄膜覆晶的显示装置
CN105448252A (zh) * 2014-09-23 2016-03-30 三星显示有限公司 弯曲显示装置

Also Published As

Publication number Publication date
US11650465B2 (en) 2023-05-16
US10410987B2 (en) 2019-09-10
US20190363061A1 (en) 2019-11-28
CN107680986A (zh) 2018-02-09
KR20240028376A (ko) 2024-03-05
US20180040576A1 (en) 2018-02-08
KR102638304B1 (ko) 2024-02-20
CN116546842A (zh) 2023-08-04
KR20180015331A (ko) 2018-02-13
EP3279722A1 (en) 2018-02-07
CN116546844A (zh) 2023-08-04
CN116546843A (zh) 2023-08-04
US20210116734A1 (en) 2021-04-22
US20230251535A1 (en) 2023-08-10
EP3279722B1 (en) 2020-05-13
US10910333B2 (en) 2021-02-02

Similar Documents

Publication Publication Date Title
CN107680986B (zh) 显示装置
US11770963B2 (en) Display device
US11307691B2 (en) Display device including a conductive portion covering an area in which clock signal lines and touch signal lines overlap
US11782545B2 (en) Foldable display device
US11861117B2 (en) Display device
KR102600289B1 (ko) 표시 장치
EP3514669A1 (en) Display device
CN107819006B (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant