CN107644823B - 衬底处理装置以及半导体器件的制造方法 - Google Patents

衬底处理装置以及半导体器件的制造方法 Download PDF

Info

Publication number
CN107644823B
CN107644823B CN201610837078.8A CN201610837078A CN107644823B CN 107644823 B CN107644823 B CN 107644823B CN 201610837078 A CN201610837078 A CN 201610837078A CN 107644823 B CN107644823 B CN 107644823B
Authority
CN
China
Prior art keywords
quality information
module
substrate
wafer
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610837078.8A
Other languages
English (en)
Other versions
CN107644823A (zh
Inventor
水口靖裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INTERNATIONAL ELECTRIC CO Ltd
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Publication of CN107644823A publication Critical patent/CN107644823A/zh
Application granted granted Critical
Publication of CN107644823B publication Critical patent/CN107644823B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4412—Details relating to the exhausts, e.g. pumps, filters, scrubbers, particle traps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67748—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a single workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67754—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a batch of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving loading and unloading of wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Robotics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明的目的在于提供一种衬底处理装置以及半导体器件的制造方法，能够不受工艺种类的限制地进行衬底处理。根据本发明的一个方式，提供一种技术，具有：模组，其对衬底进行处理；搬运室，其与多个上述模组相邻；搬运部，其将上述衬底搬运到上述模组；接收部，其接收上述衬底的工艺信息；检测部，其检测每一个上述模组的质量信息；将多个上述工艺信息与多个上述质量信息相对应的表格；存储部，其存储上述表格；以及控制器，其使用上述表格对由上述接收部接收到的上述工艺信息和由上述检测部检测出的上述质量信息进行比较，选择与上述工艺信息对应的上述模组，并且对上述搬运部进行指示以使该搬运部向所选择的上述模组搬运上述衬底。

Description

衬底处理装置以及半导体器件的制造方法
技术领域
本发明涉及一种衬底处理装置以及半导体器件的制造方法。
背景技术
作为在半导体器件的制造工序中使用的衬底处理装置的一个方式，例如存在具备具有反应器(reactor)的模组的装置(例如专利文献1)。
在先技术文献
专利文献
专利文献1：日本特开2012-54536号公报
发明内容
近年来，在半导体器件中，使用很多膜种。在此，膜种是指例如硅氧化膜等在半导体器件中反复使用的膜。在半导体器件中，反复使用同一膜种，但是这些膜按对膜进行处理的每个工艺而膜厚、膜密度等膜质不同。在衬底处理装置中对各膜进行处理时，需要对应于每个膜种、膜质的要求。
在此，作为半导体器件，例如指2D结构的存储器、3D结构的存储器等。另外，工艺例如是指对层叠的电路层的层间进行绝缘且由氧化膜构成的层间绝缘膜的形成工艺、用于进行形成精细间距的图案的双重图案化处理的氧化膜形成工艺等。
在通常的衬底处理装置中，从装置的使用效率的问题出发，使向衬底处理装置供给的气体种类固定，对相同膜种和膜质的膜进行处理。因而，在各装置中，谋求在相同条件下对衬底进行处理，为此，以使各模组的处理条件相同的方式运用。因而，难以在一个衬底处理装置中对膜质不同的多个工艺进行处理。
作为解决该问题的方法，考虑按每个工艺来准备衬底处理装置，但是工厂内的占地面积(footprint)受到限制，因此难以准备很多衬底处理装置。
因此，本发明的目的在于提供一种能够不受工艺种类的限制地进行衬底处理的技术。
根据本发明的一个方式，提供一种技术，具有：模组，其对衬底进行处理；搬运室，其与多个上述模组相邻；搬运部，其将上述衬底搬运到上述模组；接收部，其接收上述衬底的工艺信息；检测部，其检测每一个上述模组的质量信息；将多个上述工艺信息与多个上述质量信息相对应的表格；存储部，其存储上述表格；以及控制器，其使用上述表格对由上述接收部接收到的上述工艺信息和由上述检测部检测出的上述质量信息进行比较，选择与上述工艺信息对应的上述模组，并且对上述搬运部进行指示以使该搬运部向所选择的上述模组搬运上述衬底。
发明效果
根据本发明，能够提供一种能够不受工艺种类的限制地进行衬底处理的技术。
附图说明
图1是表示本发明的实施方式的衬底处理装置的概要结构例的说明图。
图2是表示本发明的实施方式的衬底处理装置的概要结构例的说明图。
图3是说明本发明的实施方式的晶片盒(pod)的说明图。
图4是说明本发明的实施方式的机械手(robot)的说明图。
图5是说明本发明的实施方式的控制器的说明图。
图6是说明本发明的实施方式的工艺模组(process module)的说明图。
图7是表示本发明的实施方式的反应器的概要结构例的说明图。
图8是说明本发明的实施方式的衬底处理装置的说明图。
图9是说明本发明的实施方式的表格的一例的说明图。
图10是说明本发明的实施方式的表格的一例的说明图。
图11是说明本发明的实施方式的表格的一例的说明图。
图12是说明本发明的实施方式的衬底处理流程的流程图。
图13是说明本发明的实施方式的衬底处理流程的流程图。
图14是说明本发明的实施方式的衬底处理流程的流程图。
图15是说明本发明的实施方式的衬底处理流程的流程图。
附图标记说明
1：衬底处理装置；10：主体部；200：晶片(衬底)；280：控制器；PM1～PM4：模组；RC1～RC8：处理室。
具体实施方式
以下，参照附图说明本发明的实施方式。
[本发明的第一实施方式]
首先，说明本发明的第一实施方式。
(1)衬底处理装置的结构
使用图1、图2说明本发明的一个实施方式的衬底处理装置的概要结构。图1是表示本实施方式的衬底处理装置的结构例的横剖视图。图2示出本实施方式的衬底处理装置的结构例，是图1的α-α’处的纵剖视图。
在图1和图2中，适用本发明的衬底处理装置100对作为衬底的晶片200进行处理，主要由IO平台110、大气搬运室120、加载互锁室(load lock chamber)130、真空搬运室140以及模组PM构成。接着，具体地说明各结构。在图1的说明中，对于前后左右，将X1方向设为右，将X2方向设为左，将Y1方向设为前，将Y2方向设为后。
(大气搬运室和IO平台)
在衬底处理装置100的近前侧设置有IO平台(加载端口)110。在IO平台110上搭载有多个晶片盒111。晶片盒111用作对硅(Si)衬底等晶片200进行搬运的载体。在晶片盒111内设置有如图3所示那样将晶片200多层地以水平姿势支承的支承部113。
对保存在晶片盒111内的晶片200赋予晶片编号。()为晶片编号。在图3中，例如从下侧起依次设定为W(1)、···、W(j)、W(j+1)、···、W(k)(1<j<k)。如后文中所述，这些晶片编号与后述的工艺信息建立关联(link)。
在晶片盒111上设置有盖112，盖112通过晶片盒打开器121而开闭。晶片盒打开器121对载置在IO平台110上的晶片盒111的盖112进行开闭，使衬底进出口开放/关闭，由此晶片200能够相对于晶片盒111进出。晶片盒111通过未图示的AMHS(Automated MaterialHandling Systems：自动晶片搬运系统)，相对于IO平台110供给和排出。
IO平台110与大气搬运室120相邻。在大气搬运室120的与IO平台110不同的面上连结有后述的加载互锁室130。在大气搬运室120内设置有用于移载晶片200的大气搬运机械手122。
在大气搬运室120的壳体127的前侧设置有用于将晶片200相对于大气搬运室120搬入搬出的衬底搬入搬出口128以及晶片盒打开器121。在大气搬运室120的壳体127的后侧设置有用于将晶片200相对于加载互锁室130搬入搬出的衬底搬入搬出口129。衬底搬入搬出口129通过闸阀133而开放/关闭，由此能够使晶片200进出。
(加载互锁室)
加载互锁室130与大气搬运室120相邻。在构成加载互锁室130的壳体131所具有的面中的与大气搬运室120不同的面上配置有后述的真空搬运室140。
在加载互锁室130内设置有衬底载置台136，该衬底载置台136至少具有两个用于载置晶片200的载置面135。根据后述的机械手170的臂所具有的末端执行器(endeffector)之间的距离来设定衬底载置面135之间的距离。
(真空搬运室)
衬底处理装置100具备成为在负压下搬运晶片200的搬运空间的作为搬运室的真空搬运室(传送模组(transfer module))140。构成真空搬运室140的壳体141俯视观察形成为五边形，在五边形的各边上连结有加载互锁室130和对晶片200进行处理的模组(以下称为PM)即PM1～PM4。在真空搬运室140的大致中央部，以凸缘144为基部而设置有作为在负压下移载(搬运)晶片200的搬运部的搬运机械手170。
设置在真空搬运室140内的真空搬运机械手170构成为能够通过升降机145和凸缘144在维持真空搬运室140的气密性的同时升降。机械手170所具有的两个臂180构成为能够升降。此外，在图2中，为了便于说明，显示了臂180的末端执行器，省略了作为其他结构的第一连杆构造等。
在PM1、PM2、PM3、PM4上分别设置有反应器(以下称为RC)。具体地说，在PM1上设置有RC1、RC2。在PM2上设置有RC3、RC4。在PM3上设置有RC5、RC6。在PM4上设置有RC7、RC8。
设置于PM的两个RC以在RC之间设置隔壁而使各处理空间205成为独立的环境气体的方式构成，以使得后述的处理空间205的环境气体不会混合。
在壳体141的侧壁中的面对各RC的壁上设置有衬底搬入搬出口148。例如如图2所示，在面对RC5的壁上设置有衬底搬入搬出口148(5)。并且按每个RC设置有闸阀149。例如，在RC5上设置有闸阀149(5)。此外，RC1至RC4、RC6至RC8也具有与RC5相同的结构，因此，在此省略说明。
接着，使用图4说明搭载于真空搬运室140的机械手170。图4是将图1的机械手170放大的图。
机械手170具备两个臂180。
臂180主要具有末端执行器181、末端执行器182、第一连杆构造183、第二连杆构造185、第三连杆构造187以及用于连接它们的轴。第三连杆构造187在能够旋转的状态下固定于凸缘144。
返回至图2，在升降机145内内置有对臂180的升降、旋转进行控制的臂控制部171。臂控制部171主要具有对轴188进行支承的支承轴171a以及使支承轴171a升降或旋转的动作部171b。在凸缘144中，在轴188与支承轴171a之间设置有孔，支承轴171a构成为直接支承轴188。动作部171b具有例如包含用于实现升降的马达的升降机构171c以及用于使支承轴171a旋转的齿轮等旋转机构171d。此外，在升降机145内也可以作为臂控制部171的一部分而设置用于对动作部171b进行升降/旋转指示的指示部171e。指示部171e与控制器280电连接。指示部171e根据控制器280的指示来控制动作部171b。
臂180能够以轴为中心进行旋转、延伸。通过进行旋转、延伸，向RC内搬入晶片200或从RC内搬出晶片200。并且，能够根据控制器280的指示，对与晶片编号相应的RC搬运晶片。
(控制器)
衬底处理装置100具有对衬底处理装置100的各部分的动作进行控制的控制器280。
图5示出控制器280的概要。作为控制部(控制单元)的控制器280构成为计算机，该计算机具备CPU(Central Processing Unit：中央处理器)280a、RAM(Random AccessMemory：随机存取存储器)280b、作为存储部的存储装置280c、和I/O端口280d。RAM 280b、存储装置280c、I/O端口280d构成为能够经由内部总线280f与CPU280a进行数据交换。通过还作为CPU 280a的一个功能的发送接收指示部280e的指示来进行衬底处理装置100内的数据的发送接收。
构成为在控制器280上能够连接例如作为触摸面板等而构成的输入输出装置281、和外部存储装置282。并且，设置有经由网络与上级装置270连接的接收部283。接收部283能够从上级装置接收保存在晶片盒111中的晶片200的工艺信息等。在后文中说明工艺信息。
存储装置280c例如由快闪存储器、HDD(Hard Disk Drive：硬盘驱动器)等构成。在存储装置280c内可读取地保存有对衬底处理装置的动作进行控制的控制程序、记载有后述的衬底处理的步骤和条件等的工艺方案(process recipe)、后述的表格等。此外，工艺方案以使控制器280执行后述的衬底处理工序中的各步骤并能够得到规定的结果的方式组合而成，作为程序而发挥功能。以下，还将该工艺方案、控制程序等简单地总称为程序。此外，在本说明书中在使用程序这一术语时，存在仅包含工艺方案单方的情况、仅包含控制程序单方的情况或包含其双方的情况。另外，RAM 280b构成为暂时保存由CPU280a读出的程序、数据等的存储区域(工作区域)。
I/O端口280d与各闸阀149、设置于后述的反应器的升降机构218、各压力调整器、各泵、各传感器291、292、臂控制部170等衬底处理装置100的各结构相连接。
CPU 280a构成为，读出并执行来自存储装置280c的控制程序，并且根据来自输入输出装置281的操作命令的输入等从存储装置280c读出工艺方案。而且，CPU 280a构成为能够以按照读出的工艺方案的内容的方式控制闸阀149的开闭动作、机械手170的动作、升降机构218的升降动作、传感器291、292的动作、各泵的开关控制、质量流量控制器的流量调整动作、阀等。并且，对各RC的晶片处理次数等进行计数。
此外，关于控制器280，能够通过使用存储有上述程序的外部存储装置(例如，硬盘等磁盘、DVD等光盘、MO等光磁盘、USB存储器等半导体存储器)282在计算机中安装程序等来能够构成本实施方式的控制器280。此外，用于对计算机供给程序的方法并不限定于经由外部存储装置282供给的情况。例如，也可以使用因特网、专用线路等通信手段，不经由外部存储装置282而供给程序。此外，存储装置280c、外部存储装置282构成为计算机可读取的记录介质。以下，还将这些简单地总称为记录介质。此外，在本说明书中，在使用记录介质这一术语时，存在仅包含存储装置280c单方的情况、仅包含外部存储装置282单方的情况或包含其双方的情况。
(2)模组的结构
接着，说明PM1～PM4和RC1～RC8的结构。PM1～PM4分别为相同的结构，因此，在此作为PM而进行说明。另外，RC1～RC8也分别为相同的结构，因此，在此作为RC而进行说明。
(模组)
关于PM，以图1、图2、图6为例进行说明。图6为图1的β-β’的剖视图，是说明与构成PM的RC、气体供给系统、排气系统的关联的说明图。此外，在本实施方式中，将RC、气体供给系统、排气系统归纳称为PM。
PM具有壳体203。在壳体203内设置有环境气体被隔离的两个RC。在此，将两个RC设为RCR和RCL。例如在PM3中，RCL相当于RC6，RCR相当于RC5。
在各RC的内侧设置有支承晶片200的衬底支承部210。
在RCR和RCL中设置有供给处理气体的气体供给系统310。气体供给系统310具备气体供给管311。在气体供给管311上，在上游设置有气体源312，在下游设置有RCR、RCL。气体供给管311朝向RC而分支。在此，将分支前的气体供给管、即气体源312侧的气体供给管311称为气体供给管311a，将分支后的气体供给管、即RC侧的气体供给管311称为气体供给管311b。
在气体供给管311a上设置有质量流量控制器313。气体供给管311b的下游端以与设置于RCR的气体供给孔321、设置于RCL的气体供给孔322连通的方式与各RC连接。另外，在气体供给管311b上设置有与各RC对应的阀314。此外，也可以在气体供给管311a上设置远程等离子体单元315。将气体供给管311、质量流量控制器313、阀314归纳称为气体供给系统。
在本实施方式中，将质量流量控制器313、远程等离子体单元315设置于气体供给管311a，但是并不限定于此，也可以以与各RC对应的方式设置于气体供给管311b。另外，本实施方式中的衬底处理装置如图7所示具有至少三个气体供给系统，但是在图6中，为了便于说明，记载了一个气体供给系统。
在PM上设置有从RCR和RCL排出气体的排气系统340。构成排气系统340的排气管具有以与RCR的排气孔331连通的方式设置的排气管341、以与RCL的排气孔332连通的方式设置的排气管342以及排气管341与排气管342汇合而成的合流管343。在合流管343上从上游起设置有压力调整器344和泵345，与气体供给系统310进行协作而调整各腔室内的压力。
将上述结构中的由RCR和RCL共用的部件称为模组的共用部件。例如在上述实施例中，将质量流量控制器313、压力调整器344称为共用部件。此外，只要是由RCR和RCL共用的部件即可，例如也可以将远程等离子体单元315作为共用部件。并且，也可以将气体源312、泵345作为共用部件。
图7是示意性地示出第一实施方式的衬底处理装置的RC的概要结构的一例的说明图。
(容器)
如图所示，RC具备容器202。如图1、图6所示，容器202具有相邻的RC，但是，在此为了便于说明，省略相邻的RC。
容器202构成为例如横截面为圆形且扁平的密闭容器。另外，容器202例如由铝(Al)、不锈钢(SUS)等金属材料构成。在容器202内形成有对硅晶片等晶片200进行处理的处理空间205以及在将晶片200向处理空间205搬运时供晶片200通过的搬运空间206。容器202由上部容器202a和下部容器202b构成。在上部容器202a与下部容器202b之间设置有隔板208。
在下部容器202b的侧面上设置有与闸阀149相邻的衬底搬入搬出口148，晶片200经由衬底搬入搬出口148而在与搬运室141之间移动。在下部容器202b的底部设置有多个顶升销(lift pin)207。并且，下部容器202b接地。
在处理空间205内配置有支承晶片200的衬底支承部210。衬底支承部210主要具有载置晶片200的衬底载置面211、在表面具有衬底载置面211的衬底载置台212以及设置于衬底载置台212内的作为加热源的加热器213。在衬底载置台212上，在与顶升销207对应的位置分别设置有供顶升销207贯穿的贯穿孔214。
衬底载置台212由轴217支承。轴217贯穿容器202的底部，并且在容器202的外部与升降部218连接。
升降部218主要具有对轴217进行支承的支承轴218a以及使支承轴218a升降或旋转的动作部218b。动作部218b具有例如包含用于实现升降的马达的升降机构218c以及用于使支承轴218a旋转的齿轮等旋转机构218d。
在升降部218中，也可以作为升降部218的一部分而设置用于对动作部218b进行升降/旋转指示的指示部218e。指示部218e与控制器280电连接。指示部218e根据控制器280的指示来控制动作部218b。
使升降部218动作而使轴217和支承台212升降，由此衬底载置台212能够使载置在载置面211上的晶片200升降。此外，轴217下端部的周围由波纹管219覆盖，由此处理空间205内保持气密。
衬底载置台212在晶片200的搬运时下降至使衬底载置面211与衬底搬入搬出口148相对的位置，在晶片200的处理时，如图7所示，上升至使晶片200处于处理空间205内的处理位置。
在处理空间205的上部(上游侧)设置有作为气体分散机构的喷头230。在喷头230的盖231上设置有贯穿孔231a。贯穿孔231a与后述的气体供给管242连通。
喷头230具备作为用于使气体分散的分散机构的分散板234。该分散板234的上游侧为缓冲空间232，下游侧为处理空间205。在分散板234上设置有多个贯穿孔234a。分散板234以与衬底载置面211相对的方式配置。分散板234例如构成为圆盘状。贯穿孔234a被设置在分散板234的整面上。
上部容器202a具有凸缘，在凸缘上载置并固定支承块233。支承块233具有凸缘233a，在凸缘233a上载置并固定分散板234。并且盖231固定于支承块233的上表面。
(供给部)
在此说明的容器202的供给部具有与图6的气体供给系统310相同的结构，更详细地说明与一个腔室对应的结构。
以与设置于喷头230的盖231上的气体导入孔231a(相当于图6的气体供给孔321或322)连通的方式，在盖231上连接有共用气体供给管242。共用气体供给管242相当于图6的气体供给管311。
在共用气体供给管242上连接有第一气体供给管243a、第二气体供给管244a、第三气体供给管245a。第二气体供给管244a与共用气体供给管242连接。
(第一气体供给系统)
在第一气体供给管243a上从上游方向起依次设置有第一气体源243b、作为流量控制器(流量控制部)的质量流量控制器(MFC)243c以及作为开闭阀的阀243d。
第一气体源243b为含有第一元素的第一气体(还被称为“含第一元素气体”)源。含第一元素气体为原料气体、即处理气体之一。在此，第一元素例如为硅(Si)。即，含第一元素气体例如为含硅气体。具体地说，作为含硅气体使用六氯乙硅烷(Si2Cl6。还被称为HCD)气体。
主要由第一气体供给管243a、质量流量控制器243c、阀243d来构成第一气体供给系统243(还被称为含硅气体供给系统)。
(第二气体供给系统)
在第二气体供给管244a上从上游方向起依次设置有第二气体源244b、作为流量控制器(流量控制部)的质量流量控制器(MFC)244c以及作为开闭阀的阀244d。
第二气体源244b为含有第二元素的第二气体(以下还称为“含第二元素气体”)源。含第二元素气体为处理气体之一。此外，含第二元素气体也可以作为反应气体或改性气体来考虑。
在此，含第二元素气体含有与第一元素不同的第二元素。作为第二元素，例如为氧(O)、氮(N)、碳(C)中的任一种。在本实施方式中，含第二元素气体例如设为含氧气体。具体地说，作为含氧气体，使用氧(O2)气。
在使用等离子体状态的第二气体对晶片200进行处理的情况下，也可以在第二气体供给管中设置远程等离子体单元244e。远程等离子体单元244e具有与图6中的远程等离子体单元315相当的结构。
在远程等离子体单元244e上连接有布线251。在布线251的上游侧设置有电源253，在远程等离子体单元244e与电源253之间设置有频率匹配器252。进行来自电源253的电力供给，并且通过频率匹配器252进行匹配用参数的调整，通过远程等离子体单元244e生成等离子体。此外，在本实施方式中，将远程等离子体单元244e、布线251、频率匹配器252归纳称为等离子体生成部。也可以在等离子体生成部中加入电源253。
主要由第二气体供给管244a、质量流量控制器244c、阀244d构成第二气体供给系统244(还称为含氧气体供给系统)。
(第三气体供给系统)
在第三气体供给管245a上从上游方向起依次设置有第三气体源245b、作为流量控制器(流量控制部)的质量流量控制器(MFC)245c以及作为开闭阀的阀245d。
第三气体源245b为非活性气体源。非活性气体例如为氮(N2)气。
主要由第三气体供给管245a、质量流量控制器245c、阀245d构成第三气体供给系统245。
从非活性气体源245b供给的非活性气体在衬底处理工序中作为对滞留在容器202、喷头230内的气体进行吹扫的吹扫气体而发挥作用。
(排气系统)
排气系统具有与图6中的排气系统340相当的结构。
对容器202的环境气体进行排气的排气系统具有与容器202连接的多个排气管。具体地说，具有与缓冲空间232连接的排气管(第一排气管)263、与处理空间205连接的排气管(第二排气管)262以及与搬运空间206连接的排气管(第三排气管)261。另外，在各排气管261、262、263的下游侧连接有排气管(第四排气管)264。
排气管261设置于搬运空间206的侧方或下方。在排气管261上设置有泵264(TMP。Turbo Molecular Pump：涡轮分子泵)。在排气管261上，在泵264的上游侧设置有作为搬运空间用第一排气阀的阀265。
排气管262设置于处理空间205的侧方。在排气管262上设置有将处理空间205内控制为规定压力的压力控制器即APC(Auto Pressure Controller：自动压力控制器)266。APC266具有能够调整开度的阀体(未图示)，根据来自控制器280的指示来调整排气管262的流导(conductance)。另外，在排气管262上，在APC266的上游侧设置有阀267。将排气管262和阀267、APC266归纳称为处理室排气系统。
排气管263连接于与处理空间205侧的面不同的面。在排气管263上具备阀268。将排气管263、阀268归纳称为喷头排气系统。
在排气管264上设置有DP(Dry Pump：干式泵)269。如图所示，在排气管264上从其上游侧起连接有排气管263、排气管262、排气管261，并且在它们的下游设置有DP 269。DP269分别经由排气管262、排气管263、排气管261对缓冲空间232、处理空间205以及搬运空间206的各自的环境气体进行排气。另外，DP 269在TMP 264进行动作时还作为其辅助泵而发挥功能。即，作为高真空(或超高真空)泵的TMP 264难以单独地进行排气至大气压的排气，因此作为进行排气至大气压的排气的辅助泵而使用DP 269。对于上述排气系统的各阀使用例如空气阀。
(传感器)
在各PM上设置有作为检测质量信息(品质信息)的检测部的传感器。具体地说，如图8所示，设置有对共用部件的质量信息进行检测的共用传感器291以及对单独的RC的部件的质量信息进行检测的RC传感器292。
使用图8进行说明，在PM1上设置有共用部件传感器291(1)、检测RC1的质量信息的RC传感器292(1)以及检测RC2的质量信息的RC传感器292(2)。PM2也同样地，设置有共用部件传感器291(2)、检测RC3的质量信息的RC传感器292(3)以及检测RC4的质量信息的RC传感器292(4)。PM3也同样地，设置有共用部件传感器291(3)、检测RC5的质量信息的RC传感器292(5)以及检测RC6的质量信息的RC传感器292(6)。PM4也同样地，设置有共用部件传感器291(4)、检测RC7的质量信息的RC传感器292(7)以及检测RC8的质量信息的RC传感器292(8)。构成为，各传感器与控制器280电连接，控制器280接收由各传感器检测出的信息。
(表格)
接着，使用图9、图10、图11说明存储在存储部280c中的表格。
图9所记载的数据表为表示各PM与质量信息的关系的表格。作为质量信息，存在模组质量信息和晶片质量信息。模组质量信息为有关PM的质量信息，存在作为RC的质量信息的反应器质量信息(以下称为RC质量信息)以及对两个RC共用的部件即共用部件的共用部件质量信息。此外，A1…K8为存储最新的质量信息数据的区域。
RC质量信息为各RC中的质量信息。例如，为对晶片200进行了处理的累计数即“晶片累计处理张数”、表示构成等离子体生成部的部件(例如频率匹配器252)的累计运转时间等的“等离子体控制系统”、表示构成气体供给系统/排气系统的部件(例如阀)的运转时间及/或运转的结果的压力和开口度的信息的“气体供给/排气系统”。通过传感器292(1)至292(8)实时地检测RC质量信息。由各传感器检测出的检测值存储于数据表的A1…D8。例如，如果通过传感器292(1)检测出了等离子体控制系统的质量信息，则控制器280接收这些质量信息数据，并在数据表的B1中写入质量信息数据。
共用部件质量信息为PM所具有的各RC的共用部件的信息。“共用部件质量信息”是指例如作为这些共用部件的构成气体供给系统/排气系统的部件(例如质量流量控制器、泵)的运转时间及/或运转的结果的压力和开口度的信息。通过传感器291(1)至291(4)检测共用部件质量信息。由各传感器检测出的检测值存储于数据表的E1…F4。例如，如果通过传感器291(1)检测出了共用气体供给/排气系统的质量信息数据，则接收到质量信息数据的控制器280在数据表的E1中写入质量信息数据。
此外，在本实施方式中，说明了通过传感器292检测出质量信息的示例，但是并不限定于此，例如关于晶片累计处理张数等控制系统的信息，也可以由控制器280直接进行计数。在该情况下，也可以将控制器280称为检测部。
接着，说明晶片质量信息。晶片质量信息为处理后的晶片的质量，例如示出每单位面积的“微粒数”、表示晶片的处理分布的“晶片面内分布”、形成于晶片200上的膜的“折射率”、形成于晶片200上的膜的“膜应力”。此外，晶片的处理分布例如为膜厚分布及/或膜密度，或者杂质的浓度分布。将检测出的检测数据保存到数据表的G1…K8。
在本实施方式中的衬底处理装置100中无法检测晶片质量信息的情况下，也可以通过其他检测装置来检测之前在该腔室中进行了处理的晶片200的质量信息，且接收部283经由上级装置270接收该检测出的该信息。例如如果是与在RC1中处理后的晶片的微粒数相关的信息，则从上级装置接收与之前在RC1中进行了处理的晶片的微粒数相关的质量信息，并将接收到的质量信息数据写入到数据表的G1。
接着，说明图10所记载的定义表1。定义表1是将晶片200的工艺信息与质量信息进行比较的表格。
首先，说明工艺信息。工艺信息表示在衬底处理装置100中处理的晶片200的工艺(工序)。例如双重图案化工序中的氧化膜形成工艺、由氧化膜构成的层间绝缘膜形成工艺、通过氧化膜形成而构成的布线间绝缘膜工艺等。每一工序均为使用相同种类的气体来形成硅氧化膜(SiO膜)的工艺。
已知在各工艺中，虽然形成硅氧化膜，但是所要求的膜质不同。例如在双重图案化工序中，要求微粒少的硅氧化膜。这是由于，硅氧化膜中的杂质会对蚀刻带来不良影响，其结果，无法形成精细图案。因而，期望通过微粒少的反应器对晶片200进行处理。
另外，在层间绝缘膜形成工艺中，虽然需要在一定程度上除去微粒，但是另一方面，受到的杂质的影响没有双重图案化工序大。这是由于，在形成层间绝缘膜之后，研磨层间绝缘膜本身等不容易对其他膜带来影响。因而，虽然并非上述双重图案化工序的等级，但是期望通过微粒较少的反应器对晶片200进行处理。
另外，在布线间绝缘膜形成工序中，在晶片200上形成膜时，要求在晶片200上以期望量的等离子体来改性。具体地说，基于以下理由。如公知那样，随着近年来的精细化而布线之间接近。在该布线之间形成布线间绝缘膜，但是当布线间绝缘膜中含有很多杂质时，存在电阻值发生变化而无法使晶片面内的膜质处于均匀状态的隐患。在形成布线间绝缘膜的情况下，例如通过含杂质的第一气体来形成膜，接着，通过去除杂质的第二气体来使膜改性。因而，在改性的工序中，期望通过生成使杂质均匀地脱离的程度的等离子体的RC来对晶片200进行处理。另外，考虑到因等离子体生成部的异常放电等，容器内部被蚀刻，有可能侵入膜中。在该情况下，存在相邻的布线彼此导通的隐患。因此，要求稳定的等离子体生成。
这样，关于反应器，与工艺相应地，所要求的环境不同。因此，在定义表1中，明确与工艺信息相应的质量信息。例如在通过微粒少的反应器进行处理的情况下，作为质量信息而选择“晶片累计处理张数”。这是由于，当在一个腔室中晶片的累计处理张数多时，气体会附着于装置的内壁等，该气体剥落而成为微粒。另外，在通过生成期望量的等离子体的反应器来进行处理的情况下，作为质量信息而选择“等离子体控制系统”。这是由于，在等离子体控制系统恶化的情况下，无法生成期望量的等离子体。
这样，在定义表1中对从上级装置接收到的晶片200的工艺信息进行比较，决定根据哪一种质量信息来优先地进行处理。根据保存在晶片盒111中的各晶片200来进行该处理。
具体地说明上述选择方法，例如在W(j)的晶片200为工艺1(图10中的P1。以下称为P1)的情况下，决定为根据“晶片累计处理张数”信息进行处理。在W(j)的晶片200为P2(图10中的P2。以下称为P2)的情况下也同样地，决定为根据“晶片累计处理张数”信息进行处理。在W(j)的晶片200为工艺7(图10中的P7。以下称为P7)的情况下，决定为根据“共用气体供给/排气系统”信息进行处理。此外，在W(j)为工艺0(以下称为P0(P零))的情况下，决定为不基于质量信息的处理。
接着，说明图11所记载的定义表2。定义表2是对质量信息的最新数据与按每个PM设定的表格群进行比较的表格。在此，对在数据表中存储的最新数据(图9中的数据A1···K8)与工艺信息进行比较。
在定义表2中，质量信息被分为多个等级，并且按每个RC记录了工艺信息与质量信息的关系。图11的定义表2为将质量信息设为累计晶片处理张数的情况下的示例。在将累计晶片处理张数设为γ的情况下，设为“等级1(L1)0<γ≤200”、“等级2(L2)200<γ≤400”、“等级3(L3)400<γ≤600”、“等级4(L4)600<γ”。“○”表示能够通过RC进行处理，“-”表示不能通过RC进行处理。
例如在RC1的情况下，在P1中对L1、L2附加○，表示如果累计处理张数为“0<γ≤400”的范围则能够进行处理。在P2中对L1附加○，表示如果累计处理张数为“0<γ≤200”的范围则能够进行处理。晶片张数在各工序中以没有微粒的影响的累计张数进行设定。例如在P1为层间绝缘膜形成工艺的情况下，通过事先的试验等来提取不会对层间绝缘膜形成工艺带来影响的累计处理张数。另外，例如在P2为双重图案化工序中的氧化膜形成工艺的情况下，通过事先的试验等来提取不会对层间绝缘膜形成工艺带来影响的累计处理张数。此外，如上所述，双重图案化工序中的氧化膜形成工艺与层间绝缘膜形成工艺相比更容易受到微粒的影响，因此将工序的累计张数设定为少于P1的累计张数。
此外，构成为，如果累计处理张数为“400<γ≤600”的范围，则P1、P2不能处理。并且，如果累计处理张数为“600<γ”，则选择维护工序。
此外，在图11中，以质量信息“晶片累计处理张数”为例，但是在其他质量信息中也存在相当于图11的内容的表格。省略说明其他质量信息的表格。
在此，例如在W(j)的晶片200为P1的情况下，在定义表1中选择“累计晶片处理张数”，在定义表2中比较各RC的最新晶片处理张数。在P1的情况下，如果RC的累计晶片处理张数γ在“0<γ≤400”的范围则能够进行处理。另外，在W(j)的晶片200为P2的情况下，在定义表1中选择“累计晶片处理张数”，并且在定义表2中比较各RC的最新晶片处理张数。在P2的情况下，如果RC的累计晶片处理张数γ在“0<γ≤200”的范围内则能够进行处理。
(4)衬底处理工序
接着，作为半导体制造工序的一个工序，说明使用上述结构的RC在晶片200上形成薄膜的工序。此外，在以下说明中，由控制器280控制构成衬底处理装置的各部分的动作。
在此，说明以下示例：作为含第一元素气体(第一处理气体)而使用使HCD气化而得到的HCD气体，作为含第二元素气体(第二处理气体)而使用O2气体，通过交替地供给这些气体而在晶片200上作为含硅膜而形成硅氧化膜(SiO膜)。
图12是表示本实施方式的衬底处理工序的概要的流程图。(A)至(D)是与图13、图14连续的构成。
首先，使用图12、图13、图14来说明流程。
(S102)
本工序是检测各PM的质量信息数据并且将其信息存储于数据表的工序。例如，通过传感器291来检测各PM的共用部件的质量信息数据，并且通过传感器292来检测各RC的质量信息数据。在检测后，在数据表中实时地存储最新的质量信息数据。例如，在RC1的晶片累计处理张数的情况下，在A1中存储累计处理张数数据，在RC1的等离子体控制系统的信息的情况下，在B1中存储等离子体控制系统的数据、例如远程等离子体单元244e的累计使用时间。
在质量信息为晶片质量信息的情况下，从上级装置中接收晶片的质量信息数据。晶片的质量信息数据为与各RC建立了关联的信息，在数据表中存储它们的质量信息。例如如果是之前在RC1中进行了处理的晶片200的数据中的微粒数据，则在G1中存储数据，如果是在RC3中处理后的晶片200的数据中的晶片面内分布数据，则在H3中存储数据。
(S104)
本工序是从上级装置接收晶片的工艺信息的工序。在此所指的工艺信息如上所述是指双重图案化工序中的氧化膜形成工艺、层间绝缘膜形成工艺等。在本实施方式中，例如接收“W(1)至W(j)的晶片200为P1，W(j+1)至W(k)的晶片200为P2”的信息。此外，在本实施方式中，P1为层间绝缘膜形成工艺，P2为双重图案化工序中的氧化膜形成工艺。
(S106)
判断晶片200的工艺信息是否为P0。在P0的情况下、即“是”的情况下，转移到后述的工序S124，决定RC。在并非P0的情况下、即“否”的情况下，转移到工序S108。
(S108)
在此，参照定义表1，确认与工艺信息对应的质量信息是否为共用部件质量信息。在共用部件质量信息的情况下选择“是”而转移到(A)。在并非共用部件质量信息的情况下、即是RC质量信息或晶片质量信息的情况下选择“否”而转移到S110。此外，(A)与图14所记载的流程连续。
(S110)
如果决定了以RC质量信息或晶片质量信息为基准进行处理，则设定对晶片200进行处理的RCn的初始值。在此设为n＝1。
(S112)
在S112中，确认n是否为大于最大RC数的数值。在本实施方式中，RC为RC1至RC8，因此最大数成为8。因而，确认是否为“n>8”。在n>8的情况下，选择“是”而转移到(B)。在n≤8的情况下，选择“否”而转移到S116。
(S114)
(B)与图13的S114连接。在S112中判断为“n>最大RC数”的情况是指不存在能够进行处理的RC。由于处于这种状况，因此在S114中，将“不存在能够进行处理的RC”这一状况报告给上级装置。在报告后，结束流程，再次等待来自上级装置的指示。
(S116)
参照定义表1，确认并选择与晶片的工艺信息对应的质量信息。例如在W(1)至W(j)的晶片200为P1的情况下，确认并选择质量信息为晶片累计处理张数。另外，在W(j+1)至W(k)的晶片200为P2的情况下，同样地确认并选择质量信息为晶片累计处理张数。
(S118至S126)
在S118中，参照数据表1和定义表2，将存储在数据表的RCn中的最新质量信息与晶片的工艺信息进行比较。例如在RC1中对P1的晶片进行处理的情况下，参照定义表2，确认最新质量信息数据A1是否在P1的品质信息即“累计晶片处理张数”的范围内。
如果确认的结果是在质量信息的范围外，则在S120中判断为不能处理，选择“否”而转移到S122。如果判断为在质量信息的范围内，则判断为能够处理，转移到S126。
在S122中，设为n＝n+1，转移到下一RCn+1。在RC1的情况下，转移到RC2。在能够处理的情况下，转移到S124。S124与图13的(C)连接。在S124中，确认在RCn内是否存在晶片200。在存在晶片的情况下，选择“是”而转移到S122，判断是否能够在下一RC中进行处理。在不存在晶片的情况下选择“否”，转移到S126。在S126中决定向RCn搬入晶片200。
以W(j)的晶片200为P1的情况为例说明上述S118至S126的流程。
首先，在S116中，参照定义表1，选择与P1相应的质量信息即“晶片累计处理张数”。
接着，在工序S118中，参照定义表2，读出P1与质量信息的关系。在P1的情况下，可知在质量信息为“累计晶片处理张数γ0<γ≤400”时能够进行处理。接着，从数据表中读出数据A1，确认数据A1是否在质量信息的范围内。在此，确认RC1的累计处理张数是否在P1中的累计张数的范围内。如果确认的结果是，在S120中判断为在质量信息的范围外、即累计处理张数γ为γ>400，则判断为不能处理，选择“否”而转移到S122。如果判断为在质量信息的范围内、即累计处理张数γ为0<γ≤400，则判断为能够处理，转移到S124。
此外，在写入到数据表的质量信息数据在维护工艺的范围内的情况下，也可以不对该RC内搬入晶片而执行维护工艺。例如，如果累计处理张数γ为γ>600则进行维护工艺。
在S124中，确认在RC1中是否存在晶片。在存在晶片的情况下，转移到S122。在不存在晶片的情况下，转移到S126。
在判断为在RC1中不能处理的情况下，在S122中设为n＝n+1，选择RC2。之后，与RC1同样地，判断在RC2中是否能够处理。
在判断为在RC1中能够处理的情况下，在S126中决定对RC1搬入晶片。
在W(j+1)为P2的情况下，读出与定义表2的P2相关的质量信息。在此，可知累计晶片处理张数γ为0<γ≤200。因而，在为P2的情况下，按照该条件而选择RC。
如上所述，根据各工艺信息的质量信息来选择反应器，由此能够在适合于各工序的条件下执行晶片处理。
(S128)
在根据各工艺信息而工艺方案不同的情况下进行。例如是指以下情况，即工艺3(在图10中显示为P3)为进行同时供给两种气体的CVD处理的工艺方案，工艺4(在图10中显示为P4)为进行交替地供给气体的循环处理的工艺方案。在上述CVD处理和循环处理中，气体的供给排气控制、压力控制等不同，因此读出与各处理相应的工艺方案。
这样，能够根据各工序的质量信息来选择反应器，并且能够选择与各工序相应的工艺方案，由此能够降低存储在存储装置280c中的工艺方案总数。此外，在各工序中使用相同工艺方案的情况下，也可以省略本工序。
假设，在如以往那样无法根据各工艺信息的质量信息来选择反应器的情况下，在每个工序中需要每个通常膜种的工艺方案。例如在将通过循环处理形成硅氧化膜的工艺方案设为基本工艺方案的情况下，需要向抑制产生微粒的方向改良的工艺方案以及对等离子体的供给量控制进行改良的工艺方案。另外，还考虑预先制作向基于质量信息的特定RC搬入那样的工艺方案，但是在该方法中也需要与工艺信息相应的工艺方案数。
这样，在以往的情况下，工艺方案需要与工艺信息相应的量。相对于此，在本实施方式的发明中，准备基本工艺方案即可，因而与以往相比能够减少工艺方案总数。
(S130)
如果在S126中决定了要搬入的RCn，则搬入晶片200。
(S132)
在此，对搬入到RCn的晶片200进行膜处理。“膜处理”例如包含膜的形成、改性、蚀刻处理等处理。在后文中说明膜处理的流程。
(S140)
接着，使用图14说明在S108中选择“是”并转移到(A)的情况。在S108中选择“是”的情况是指质量信息为共用部件质量信息这一情况。设定对晶片200进行处理的PMm的初始值。在此设为m＝1。
(S142)
在S142中确认m为最大PM数以下这一情况。在本实施方式中，PM为PM1至PM4，因此最大数成为4。因而，确认是否为“m≤4”。在m≤4的情况下，选择“是”而转移到S144。在m>4的情况下，转移到图13所记载的S114。
(S144)
参照定义表1确认并选择与晶片的工艺信息对应的质量信息。例如选择共用气体供给/排气信息。
(S146至S154)
在S146中，参照数据表1和定义表2，将存储在数据表的PMm中的最新质量信息数据与晶片的工艺信息进行比较。例如在PM1中对P7(在图10中P7。以下称为P7)的晶片进行处理的情况下，参照定义表2，确认最新质量信息数据E1是否在P7的质量信息即“共用气体供给/排气系统”的范围内。
如果确认的结果是在质量信息的范围外，则在S148中判断为不能处理，选择“否”而转移到S150。如果判断为在质量信息的范围内，则判断为能够处理，转移到S152。
在S150中设为m＝m+1，转移到下一PMm+1。在PM1的情况下，转移到PM2。在能够处理的情况下，转移到S152，确认在PMm所具有的两个RC内不存在晶片200这一情况。在存在晶片的情况下，选择“是”而转移到S150，判断在下一PM中是否能够处理。在不存在晶片的情况下，选择“否”而转移到S154。在S154中决定对PMm搬入晶片200。
以W(j)的晶片200为P7的情况为例来说明上述S144至S154的流程。
首先，在S144中，参照定义表1，选择与P7相应的质量信息即“共用气体供给/排气系统”。
接着，在工序S146中，参照定义表2，读出P7与质量信息的关系。在P7的情况下，质量信息为“共用气体供给/排气系统”，例如为压力调整器344的运转累计时间。从数据表中读出数据E1，确认数据E1是否在质量信息的范围内。在此，确认压力调整器344的运转累计时间是否在质量信息的范围内。如果确认的结果是，在S146中判断为在质量信息的范围外、即运转累计时间比规定时间长，则判断为不能处理，选择“否”而转移到S150。如果判断为在质量信息的范围内、即运转累计时间比规定时间短，则判断为能够处理而转移到S152。
在S152中，确认是否在PMm所具有的两个RC中的至少一个中存在晶片。在存在晶片的情况下，转移到S150。在PMm所具有的两个RC两者中均不存在晶片的情况下，转移到S154。
在判断为在PM1中不能处理的情况下，在S150中设为m＝m+1，选择PM2。之后，与PM1同样地，判断在PM2中是否能够处理。
在判断为在PM1中能够处理的情况下，在S154中决定对PM1搬入晶片。
如上所述，根据各工艺信息的质量信息来选择PM，由此能够在适合于各工序的条件下执行晶片处理。
(S156)
本工序除了在根据各工艺信息而工艺方案不同的情况下进行以外，还在PM所具有的RC中仅在任一个RC中对晶片进行处理的情况下进行。例如在图6中在两个RC即RCL、RCR中分别将晶片搬入/对晶片进行处理的情况下，读出RCR与RCL成为相同条件的工艺方案。另外，在RCL中将晶片搬入/对晶片进行处理而不对RCR搬入晶片的情况下，读出向RCL供给处理气体而不对RCR供给处理气体那样的工艺方案。此外，不使处理气体流向RCR的理由在于，当在不存在晶片的状态下使处理气体流动时，处理气体会附着于晶片载置面211，这成为微粒的原因。
这样，能够根据各工艺的质量信息来选择PM，并且能够选择与各工艺信息相应的工艺方案，因此能够减少存储在存储装置280c中的工艺方案总数。
另外，在本实施方式那样的一个模组具有多个RC的装置形态中，在晶片的处理张数与RC的数量不匹配的情况下，也能够通过选择最佳工艺方案来防止不搬入晶片的RC的质量的恶化。
(S158)
如果在S154中决定了要搬入的PMm，则向PMm所具有的RC搬入晶片200。此时，在S156中读出的工艺方案中设定有搬入目的地RC的情况下，搬入到所决定的RC。此外，在决定搬入目的地的RC时，如S116至S118那样，也可以根据质量信息来决定。
如果决定了搬入目的地RC则转移到(D)。(D)与图13的S132之前连接。
(S134)
如果各RC中的膜处理结束则搬出晶片200。
接着，使用图15详细说明S132的膜处理流程。
(S202)
在容器202内搬入了晶片200后，使真空搬运机械手170向容器202外退避，关闭闸阀149而使容器202内密闭。之后，通过使衬底载置台212上升，而使晶片200载置在设置于衬底载置台212的衬底载置面211上，通过使衬底载置台212进一步上升，而使晶片200上升至上述的处理空间205内的处理位置(衬底处理位置)。
在将晶片200搬入到搬运空间206之后，当晶片200上升至处理空间205内的处理位置时，将阀265和阀267设为关闭状态。由此，搬运空间206与TMP264之间、和TMP264与排气管264之间被截断，TMP264对搬运空间206的排气结束。另一方面，将阀277和阀267打开，使处理空间205与APC266之间连通，并且使APC266与DP269之间连通。APC266通过调整排气管262的流导，来控制基于DP269的处理空间205的排气流量，将处理空间205维持为规定压力(例如10-5～10-1Pa的高真空)。
这样，在S202中，以使处理空间205内成为规定压力的方式进行控制，并且以使晶片200的表面温度成为规定温度的方式进行控制。温度例如为室温以上且500℃以下，优选为室温以上且400℃以下。压力例如考虑设为50～5000Pa。
(S204)
在S202之后，进行S204的成膜工序。在成膜工序中，根据工艺方案，控制第一气体供给系统而将第一气体向处理空间205供给，并且控制排气系统而对处理空间进行排气，进行膜处理。此外，在此，也可以控制第二气体供给系统，使第二气体与第一气体同时存在于处理空间而进行CVD处理，或者交替地供给第一气体和第二气体而进行循环处理。另外，在使第二气体为等离子体状态而进行处理的情况下，也可以启动远程等离子体单元244e。
作为膜处理方法的具体例的循环处理而考虑以下方法。例如在作为第一气体而使用HCD气体并且作为第二气体而使用O2气体的情况下，作为第一工序而将HCD气体向处理空间205供给，作为第二工序而将O2气体向处理空间205供给，作为吹扫工序而在第一工序与第二工序之间供给N2气体并且排出处理空间205的环境气体，进行将第一工序、吹扫工序和第二工序的组合进行多次的循环处理，形成SiO膜。
(S206)
在S206中，以与上述S202相反的步骤，将处理完毕的晶片200向容器202外搬出。然后，以与S202相同的步骤，将下一等待的未处理的晶片200搬入到容器202内。之后，对搬入的晶片200执行S204。
(效果)
以上，说明了本发明的实施方式，以下，例举通过本发明导出的代表性效果。
(a)即使是同一膜种且膜质不同的膜，也能够通过一个衬底处理装置进行应对。
(b)由于根据晶片的工艺信息和RC(或PM)的质量信息来选择RC(或PM)，因此即使按工序而对膜质的要求不同，也能够可靠地满足所要求的质量。
(c)能够根据各工序的质量信息来选择反应器，并且能够选择与各工序相应的工艺方案，由此能够减少存储在存储装置中的工艺方案总数。
[其他实施方式]
以上，具体地说明了本发明的实施方式，并不限定于此，在不脱离其宗旨的范围内能够进行各种变更。
例如在上述各实施方式中，举例说明了各模组PM1～PM4具备相邻配置的两个处理室RCL、RCR的情况，但是本发明并不限定于此。即，各模组PM1～PM4也可以具备三个以上的处理室。
另外，例如在上述各实施方式中，举例说明了在衬底处理装置所进行的成膜处理中作为含第一元素气体(第一处理气体)而使用HCD气体、作为含第二元素气体(第二处理气体)而使用O2气体、并通过交替地供给这些气体而在晶片200上形成SiO膜的情况，但是本发明并不限定于此。即，用于成膜处理的处理气体并不限定于HCD气体、O2气体等，也可以使用其他种类的气体来形成其他种类的薄膜。并且，即使在使用三种以上的处理气体的情况下，如果交替地供给这些气体而进行成膜处理，则也能够应用本发明。具体地说，作为第一元素，也可以并非Si，而是例如钛(Ti)、锆(Zr)、铪(Hf)等各种元素。另外，作为第二元素，也可以并非O，而是例如氮(N)等。
另外，例如在上述各实施方式中，作为衬底处理装置所进行的处理而举例说明了成膜处理，但是本发明并不限定于此。即，本发明除了应用于在各实施方式中例举的成膜处理以外，还能够应用于在各实施方式中例示的薄膜以外的成膜处理。另外，衬底处理的具体内容不限，不仅能够应用于进行成膜处理的情况，也能够应用于进行退火处理、扩散处理、氧化处理、氮化处理、光刻处理等其他衬底处理的情况。并且，本发明还能够应用于其他衬底处理装置，例如退火处理装置、蚀刻装置、氧化处理装置、氮化处理装置、曝光装置、涂布装置、干燥装置、加热装置、利用等离子体的处理装置等其他衬底处理装置。另外，在本发明中，也可以混合使用这些装置。另外，能够将某一实施方式的结构的一部分替换为其他实施方式的结构，另外，能够对某一实施方式的结构附加其他实施方式的结构。另外，还能够对各实施方式的结构的一部分进行其他结构的追加、删除、替换。

Claims (13)

1.一种衬底处理装置，其特征在于，具有：
处理衬底的多个模组；
搬运室，其与所述多个模组相邻；
搬运部，其将所述衬底搬运到所述模组；
接收部，其接收所述衬底的工艺信息；
多个传感器，其分别设于所述模组，检测每个所述模组的质量信息，所述质量信息包括每个所述模组的部件的质量信息；
多个预先确定的工艺信息项目与多个预先确定的质量信息项目具有直接关系的表格；
存储部，其存储所述表格；以及
控制器，在处理所述衬底之前，该控制器基于接收到的所述工艺信息从所述表格中的所述多个预先确定的质量信息项目中选择质量信息项目，对所选择的所述质量信息项目与检测出的所述质量信息进行比较，基于比较结果选择与接收到的所述工艺信息对应的所述模组，并且在处理所述衬底之前对所述搬运部进行指示以使该搬运部向所选择的所述模组搬运所述衬底。
2.根据权利要求1所述的衬底处理装置，其特征在于，
所述模组具有多个反应器，
所述预先确定的质量信息项目包括多个所述反应器的共用部件的质量信息项目即共用部件质量信息项目、以及每个所述反应器单独的部件的质量信息项目即反应器质量信息项目。
3.根据权利要求2所述的衬底处理装置，其特征在于，
所述存储部还存储多个工艺方案，
所述控制器根据所选择的所述质量信息项目来选择工艺方案。
4.根据权利要求2所述的衬底处理装置，其特征在于，
所述预先确定的质量信息项目具有多个等级，所述控制器在选择所述模组时，判断所选择的所述质量信息项目是否满足根据接收到的所述工艺信息而要求的等级。
5.根据权利要求2所述的衬底处理装置，其特征在于，
所述多个传感器作为所述质量信息而检测构成所述模组的部件的运转时间或所述模组中的晶片累计处理张数。
6.根据权利要求2所述的衬底处理装置，其特征在于，
所述模组具有：气体供给系统，其向所述反应器供给气体；以及排气系统，其从所述反应器中排出气体，
在所述多个传感器检测所述模组的运转时间时，检测所述气体供给系统或所述排气系统的运转时间。
7.根据权利要求1所述的衬底处理装置，其特征在于，
所述存储部还存储多个工艺方案，
所述控制器根据所选择的所述质量信息项目来选择工艺方案。
8.根据权利要求7所述的衬底处理装置，其特征在于，
所述预先确定的质量信息项目具有多个等级，所述控制器在选择所述模组时，判断所选择的所述质量信息项目是否满足根据接收到的所述工艺信息而要求的等级。
9.根据权利要求7所述的衬底处理装置，其特征在于，
所述多个传感器作为所述质量信息而检测构成所述模组的部件的运转时间或所述模组中的晶片累计处理张数。
10.根据权利要求1所述的衬底处理装置，其特征在于，
所述预先确定的质量信息项目具有多个等级，所述控制器在选择所述模组时，判断所选择的所述质量信息项目是否满足根据接收到的所述工艺信息而要求的等级。
11.根据权利要求10所述的衬底处理装置，其特征在于，
所述多个传感器作为所述质量信息而检测构成所述模组的部件的运转时间或所述模组中的晶片累计处理张数。
12.根据权利要求1所述的衬底处理装置，其特征在于，
所述多个传感器作为所述质量信息而检测构成所述模组的部件的运转时间或所述模组中的晶片累计处理张数。
13.根据权利要求1所述的衬底处理装置，其特征在于，
所述模组具有：反应器，其对所述衬底进行处理；气体供给系统，其向所述反应器供给气体；以及排气系统，其从所述反应器中排出气体，
在所述多个传感器检测所述模组的运转时间时，检测所述气体供给系统或所述排气系统的运转时间。
CN201610837078.8A 2016-07-21 2016-09-21 衬底处理装置以及半导体器件的制造方法 Active CN107644823B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-143329 2016-07-21
JP2016143329A JP6403722B2 (ja) 2016-07-21 2016-07-21 基板処理装置、半導体装置の製造方法、プログラム

Publications (2)

Publication Number Publication Date
CN107644823A CN107644823A (zh) 2018-01-30
CN107644823B true CN107644823B (zh) 2021-01-26

Family

ID=60956905

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610837078.8A Active CN107644823B (zh) 2016-07-21 2016-09-21 衬底处理装置以及半导体器件的制造方法

Country Status (5)

Country Link
US (1) US9875920B1 (zh)
JP (1) JP6403722B2 (zh)
KR (1) KR101961989B1 (zh)
CN (1) CN107644823B (zh)
TW (1) TWI638407B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11131022B2 (en) 2018-05-16 2021-09-28 Applied Materials, Inc. Atomic layer self aligned substrate processing and integrated toolset
JP7149748B2 (ja) * 2018-07-04 2022-10-07 東京エレクトロン株式会社 基板処理システム、基板搬送方法、および制御プログラム
JP2020017645A (ja) * 2018-07-26 2020-01-30 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置
JP7183635B2 (ja) * 2018-08-31 2022-12-06 東京エレクトロン株式会社 基板搬送機構、基板処理装置及び基板搬送方法
JP7210960B2 (ja) * 2018-09-21 2023-01-24 東京エレクトロン株式会社 真空処理装置及び基板搬送方法
DE102018216878A1 (de) * 2018-10-01 2020-04-02 centrotherm international AG Transporteinheit für paralleles Einfahren oder Ausfahren von Substratträgern, in parallele Prozessrohre und Verfahren zum gleichzeitigen Beladen von parallelen, horizontal beabstandeten Prozessrohren
JP6973956B2 (ja) 2019-07-04 2021-12-01 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法、プログラムおよび記録媒体
JP7076499B2 (ja) * 2020-06-22 2022-05-27 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法およびプログラム
CN114843207B (zh) * 2022-04-14 2023-02-28 江苏京创先进电子科技有限公司 去环方法、系统及设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104154A (ja) * 1992-09-21 1994-04-15 Nec Yamagata Ltd 自動品質管理システム
CN101118422A (zh) * 2006-08-02 2008-02-06 力晶半导体股份有限公司 半导体制造的虚拟量测预估与建立预估模型的方法与系统
CN103592913A (zh) * 2013-10-30 2014-02-19 江苏大学 半导体制造设备的机台性能匹配方法和系统

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0652698B2 (ja) * 1987-09-03 1994-07-06 株式会社日立製作所 製造設備監視方式
JPH06267809A (ja) 1993-03-17 1994-09-22 Hitachi Ltd ウェハｉｄ読み取り機能付きマルチチャンバ装置
JPH09159981A (ja) * 1995-12-05 1997-06-20 Kokusai Electric Co Ltd 成膜装置
US5928389A (en) 1996-10-21 1999-07-27 Applied Materials, Inc. Method and apparatus for priority based scheduling of wafer processing within a multiple chamber semiconductor wafer processing tool
JP4240559B2 (ja) * 1997-12-12 2009-03-18 株式会社日立国際電気 基板処理管理装置
JP2000252179A (ja) * 1999-03-04 2000-09-14 Hitachi Ltd 半導体製造プロセス安定化支援システム
US20020096114A1 (en) * 2001-01-22 2002-07-25 Applied Materials, Inc. Series chamber for substrate processing
US6950716B2 (en) * 2001-08-13 2005-09-27 Applied Materials, Inc. Dynamic control of wafer processing paths in semiconductor manufacturing processes
US7531469B2 (en) * 2004-10-23 2009-05-12 Applied Materials, Inc. Dosimetry using optical emission spectroscopy/residual gas analyzer in conjunction with ion current
JP4697879B2 (ja) * 2006-05-09 2011-06-08 東京エレクトロン株式会社 サーバ装置、およびプログラム
JP2008135517A (ja) * 2006-11-28 2008-06-12 Tokyo Electron Ltd 基板処理装置の制御装置、制御方法および制御プログラムを記憶した記憶媒体
JP2009152357A (ja) 2007-12-20 2009-07-09 Oki Semiconductor Co Ltd 半導体基板の処理方法および半導体基板の処理装置
JP2009158736A (ja) 2007-12-27 2009-07-16 Nikon Corp クラスタツールのスケジューリング管理方法
JP5524586B2 (ja) 2009-11-27 2014-06-18 キヤノンアネルバ株式会社 基板処理装置、該基板処理装置を制御する制御装置および基板処理方法
JP5575507B2 (ja) 2010-03-02 2014-08-20 株式会社日立国際電気 基板処理装置、基板搬送方法、半導体装置の製造方法および基板処理装置のメンテナンス方法
JP5885404B2 (ja) 2010-08-04 2016-03-15 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法
JP5698043B2 (ja) * 2010-08-04 2015-04-08 株式会社ニューフレアテクノロジー 半導体製造装置
WO2014050808A1 (ja) * 2012-09-26 2014-04-03 株式会社日立国際電気 統合管理システム、管理装置、基板処理装置の情報表示方法及び記録媒体
JP2014082470A (ja) * 2012-09-27 2014-05-08 Ebara Corp 基板処理装置
JP6626392B2 (ja) * 2016-03-30 2019-12-25 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104154A (ja) * 1992-09-21 1994-04-15 Nec Yamagata Ltd 自動品質管理システム
CN101118422A (zh) * 2006-08-02 2008-02-06 力晶半导体股份有限公司 半导体制造的虚拟量测预估与建立预估模型的方法与系统
CN103592913A (zh) * 2013-10-30 2014-02-19 江苏大学 半导体制造设备的机台性能匹配方法和系统

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
A Key Parameters Analysis Method of the Quality Control in the Semiconductor Multiple Manufacturing Processes Based on Functional Data Analysis Method;Yang Liu;Zhi Sheng Zhang;Jin Fei Shi;《Advanced Materials Research》;20101201;全文 *
Generalized Inference for Measuring Process Yield With the Contamination of Measurement Errors—Quality Control for Silicon Wafer Manufacturing Processes in the Semiconductor Industry;Chien-Wei Wu;Mou-Yuan Liao;《IEEE Transactions on Semiconductor Manufacturing》;20120501;全文 *
MMIC工业开发和标准工艺加工线(Foundry);张汉三;《微纳电子技术》;19930228(第01期);全文 *
SPC参数控制限和规范限的定义;李保第等;《电子工艺技术》;20150518(第03期);全文 *

Also Published As

Publication number Publication date
KR101961989B1 (ko) 2019-03-25
KR20180010933A (ko) 2018-01-31
US9875920B1 (en) 2018-01-23
TWI638407B (zh) 2018-10-11
CN107644823A (zh) 2018-01-30
US20180025920A1 (en) 2018-01-25
JP2018014427A (ja) 2018-01-25
TW201812905A (zh) 2018-04-01
JP6403722B2 (ja) 2018-10-10

Similar Documents

Publication Publication Date Title
CN107644823B (zh) 衬底处理装置以及半导体器件的制造方法
JP6270952B1 (ja) 基板処理装置、半導体装置の製造方法および記録媒体。
JP6240695B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
US10503152B2 (en) Method of manufacturing semiconductor device
CN106558516A (zh) 衬底处理装置及半导体器件的制造方法
CN110429049B (zh) 衬底处理装置、半导体器件的制造方法及记录介质
US20170198391A1 (en) Substrate processing apparatus
JP6318139B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
JP6294365B2 (ja) 基板処理装置、半導体装置の製造方法、プログラム及び記録媒体
KR102130894B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
KR102361934B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP6476370B2 (ja) 記録媒体、プログラム、半導体装置の製造方法および基板処理装置。
KR102509263B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
US10763137B2 (en) Substrate processing apparatus and method of manufacturing semiconductor device
KR20180063784A (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
CN110767586B (zh) 基板处理装置
US20240047233A1 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20181127

Address after: Tokyo, Japan, Japan

Applicant after: International Electric Co., Ltd.

Address before: Tokyo, Japan, Japan

Applicant before: Hitachi Kunisai Electric Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant