CN107634010A - 一种高压金属氧化物半导体及其制作方法 - Google Patents

Abstract

本发明提供了一种高压金属氧化物半导体及其制作方法，其中，制作方法包括：在P型衬底上制作相邻的P井区和N井区；在N井区的表面形成两个相间隔的场氧区，并在P井区的表面和部分N井区的表面形成第一有源区，其中，两个相间隔的场氧区之间的区域为第二有源区，部分N井区为临近P井区的N井区端部至临近P井区的第一场氧区之间的区域；在第一有源区、第二有源区和两个场氧区的表面进行厚栅氧化，形成厚栅层；对第一有源区上的第一部分厚栅层以及第二有源区上的厚栅层进行光刻及刻蚀处理，其中，第一有源区上的厚栅层中除第一部分厚栅层之外的第二部分厚栅层与第一场氧区相接。本发明提高了HVMOS的耐压值。

Description

一种高压金属氧化物半导体及其制作方法

技术领域

本发明涉及半导体技术领域，尤其是涉及一种高压金属氧化物半导体及其制作方法。

背景技术

集成电路是一种微型电子器件或部件，是指采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构，具有提升系统稳定性以及缩小占地空间的作用。由于工作电压的不同，集成电路内通常含有低压模块以及高压模块，因此集成电路中至少有两种以上的阈值电压器件供选择使用。此外，阈值电压的不同通常是因为栅氧厚度的不同，例如传统双栅工艺中薄栅高压金属氧化物半导体(HVMOS)的耐压值通常在30V左右，而厚栅HVMOS的耐压值通常在60V左右。

在现有技术中，如果要提高薄栅HVMOS的耐压值，那么原有薄栅HVMOS的阈值电压和导通电阻都会发生改变，而这在集成电路中是不被希望的。因此，现有技术中存在提高薄栅HVMOS的耐压值的同时，薄栅HVMOS的阈值电压和导通电阻会一起发生变化的问题。

发明内容

为了实现在不改变薄栅HVMOS的阈值电压和导通电阻的前提下，提高薄栅HVMOS的耐压值，从而使得集成电路工作更加稳定可靠，本发明提供一种高压金属氧化物半导体及其制作方法。

依据本发明的一个方面，本发明提供一种高压金属氧化物半导体HVMOS的制作方法，包括：

在P型衬底上制作相邻的P井区和N井区；

在所述N井区的表面形成两个相间隔的场氧区，并在所述P井区的表面和部分N井区的表面形成第一有源区，其中，所述两个相间隔的场氧区之间的区域为第二有源区，部分N井区为临近P井区的N井区端部至临近P井区的第一场氧区之间的区域；

在所述第一有源区、第二有源区和所述两个场氧区的表面进行厚栅氧化，形成厚栅层；

对所述第一有源区上的第一部分厚栅层以及第二有源区上的厚栅层进行光刻及刻蚀处理，其中，所述第一有源区上的厚栅层中除所述第一部分厚栅层之外的第二部分厚栅层与所述第一场氧区相接。

可选地，所述第二部分厚栅层的长度为所述第一场氧区的长度的1/2。

可选地，所述厚栅层的厚度的范围为800～1000埃。

可选地，所述对所述第一有源区上的第一部分厚栅层以及第二有源区上的厚栅层进行光刻及刻蚀处理之后，所述制作方法还包括：在所述P井区制作基极和源极，在所述N井区制作漏极。

可选地，所述在所述P井区制作基极和源极，在所述N井区制作漏极的步骤包括：在所述第一有源区、第二有源区和所述两个场氧区的表面进行薄栅氧化，形成薄栅层；其中，所述薄栅层的厚度小于所述厚栅层的厚度；在所述薄栅层上进行多晶硅淀积，形成多晶硅层；对所述多晶硅层进行光刻及刻蚀处理，并在所述第一部分厚栅层对应的P井区制作相邻的P型重掺杂区域和第一N型重掺杂区域，在所述第二有源区对应的N井区制作第二N型重掺杂区域；在所述P型重掺杂区域注入P型离子形成基极，在所述第一N型重掺杂区域注入N型离子形成源极，在所述第二N型重掺杂区域注入N型离子形成漏极。

可选地，所述薄栅层的厚度为200埃。

依据本发明的另一个方面，本发明还提供一HVMOS，所述HVMOS包括：

P型衬底，以及位于P型衬底上的相邻的P井区和N井区；

位于所述N井区表面上的两个相间隔的场氧区，以及位于P井区的表面以及部分N井区的表面的第一有源区，其中，所述两个相间隔的场氧区之间的区域为第二有源区，部分N井区为临近P井区的N井区端部至临近P井区的第一场氧区之间的区域；

位于所述第一有源区上的第二部分厚栅层，其中，所述第二部分厚栅层与所述第一场氧区相接；

薄栅层，所述薄栅层位于所述第一有源区、第二有源区和所述两个场氧区的表面；

P型重掺杂区域、第一N型重掺杂区域和第二N型重掺杂区域，所述P型重掺杂区域和第一N型重掺杂区域相邻，且位于所述P井区上除第二部分厚栅层之外的区域，所述第二N型重掺杂区域位于所述第二有源区对应的N井区；

基极、源极和漏极，所述基极位于所述P型重掺杂区域处，所述源极位于所述第一N型重掺杂区域处，所述漏极位于所述第二N型重掺杂区域处。

可选地，所述第二部分厚栅层的长度为所述第一场氧区的长度的1/2。

可选地，所述第二部分厚栅层的厚度的范围为800～1000埃。

可选地，所述薄栅层的厚度为200埃。

本发明的有益效果是：

本发明提供的HVMOS的制作方法，通过在P井区的表面和部分N井区的表面形成第一有源区，在N井区的表面上两个相间隔的场氧区之间形成第二有源区，并在对第一有源区、两个场氧区和第二有源区上的厚栅层进行光刻及刻蚀处理时，只对第一有源区上的第一部分厚栅层以及第二有源区上的厚栅层进行光刻及刻蚀处理，而第一有源区上的厚栅层中除第一部分厚栅层之外的第二部分厚栅层未被进行光刻及刻蚀处理，其中，第二部分厚栅层与临近P井区的第一场氧区相接。这样，本发明在保持传统工艺流程的基础上，通过更改厚栅层光刻及刻蚀的位置，使得第二部分厚栅层对应的区域形成台阶过渡区，即使得栅氧层过渡过程变为，从薄栅层到厚栅层再到场氧区，有效的改善了现有技术中的由薄栅层直接过渡到场氧区形成的突变电场，从而改善了器件的耐压值。此外，由于保持了传统工艺流程，只是改变了厚栅层的光刻及刻蚀位置，因此实现了不改变HVMOS的阈值电压和导通电阻的前提下，提高了HVMOS的耐压值，从而使得集成电路工作更加稳定可靠。

附图说明

图1表示本发明的实施例中HVMOS的制作方法的步骤流程图；

图2表示本发明的实施例中HVMOS的制作方法的实现图之一；

图3表示本发明的实施例中HVMOS的制作方法的实现图之二；

图4表示本发明的实施例中HVMOS的制作方法的实现图之三；

图5表示本发明的实施例中HVMOS的制作方法的实现图之四。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

如图1所示，为本发明的实施例中HVMOS的制作方法的步骤流程图，该制作方法包括：

步骤101，在P型衬底上制作相邻的P井区和N井区。

在本步骤中，具体的，如图2所示，在P型衬底1上制作相邻的P井区2和N井区3。此外，在实现具体的制作过程时，可以依据传统制作P井区和N井区的工艺，即通过光刻、注入以及高温推阱的过程，形成P井区2和N井区3。

步骤102，在N井区的表面形成两个相间隔的场氧区，并在P井区的表面和部分N井区的表面形成第一有源区，其中，两个相间隔的场氧区之间的区域为第二有源区，部分N井区为临近P井区的N井区端部至临近P井区的第一场氧区之间的区域。

在本步骤中，具体的，如图3所示，在N井区3的表面形成两个相间隔的场氧区4时，可以通过硅的局部氧化LOCOS技术实现。此外，具体的，场氧区4为淀积的氮化硅层，且氮化硅层的厚度可以为6000埃。

另外，在实现在P井区的表面和部分N井区的表面形成第一有源区5，在两个相间隔的场氧区4之间的区域形成第二有源区6的具体制作过程时，可以先在P井区2的表面和部分N井区3的表面，以及两个相间隔的场氧区4之间的区域淀积氮化硅层，然后通过对氮化硅层的光刻及刻蚀处理，形成第一有源区5和第二有源区6。

此外，部分N井区3为图3中的临近P井区2的N井区3端部至临近P井区2的第一场氧区之间的区域。

步骤103，在第一有源区、第二有源区和两个场氧区的表面进行厚栅氧化，形成厚栅层。

在本步骤中，具体的，在形成第一有源区、第二有源区和两个场氧区之后，在第一有源区、第二有源区和两个场氧区的表面进行厚栅氧化，形成厚栅层。具体的，厚栅层的厚度可以为800至1000埃。

步骤104，对第一有源区上的第一部分厚栅层以及第二有源区上的厚栅层进行光刻及刻蚀处理，其中，第一有源区上的厚栅层中除第一部分厚栅层之外的第二部分厚栅层与第一场氧区相接。

在本步骤中，具体的，在形成厚栅层之后，如图4所示，可以对第一有源区5上的第一部分厚栅层以及第二有源区6上的厚栅层进行光刻及刻蚀处理，此时，第一有源区5上除第一部分厚栅层外的第二部分厚栅层7会被保留下来，其中，第二部分厚栅层7指第一有源区5上除第一部分厚栅层外的与第一场氧区相接的部分厚栅层。可选地，第二部分厚栅层的长度可以为第一场氧区的长度的1/2，当然，在此并不具体限定第二部分厚栅层的具体长度。这样，即使按照传统工艺流程继续制作HVMOS，栅氧层的过渡过程同样可以变为，从薄栅层到厚栅层再到场氧区，有效的改善了现有技术中的由薄栅层直接过渡到场氧区形成的突变电场，从而改善了器件的耐压值。

在本实施例中，在保持传统工艺流程的基础上，更改了厚栅层光刻及刻蚀的位置，使得第一有源区上的厚栅层中除第一部分厚栅层之外的第二部分厚栅层被保留，从而使得第二部分厚栅层对应的区域成为薄栅层与场氧区之间的台阶过渡区，有效的改善了现有技术中的由薄栅层直接过渡到场氧区形成的突变电场，从而改善了器件的耐压值。此外，由于保持了传统工艺流程，只是改变了厚栅层的光刻及刻蚀位置，因此实现了不改变HVMOS的阈值电压和导通电阻的前提下，提高了HVMOS的耐压值，从而使得集成电路工作更加稳定可靠。

下面结合图2至图5，对HVMOS的制作方法进行整体说明。

如图2所示，为在P型衬底1上制作相邻的P井区2和N井区3的实现示意图。具体的，在制作P井区2和N井区3时，可以依据传统制作P井区和N井区的工艺，即通过光刻、注入以及高温推阱的过程，形成P井区2和N井区3。

进一步的，如图3所示，在经过图2的步骤后，可以通过LOCOS技术在N井区3的表面形成相间隔的场氧区4，具体的，该场氧区4为淀积的氮化硅层，且氮化硅层的厚度可以为6000埃。此外，可以通过在P井区的表面、部分N井区的表面淀积氮化硅层，并光刻及刻蚀氮化硅层的方式，形成第一有源区5(参见图3中标号5所指的标线对应的区域)，并以同样的方式在两个场氧区之间的区域形成第二有源区6。

进一步的，如图4所示，在形成第一有源区5和第二有源区6之后，可以进行厚栅层的形成以及厚栅层的光刻及刻蚀处理。具体的，可以在在第一有源区5、第二有源区6和两个场氧区4的表面进行厚栅氧化，形成厚栅层，然后对第一有源区5上的第一部分厚栅层以及第二有源区上的厚栅层进行光刻及刻蚀处理。此时，两个场氧区4上的厚栅层被保留，以便于更好地提升各个有源区之间的隔离效果。此外，第一有源区5上的厚栅层中除第一部分厚栅层外的第二部分厚栅层7(参见图4中标号7所指的标线对应的区域)同样被保留。

进一步的，如图5所示，为对第一有源区5上的第一部分厚栅层以及第二有源区6上的厚栅层进行光刻及刻蚀处理之后，在P井区2制作基极和源极，在N井区3制作漏极的实现图。

具体的，在具体实现时，可以先在第一有源区5、第二有源区6和两个场氧区4的表面进行薄栅氧化，形成薄栅层(图中未显示)，其中，该薄栅层的厚度小于厚栅层的厚度，具体的，该薄栅层的厚度可以为200埃。然后在薄栅层上进行多晶硅淀积，形成多晶硅层(图中未显示)，具体的，该多晶硅层的厚度可以为3000埃。最后对多晶硅层进行光刻及刻蚀处理，在第一部分厚栅层对应的P井区2制作相邻的P型重掺杂区域8和第一N型重掺杂区域9，在第二有源区6对应的N井区3制作第二N型重掺杂区域10。最后在P型重掺杂区域8注入P型离子形成基极(Bulk)，在第一N型重掺杂区域9注入N型离子形成源极(Source)，在第二N型重掺杂区域10注入N型离子形成漏极(Drain)。

至此经过以上步骤，制作完成HVMOS的关键结构。

这样，本发明更改厚栅层光刻及刻蚀的位置，使得第一有源区上的厚栅层中除第一部分厚栅层之外的第二部分厚栅层被保留，然后在第一有源区、第二有源区和两个场氧区的表面进行薄栅氧化，形成薄栅层，并对薄栅层上形成的多晶硅层进行光刻及刻蚀处理，以使在第一部分厚栅层对应的P井区制作相邻的基极和源极，在第二有源区对应的N井区制作漏极。这样，本发明在保持传统工艺流程的基础上，通过只更改厚栅层光刻及刻蚀的位置，使得第二部分厚栅层对应的区域形成薄栅层和场氧区之间的台阶过渡区，有效的改善了现有技术中的由薄栅层直接过渡到场氧区形成的突变电场，从而改善了器件的耐压值。此外，由于只是改变了厚栅层的光刻及刻蚀位置，因此实现了在不改变HVMOS的阈值电压和导通电阻的前提下，提高了HVMOS的耐压值，从而使得集成电路工作更加稳定可靠。

此外，本发明还提供了一种HVMOS，该HVMOS采用上述实施例中的HVMOS的制作方法制得。具体的，该HVMOS的关键结构如图5所示。

参见图5，该HVMOS包括：P型衬底1，以及位于P型衬底1上的相邻的P井区2和N井区3；位于N井区3表面上的两个相间隔的场氧区4，以及位于P井区2的表面以及部分N井区3的表面的第一有源区5，其中，两个相间隔的场氧区4之间的区域为第二有源区6，部分N井区3为临近P井区2的N井区端部至临近P井区的第一场氧区之间的区域；位于第一有源区5上的第二部分厚栅层7，其中，第二部分厚栅层7与第一场氧区相接；薄栅层(图中未显示)，薄栅层位于第一有源区5、第二有源区6和两个场氧区4的表面；P型重掺杂区域8、第一N型重掺杂区域9和第二N型重掺杂区域10，P型重掺杂区域8和第一N型重掺杂区域9相邻，且位于P井区2上除第二部分厚栅层7之外的区域，第二N型重掺杂区域10位于第二有源区6对应的N井区3；基极、源极和漏极，基极位于P型重掺杂区域8处，源极位于第一N型重掺杂区域9处，漏极位于第二N型重掺杂区域10处。

具体的，第二部分厚栅层7的长度可以为第一场氧区的长度的1/2。此外，第二部分厚栅层7的厚度的范围可以为800～1000埃，薄栅层的厚度可以为200埃。

这样，该HVMOS由于在场氧区与薄栅层之间具有一部分长度的厚栅层，从而有效改善了现有的HVMOS中直接由薄栅层过渡到场氧区造成的突变电场，从而提高了HVMOS的耐压值。

以上所述的是本发明的优选实施方式，应当指出对于本技术领域的普通人员来说，在不脱离本发明所述的原理前提下还可以作出若干改进和润饰，这些改进和润饰也在本发明的保护范围内。

Claims (10)

1.一种高压金属氧化物半导体HVMOS的制作方法，其特征在于，包括：

在P型衬底上制作相邻的P井区和N井区；

在所述N井区的表面形成两个相间隔的场氧区，并在所述P井区的表面和部分N井区的表面形成第一有源区，其中，所述两个相间隔的场氧区之间的区域为第二有源区，部分N井区为临近P井区的N井区端部至临近P井区的第一场氧区之间的区域；

在所述第一有源区、第二有源区和所述两个场氧区的表面进行厚栅氧化，形成厚栅层；

对所述第一有源区上的第一部分厚栅层以及第二有源区上的厚栅层进行光刻及刻蚀处理，其中，所述第一有源区上的厚栅层中除所述第一部分厚栅层之外的第二部分厚栅层与所述第一场氧区相接。

2.根据权利要求1所述的制作方法，其特征在于，所述第二部分厚栅层的长度为所述第一场氧区的长度的1/2。

3.根据权利要求1所述的制作方法，其特征在于，所述厚栅层的厚度的范围为800～1000埃。

4.根据权利要求1所述的制作方法，其特征在于，所述对所述第一有源区上的第一部分厚栅层以及第二有源区上的厚栅层进行光刻及刻蚀处理之后，所述制作方法还包括：

在所述P井区制作基极和源极，在所述N井区制作漏极。

5.根据权利要求4所述的制作方法，其特征在于，所述在所述P井区制作基极和源极，在所述N井区制作漏极的步骤包括：

在所述第一有源区、第二有源区和所述两个场氧区的表面进行薄栅氧化，形成薄栅层；其中，所述薄栅层的厚度小于所述厚栅层的厚度；

在所述薄栅层上进行多晶硅淀积，形成多晶硅层；

对所述多晶硅层进行光刻及刻蚀处理，并在所述第一部分厚栅层对应的P井区制作相邻的P型重掺杂区域和第一N型重掺杂区域，在所述第二有源区对应的N井区制作第二N型重掺杂区域；

在所述P型重掺杂区域注入P型离子形成基极，在所述第一N型重掺杂区域注入N型离子形成源极，在所述第二N型重掺杂区域注入N型离子形成漏极。

6.根据权利要求5所述的制作方法，其特征在于，所述薄栅层的厚度为200埃。

7.一种HVMOS，其特征在于，所述HVMOS包括：

P型衬底，以及位于P型衬底上的相邻的P井区和N井区；

位于所述N井区表面上的两个相间隔的场氧区，以及位于P井区的表面以及部分N井区的表面的第一有源区，其中，所述两个相间隔的场氧区之间的区域为第二有源区，部分N井区为临近P井区的N井区端部至临近P井区的第一场氧区之间的区域；

位于所述第一有源区上的第二部分厚栅层，其中，所述第二部分厚栅层与所述第一场氧区相接；

薄栅层，所述薄栅层位于所述第一有源区、第二有源区和所述两个场氧区的表面；

P型重掺杂区域、第一N型重掺杂区域和第二N型重掺杂区域，所述P型重掺杂区域和第一N型重掺杂区域相邻，且位于所述P井区上除第二部分厚栅层之外的区域，所述第二N型重掺杂区域位于所述第二有源区对应的N井区；

基极、源极和漏极，所述基极位于所述P型重掺杂区域处，所述源极位于所述第一N型重掺杂区域处，所述漏极位于所述第二N型重掺杂区域处。

8.根据权利要求7所述的HVMOS，其特征在于，所述第二部分厚栅层的长度为所述第一场氧区的长度的1/2。

9.根据权利要求7所述的HVMOS，其特征在于，所述第二部分厚栅层的厚度的范围为800～1000埃。

10.根据权利要求7所述的HVMOS，其特征在于，所述薄栅层的厚度为200埃。