CN107615387A - 存储器装置中的超深掉电模式控制 - Google Patents

存储器装置中的超深掉电模式控制 Download PDF

Info

Publication number
CN107615387A
CN107615387A CN201680031502.8A CN201680031502A CN107615387A CN 107615387 A CN107615387 A CN 107615387A CN 201680031502 A CN201680031502 A CN 201680031502A CN 107615387 A CN107615387 A CN 107615387A
Authority
CN
China
Prior art keywords
storage arrangement
udpd
audpd
patterns
bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680031502.8A
Other languages
English (en)
Other versions
CN107615387B (zh
Inventor
D·刘易斯
J·丁
G·英特拉特
N·冈萨雷斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adesto Technologies Corp
Original Assignee
Adesto Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Adesto Technologies Corp filed Critical Adesto Technologies Corp
Publication of CN107615387A publication Critical patent/CN107615387A/zh
Application granted granted Critical
Publication of CN107615387B publication Critical patent/CN107615387B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Read Only Memory (AREA)

Abstract

描述了一种针对存储器装置的实施方式，存储器装置包括非易失性存储器，诸如闪速存储器装置和/或阻变存储器(例如，导电桥接随机存取存储器[CBRAM]、电阻式RAM(ReRAM)等)。具体实施方式可以包括操作可以在一个或更多个电阻和/或电容状态之间写入(编程/擦除)的闪速存储器和/或阻变存储器的结构和方法。CBRAM存储部件可以被配置成使得当跨该CBRAM存储部件的电极施加大于阈值电压的正向或反向偏压时，该CBRAM存储部件的电气特性(例如，电阻)可以改变。这样的实施方式适于任何类型的存储器装置，包括易失性和非易失性类型/装置，并且可以包括阻变存储器装置。

Description

存储器装置中的超深掉电模式控制
技术领域
本发明总体上涉及半导体装置领域。更具体地说，本发明的实施方式关于诸如闪速存储器装置的存储器装置，并且包括电阻式存储器装置。
背景技术
越来越多地在诸如固态硬盘驱动器、可移除数字图像卡等的应用中见到非易失性存储器(NVM)。闪速存储器是当今使用的流行NVM技术，同时也可以采用其它NVM技术，诸如包括电阻式RAM(ReRAM)和导电桥接RAM(CBRAM)的阻变(resistive switching)存储器技术。在任何情况下，电力考虑和减少电力使用在半导体装置中变得越来越重要。为了在存储器装置未处于使用时节省电力，可以在存储器装置中支持一个或更多个低功率或休眠模式。
附图说明
图1是根据本发明的实施方式的示例主机和存储器装置排布结构的示意性框图。
图2是根据本发明的实施方式的示例存储器装置结构的示意性框图。
图3是根据本发明的实施方式的基于显式命令的示例UDPD操作的波形图。
图4是根据本发明的实施方式的在存储器装置中控制UDPD模式的第一示例方法的流程图。
图5是根据本发明的实施方式的基于自动进入(entry)的示例UDPD操作的波形图。
图6是根据本发明的实施方式的在存储器装置中控制UDPD模式的第二示例方法的流程图。
图7是根据本发明的实施方式的示例寄存器和操作控制的示意性框图。
图8是根据本发明的实施方式的示例寄存器结构的示意性框图。
具体实施方式
下面，对本发明的具体实施方式进行更细说明，在附图中例示了其示例。虽然本发明将结合优选实施方式进行描述，但应当明白，它们不旨在将本发明限制成这些实施方式。与此相反，本发明旨在覆盖可以包括在如所附权利要求书所限定的本发明的精神和范围内的另选例、变型例以及等同物。而且，在本发明的下列详细描述中，阐述了许多具体细节，以便提供对本发明的详尽理解。然而，本领域技术人员容易明白，本发明可以在不需要这些具体细节的情况下来实践。在其它情况下，公知方法、过程、处理，组件、结构以及电路未被详细描述，以不使不必要地模糊本发明的方面。
下面的详细描述的一些部分从针对计算机、处理器、控制器、装置，和/或存储器内的数据流、信号或波形的过程、程序、逻辑模块、功能模块、处理、示意性符号，和/或操作的其它符号性表述方面来呈现。这些描述和表述被数据处理领域的技术人员通常所使用，以向本领域其它技术人员有效地表达他们的工作的实质。通常来说，尽管不必要，但被操纵的量采取能够在计算机或数据处理系统中存储、传递、组合、比较以及以其它方式操纵的电气、磁性、光学或量子信号的形式。已经证实，主要出于常见用法的理由，有时便利地引用这些信号，作为比特、波、波形、流、值、组元、符号、字符、术语、数字等。
具体实施方式可以致力于存储器装置，包括非易失性存储器(NVM)，诸如闪速存储器装置，和/或阻变存储器(例如，导电桥接随机存取存储器[CBRAM]、电阻式RAM[ReRAM]等)。具体实施方式可以包括操作可以在一个或更多个电阻和/或电容状态之间写入(编程/擦除)的闪速存储器和/或阻变存储器的结构和方法。在一个示例中，CBRAM存储部件可以被设置成使得当跨该CBRAM存储部件的电极施加大于阈值电压的正向或反向偏压时，该CBRAM存储部件的电气特性(例如，电阻)可以改变。在任何情况下，某些实施方式适于任何类型的存储器装置，包括易失性和非易失性类型/装置，并且可以包括阻变存储器装置。
下面，参照图1，示出了根据本发明的实施方式的示例主机和存储器装置排布结构的示意性框图100。在该示例中，主机102可以经由串行接口与存储器装置104连接。例如，主机102可以是任何合适的控制器(例如，CPU、MCU、通用处理器、GPU、DSP等)，并且存储器装置104可以是任何类型的存储装置(例如，SRAM、DRAM、EEPROM、闪存、CBRAM、磁性RAM、ReRAM等)。存储器装置104由此可以按多种存储器技术(如非易失性类型)来实现。在一些情况下，存储器装置104可以是可按更传统的非易失性存储器，或者按CBRAM/ReRAM阻变存储器实现的串行闪速存储器。
可以包括诸如在串行外围接口(SPI)中的各种接口信号以供主机102与存储器装置104之间的通信。例如，串行时钟(SCK)可以向装置104提供时钟，并且可以被用于控制去往和来自装置104的数据流。可以在SCK的上升沿上锁存命令、地址和输入数据(例如，在SI引脚上)，并且可以在SCK的下降沿上或者在一些排布结构中通过数据选通而按时钟输出输出数据(例如，在SO引脚上或者经由I/O引脚)。复位引脚(RESET_)可以被用于终止进行中的操作，并且被用于复位存储器装置104的内部状态机(例如，复位成空闲状态)。只要复位引脚上存在低电平，存储器装置104就可以保持在复位状态。而且，因为存储器装置104可以包括上电复位电路，所以在上电序列期间，可以不对复位引脚进行限制。在一些其它实现中，存储器装置104可以不包括复位引脚(RESET_)，而可以相反地包括保持引脚(HOLD_)。
可以利用芯片选择(CS_)来选择存储器装置104，如从多个这种存储器装置中选择，或者以其它方式作为接入该装置的方式。当芯片选择信号被撤销(de-assert)(例如，在高电平)时，存储器装置104也将被取消选择，并且可以被置于待机模式。激活芯片选择信号(例如，经由CS_上的高到低转变)可以被用于开始一操作，并且使芯片选择信号返回至高状态可以被用于终止一操作。对于内部自定时的操作(例如，编程或擦除周期)来说，如果在该操作期间撤销了芯片选择，则存储器装置104可以在特定的正进行的操作完成之前不进入待机模式。
写保护(WP_)可以被用于保护由寄存器(例如，扇区保护寄存器)指定保护的扇区。例如，可以保护这种扇区免受编程和擦除操作。因此，如果在致能(assert)写保护引脚的同时向存储器装置104发出编程或擦除命令，则该装置可以忽略该命令并且不执行任何操作。在该示例SPI接口中，可以经由串行输入(SI)信号向存储器装置104提供数据。串行输入可以被用于包括命令和地址序列的数据输入。例如，串行输入引脚上的数据可以在SCK的上升沿被锁存，并且如果该装置被取消选择(例如，当芯片选择信号被撤销时)，则可以忽略串行输入引脚上的数据。可以经由串行输出(SO)信号从存储器装置104输出数据。例如，串行输出上的数据可以在SCK的下降沿上被时钟输出，并且当装置被取消选择时(例如，当芯片选择信号被撤销时)，串行输出信号可以处于高阻抗状态。
现在参照图2，示出了根据本发明的实施方式的示例存储器装置104结构的示意性框图。例如，存储器装置104可以包括存储器阵列202、缓冲器204(例如，SRAM或其它快速存取存储器)以及I/O接口206。在一些排布结构中，可以设置超过一个缓冲器204，诸如用于输入路径的缓冲器和用于输出路径的另一缓冲器。另选地或另外地，可以设置多个缓冲器以供多层缓冲。例如，存储器装置104可以被配置为数据闪存和/或串行闪存装置。存储器阵列202可以被组织为任何合适数量页面的数据。例如，每一个页面都可以包括256或264个字节的数据。类似地，缓冲器204可以存储至少一个页面的数据。而且，I/O接口206可提供存储器阵列202、缓冲器204以及串行数据输入(SI)和输出(SO)之间的连接。例如，I/O接口206可以是SPI或其它串行类型接口的一部分。
下面，参照图3，示出了根据本发明的实施方式的基于显式命令的示例超深掉电(ultra-deep power down，UDPD)操作的波形图300。当前的SPI存储器装置(例如，从设备)可能要求用户发出特定命令(例如，DP、UDPD)，以便使存储器装置进入低耗电状态。在这种情况下，主机可以发出包括操作码79h的命令，以便有效地强制存储器装置进入低耗电UDPD状态。如图所示，处于UDPD模式时的存储器装置的电源电流(ICC)可以小于处于待机模式时的该存储器装置的电源电流。而且，如图所示，该有效电流(如在存储器装置处于编程或擦除操作时)可以高于存储器装置在处于待机操作时的电源电流。因此，UDPD模式或状态可以实际上是“休眠”状态，由此存储器装置处于其最低耗电和最不活跃状态。此外，在电源电流方面，诸如深度掉电模式的其它低耗电模式可以落在待机模式与UDPD模式之间。
虽然直接命令方法是控制存储器装置进入UDPD状态的一种方式，但鉴于UDPD状态的特性，这种方法在与主机装置协调操作时具有限制。例如，为了发出UDPD命令，总线主设备(例如，主机装置102)可能需要监视存储器/从设备(例如，104)的状态，以便仅在存储器装置不忙碌时才发出DP/UDPD命令。当存储器装置例如正在执行写(编程或擦除)操作时，存储器装置可以被认为是“忙碌”或处于活动状态。在总线主设备(例如，主机102)正在将数据写入从存储器装置(例如，104)的情况下，主设备可能需要等待，直到从设备完成了内部定时的写入任务/操作为止，然后发出DP/UDPD命令。因此，在这种情况下，只有在发出UDPD命令之后，主设备/主机本身才可以进入低耗电和/或休眠状态，以便最大化整个系统的电力节省。
因此，在从存储器装置的写入时间的持续时间中，主设备可能需要保持清醒而不是处于其自己的休眠状态，这消耗更多的电力。即使主设备/主机装置在该时间段内没有要执行的其它任务，情况也可能是这样，结果是希望尽可能快地进入休眠状态。UDPD模式的另一潜在问题是当存储器装置处于该UDPD模式时，存储器装置可能不再回应主设备/主机的命令。这可能使主设备/主机难以确信存储器装置实际上是处于UDPD模式、待机模式还是某种其它活动状态。在一个方法中，主机可以假定存储器装置在这种情况下处于UDPD模式，并且主机可以在不肯定地知道某些存储器装置状态的情况下发出退出UDPD序列。然后，主机可以等待预定时间量来使存储器装置完成退出或复位序列，并返回待机状态。然而，这种方法是浪费的，因为其可以迫使存储器装置不必要地执行退出序列，在某些情况下，该退出序列可以包括完整的上电复位(POR)序列。
在特定实施方式中，自动UDPD模式进入可以在完成写入(编程或擦除)操作时发生，这可以通过在最早的可行时间自动地进入UDPD模式来允许存储器装置进一步降低其能耗。如本文所述，写入操作可以是存储器装置上的任何编程或擦除操作，诸如包括块或芯片擦除命令、字节/页面编程命令，或者在没有内置擦除命令的情况下缓冲区到主存储器页面编程等。然而，严格的缓冲区写入或寄存器写入命令可能不会使存储器装置如本文所述地进入UDPD模式。在某些实施方式中，通过设定存储器装置上的状态寄存器中的AUDPD配置位，可以使能编程/擦除操作之后的自动UDPD(AUDPD)模式。另外，一旦存储器装置进入UDPD，就可以清除AUDPD配置位，使得如果需要其后跟随AUDPD模式进入的另一个写入操作，则可以再设定AUDPD配置位。
下面，参照图4，示出了根据本发明的实施方式的控制存储器装置中的UDPD模式的第一示例方法的流程图400。在402，在存储器装置中可以经由一接口(例如，SPI)从主机接收写入命令。在404，可以在存储器装置上开始写入操作，以便执行写入命令。例如，写入操作可以包括一个或更多个编程和/或擦除脉冲，诸如利用预定写入算法。在406，可以读取存储器装置上的状态寄存器。具体来说，可以从状态寄存器确定自动-UDPD(AUDPD)配置位状态。
在408，如果AUDPD配置位被清除(例如，状态＝“0”)，则在410，一旦完成了写入操作，在412，该装置就可以进入待机模式。因此，在这种情况下，存储器装置可以准备好接受新的命令而不进入UDPD状态。然而，在408，如果AUDPD配置位被设定(例如，状态＝“1”)，并且一旦在414完成了写入操作，则该装置就可以自动进入UDPD模式。因此，在特定实施方式中，响应于在存储器装置上设定了AUDPD配置位，可以在完成写入操作后自动进入UDPD模式。
因此，在特定实施方式中，在存储器装置状态寄存器中指定的配置位(可被称为AUDPD配置位)可被使用以按照自动方式控制UDPD模式进入。此外，用户和/或主机装置可以具有设定或清除该AUDPD配置位的能力，并且这可以在向存储器装置发出任何写入命令之前完成。在某些实施方式中，如果在存储器装置上的AUDPD配置位处于其清除状态(例如，“0”)时主设备/主机发出写入命令，则存储器装置可以完成内部定时写入操作，然后可以在写入操作完成时自动进入待机状态。
然而，如果在AUDPD配置位处于其设定状态(例如，“1”)时主设备/主机发出写入命令，则存储器装置可以完成写入操作，然后可以在完成内部定时写入操作时自动进入UDPD模式。以这种方式，主设备/主机因此可以更快地进入其自身的低耗电休眠状态，而不必等待所述从存储器装置完成正在进行的写入操作。一旦在AUDPD配置位被设定的情况下主机装置发出写入命令，该主机装置就可以根据需要而立即进入其自己的休眠状态，这是因为不需要等待写入操作完成或发送另一个命令来显式地将存储器装置置于UDPD模式。在一个示例中，如果主装置希望将一系列数据页面写入存储器装置，则主设备/主机可以首先清除AUDPD配置位，然后可以发出页面写入命令。在发出最后页面写入命令之前，主设备/主机可以设定AUDPD配置位，然后发出该系列中的最后页面写入命令。在这种情况下，在最后这种页面写入操作之后，存储器装置可以仅以自动方式进入UDPD模式。
另外，一旦存储器装置进入UDPD模式，主设备/主机装置就可以通过使用任何合适的退出操作或复位操作来唤醒该从存储器装置，以便使存储器装置恢复至其待机状态(例如，准备好接受新命令)。而且，当主设备/主机装置从其自己的休眠状态苏醒并希望确定从存储器装置的状态时，主机装置可以向存储器装置发出读取状态寄存器(RDSR)命令，以确定装置状态。然而，在某些情况下，一旦存储器装置进入UDPD模式，存储器装置就可能不接受除了退出UDPD操作命令之外的来自主机的其它任何命令，以便最大化该低耗电休眠状态期间的节电。如下将更详细讨论的，特定实施方式还提供允许存储器装置向主机装置传达其处于UDPD状态的方法。
下面，参照图5，示出了根据本发明的实施方式的基于自动进入的示例UDPD操作的波形图500。在该示例500中，在502和504，可以发出写入命令，并且可以包括表示特定类型写入操作(例如，编程、擦除等)的操作码、页面写入操作和/或要写入的数据的操作码。存储器装置可以通过在506期间读取状态寄存器来确定AUDPD配置位的状态，这可以是在执行写入命令的写入操作期间。如果AUDPD配置位被清除，则当在508完成写入操作时，存储器装置可以返回至待机状态。然而，如果设定了AUDPD配置位，则在508完成内部定时写入操作时，存储器装置可以在510期间自动进入(例如，在没有来自主机的显式命令的情况下)UDPD模式。
在特定实施方式中，UDPD指示符位(可以是状态寄存器中的先前未实现或相反未分配的位(例如，“bit4”))在装置处于活动状态(例如，非UDPD模式)时，通常可以被读取为“0”。如果主设备/主机在存储器装置处于UDPD模式时从存储器装置读取状态寄存器，则存储器装置可以在其对应于该状态寄存器UDPD指示符位的输出引脚上驱动逻辑“1”。例如，当存储器装置处于UDPD模式中时，可以在512发出状态寄存器读取命令，并且在514，可以在输出(例如，SO)上驱动逻辑“1”。在某些情况下，514处的高电平输出可以直接来自如从状态寄存器存取的、UDPD指示符位的状态。在其它情况下，在存储器装置处于UDPD模式的同时，当发生状态寄存器读取时，存储器装置可以将输出驱动成高电平，而不管状态寄存器中的UDPD指示器位的实际状态。因此，在这种情况下，该操作可以导致UDPD指示符位被读取为“1”，而不是可实际存储在状态寄存器中的“0”。在任何情况下，在514，输出的高电平可以被主设备/主机用作所述从存储器装置不再活动而相反进入UDPD模式的指示。
下面，参照图6，示出了根据本发明的实施方式的控制存储器装置中的UDPD模式的第二示例方法的流程图600。在602，可以例如由主机装置102读取存储器装置上的状态寄存器。在604，如果UDPD指示符位被读取为“0”，则存储器装置可以被指示为处于诸如活动状态或待机状态的非UDPD模式。在606，如果AUDPD配置位被确定为已设定，则存储器装置可以在完成写入操作时进入UDPD模式。然而，在606，如果AUDPD配置位被清除，则在608，该装置可以处于待机状态，可以准备就绪(例如，接受命令)，和/或可以处于活动或非UDPD模式。
在604，如果UDPD指示符位被读取为“1”(例如，参见图5中的514)，则该存储器装置可以被指示为处于UDPD模式。存储器装置可以维持在这种UDPD模式中，直到在610，主机装置发出复位序列或其它恰当的UDPD模式退出操作为止，以便使存储器装置退出UDPD模式。在612，存储器装置上的状态寄存器可以由主机装置读取。在614，如果UDPD指示符位被读取为“0”，则在616，存储器装置可以被指示为处于诸如活动状态或待机状态的非UDPD模式，准备就绪(例如，接受命令)，和/或可以处于活动或非UDPD模式。
下面，参照图7，示出了根据本发明的实施方式的示例寄存器和操作控制的示意性框图700。例如，可以利用SRAM来实现寄存器块702。寄存器块702可以向编程操作控制706和擦除操作控制708提供算法和选项变量选择。例如，寄存器块702还可以包括具有AUDPD配置位的状态寄存器，以指示一旦当前写入操作完成，存储器装置就进入UDPD模式。还例如，寄存器块702中的状态寄存器可以包括上面描述的UDPD指示符位，由此在输出引脚上驱动逻辑状态以指示存储器装置是否处于UDPD模式。控制器704可以确定和解码接收到的命令，并且还可以控制对寄存器块702中的寄存器位的访问。此外，可以使用测试模式(例如，用于确定操作分配等)来覆写寄存器块702中的数据。针对寄存器块702的设定可以基于各种默认算法和选项变量或条件设定，但也可以逐批或逐个装置地编程。而且，用于编程操作、擦除操作以及选项变量或相关条件设定的值可以在寄存器块702中独立编程。
POR电路或状态机716，其可以接收复位信号(例如，经由RESET_引脚)，并且可以访问指定的寄存器数据部分714并从存储器阵列712的专用部分读出数据。例如，用于退出UDPD模式的复位序列可以包括激活复位信号。指定的寄存器数据部分714可以另选地位于存储器核712外部。在任何情况下，然后可以将与存储器核712相关联的该访问数据加载到寄存器块702中。以这种方式，该装置特定的信息可以被编程到存储器核中，并且每当装置通电(例如，由VDD电源检测到)或以其它方式复位时，该数据就可以被加载到寄存器702中。这是因为包括指定的寄存器数据部分714的存储器核可以包括非易失性存储器。而且，不同的基于应用的信息可以存储在非易失性存储器指定的寄存器数据部分714中。而且，可以独立地编程不同的部件或存储器核712(例如，针对不同的应用等)。在某些情况下，用户可能无法访问存储器的该专用部分。然而，一些应用可以允许访问这些指定位置，如在测试模式下。
另外，寄存器702(例如，包括AUDPD配置位)可以由控制器704和/或由用户经由单独或组合的用户接口来编程。以这种方式，用户能够将数据编程到寄存器702中，以便覆写或改变其中的先前值。特定实施方式还可以支持针对不同的存储器核712的独立控制的编程/擦除算法选择。例如，控制器704可以针对不同的存储器核712，将702中的寄存器值设定得不同。例如，寄存器块702可以包括针对每个存储器核的专用扇区(例如，加宽寄存器或增加的寄存器位长度)，或者可以为每个存储器核712复制寄存器块702。这可以被利用，由此一个存储器阵列712专用于一个应用(例如，代码)，而另一存储器阵列712可以专用于另一应用(例如，数据)。以这种方式，寄存器块702可以容纳独立的可编程操作算法，以支持针对不同存储器核712的不同操作。而且，在这种情况下，专用扇区皆可以使它们自己的状态寄存器具有对应的准备就绪位，以指示存储器装置的该扇区是忙于操作还是处于掉电状态。
各种编程/擦除操作算法以及状态、信息可以存储在寄存器块702中。例如，可以使用至少两个位来指示要使用预定义的一组编程算法中的哪一个来执行编程命令。类似地，可以使用寄存器块702中的至少两个位来指示要使用预定义的一组擦除算法中的哪一个来执行擦除命令。此外，定义用于所选择的操作算法的编程和擦除操作的条件的选项变量(例如，脉冲宽度、电压电平、电流电平等)也可以在寄存器块702中定义。另外，最大重试尝试次数(可以嵌入编程/擦除算法中的一个或更多个内)也可以存储在寄存器块702中。例如，重试计数器710可以跟踪针对给定编程或擦除操作或一序列编程和/或擦除操作的尝试次数，作为所选择的编程/擦除操作算法的一部分。
特定实施方式还可以支持随着半导体装置老化，或者其阵列越来越多地循环而动态改变操作算法。例如，可以使用计数器来移动至不同的算法和/或选项变量选择，并且基于计数器结果有效地改变要使用的编程/擦除算法。在一个示例中，可以更新指定的寄存器数据部分714，以反映基于这种计数器结果的改变的算法选择、选项变量等值。结果，可以经由POR电路716来更新寄存器块702，如上所述。在另一示例中，可以基于从寄存器块702输出的数据来动态地确定基于计数器结果的递增值。在这种情况下，在作为输出被提供给编程操作控制706和擦除操作控制708之前，从寄存器块702读取的数据然后可以由后续电路基于计数器结果来更新。在任何情况下，编程操作控制706和擦除操作控制708可以与其它控制电路协调使用以完成正在进行的写入操作，然后响应于设定的AUDPD配置位而进入UDPD模式。
下面，参照图8，示出了根据本发明的实施方式的示例寄存器结构的示意性框图800。在这个示例中，寄存器块702可以包括八个寄存器802(例如，802-0、802-1、…、802-7)。每个寄存器802都可以包括多个字段。例如，字段804可以是用于存储表示擦除操作算法的数据的2位宽的字段。而且，例如，字段806可以是用于存储表示编程操作算法的数据的2位宽的字段。而且，例如，字段808可以是用于存储表示重试循环的数据的2位宽的字段。其它字段(未示出)可以被用于指示用于为各种算法设定条件的选项变量。寄存器802的各个字段通常可以被用于形成或支持可以被访问(例如，通过编程操作控制706、擦除操作控制708等)以设定针对所选的操作算法的编程和擦除操作中的一个或更多个操作的条件的条件表。而且，寄存器802中的一个或更多个可以被配置为这样的状态寄存器，即，所述状态寄存器包括：用于指示一旦当前操作完成，存储器装置就进入UDPD模式的AUDPD配置位；以及上述的UDPD指示符位，由此可以在输出引脚上驱动逻辑状态以指示存储器装置是否处于UDPD模式。
寄存器块702还可以包括地址解码器816，地址解码器816可以从控制器704接收信号(例如，地址、地址负载等)，并且可以提供3位解码的值来寻址八个寄存器802之一。读取/写入控制818可以从控制器704接收信号812(例如，读取控制信号、写入控制信号等)，并且可以向数据锁存器820提供控制信号。数据锁存器820可以从控制器704接收信号814(例如，读取数据选通、数据输出使能、负载数据等)，并且可以向/从寄存器块702接收或提供数据。而且，虽然在图8的特定例中仅示出了8个寄存器，但在特定实施方式中可以容纳任何合适数量的寄存器。例如，可以包括24个寄存器，其中每个寄存器为8位宽。另外，这种寄存器可以支持基于其它可编程阻抗装置的功能，如字线电压电平、符合电流(例如，其中单元被编程直到达到该符合电流XμA为止)、均衡脉冲宽度、单端或差分读出放大器配置、其它状态信息以及任何数量的其它装置功能和/或参数。
虽然上述示例包括某些存储器单元和可编程阻抗装置的电路、操作以及结构性实现，但本领域技术人员将认识到，根据实施方式可以使用其它技术和/或单元结构。而且，本领域技术人员应当认识到，根据实施方式还可以使用其它装置电路排布结构、架构、部件等。而且，该电阻级别、操作条件等可以取决于可编程阻抗部件的保持力、耐久性、切换速度以及变型需求。
对本发明具体实施方式的前述描述已经出于例示和描述的目的而呈现。它们不是旨在穷举或将本发明限制成所公开的精确形式，而是鉴于上述教导，可以显见地进行许多修改和变化。选择并描述这些实施方式，以便最佳地说明本发明的原理及其实践应用，由此使得本领域其它技术人员能够最佳地利用本发明和具有如适于预期特定用途的各种修改例的各种实施方式。本发明的范围旨在通过所附于此的权利要求书及其等同物来限定。

Claims (20)

1.一种控制存储器装置中的超深掉电(UDPD)模式的方法，该方法包括：
a)经由接口从主机接收写入命令；
b)在所述存储器装置上开始写入操作以执行所述写入命令；
c)从状态寄存器读取自动-UDPD(AUDPD)配置位；
d)完成所述存储器装置上的所述写入操作；
e)响应于所述AUDPD配置位被设定，在所述写入操作完成时自动进入所述UDPD模式；以及
f)响应于所述AUDPD配置位被清除，在所述写入操作完成时进入待机模式。
2.根据权利要求1所述的方法，所述方法还包括：
a)从所述主机接收用于读取所述状态寄存器的命令；
b)驱动来自所述存储器装置的高电平输出，以指示所述存储器装置处于所述UDPD模式；以及
c)驱动来自所述存储器装置的低电平输出，以指示所述存储器装置处于待机状态或者处于活动操作中。
3.根据权利要求2所述的方法，其中，当所述接收所述状态寄存器读取命令在所述存储器装置处于所述UDPD模式的同时发生时，所述存储器装置驱动所述高电平输出，而不管所述状态寄存器中的UDPD指示符位状态如何。
4.根据权利要求1所述的方法，所述方法还包括：响应于从所述主机接收到复位序列，退出所述UDPD模式。
5.根据权利要求1所述的方法，其中，所述主机被配置成在向所述存储器装置发出所述写入命令并且在所述存储器装置中设定了所述AUDPD配置位时，进入休眠状态。
6.根据权利要求1所述的方法，所述方法还包括：
a)在自动进入所述UDPD模式之后，清除所述AUDPD配置位；以及
b)当在新写入命令之后自动进入所述UDPD模式时，在所述新写入命令之前，设定所述AUDPD配置位。
7.根据权利要求1所述的方法，所述方法还包括：
a)从所述主机接收用于清除所述AUDPD配置位的命令；
b)从所述主机接收多个页面写入命令；以及
c)在执行所述多个页面写入命令中的最后一个页面写入命令之前，从所述主机接收用于设定所述AUDPD配置位的命令。
8.根据权利要求1所述的方法，其中，处于所述UDPD模式时的所述存储器装置的供电电流小于处于所述待机模式时的所述存储器装置的供电电流。
9.一种存储器装置，该存储器装置包括：
a)命令解码器，该命令解码器被配置成，响应于主机经由接口发出的写入命令，检测要在所述存储器装置上执行的写入操作；
b)写入控制器，该写入控制器被配置成执行所述写入操作；
c)状态寄存器，该状态寄存器具有自动超深掉电(AUDPD)配置位；
d)控制器，该控制器被配置成，响应于所述AUDPD配置位被设定，在所述写入操作完成时自动进入UDPD模式；以及
e)所述控制器被配置成，响应于所述AUDPD配置位被清除，在所述写入操作完成时进入待机模式。
10.根据权利要求9所述的存储器装置，所述存储器装置还包括输出部，该输出部被配置成：
a)驱动来自所述存储器装置的高电平，以指示所述存储器装置处于所述UDPD模式；以及
d)驱动来自所述存储器装置的低电平输出，以指示所述存储器装置处于待机状态或者处于活动操作中。
11.根据权利要求10所述的存储器装置，其中，当所述接收所述状态寄存器读取命令在所述存储器装置处于所述UDPD模式的同时发生时，所述存储器装置被配置成驱动所述高电平输出，而不管所述状态寄存器中的UDPD指示符位状态如何。
12.根据权利要求9所述的存储器装置，所述存储器装置被配置成，响应于从所述主机接收到复位序列，退出所述UDPD模式。
13.根据权利要求9所述的存储器装置，其中，所述主机被配置成，在向所述存储器装置发出所述写入命令并且在所述存储器装置中设定了所述AUDPD配置位时，进入休眠状态。
14.根据权利要求9所述的存储器装置，其中，所述AUDPD配置位被配置成：
a)在自动进入所述UDPD模式之后被清除；以及
b)当在新写入命令之后自动进入所述UDPD模式时，在所述新写入命令之前被设定。
15.根据权利要求9所述的存储器装置，其中，所述接口包括串行外设接口(SPI)。
16.根据权利要求9所述的存储器装置，其中，处于所述UDPD模式时的所述存储器装置的供电电流小于处于所述待机模式时的所述存储器装置的供电电流。
17.一种控制存储器装置中的超深掉电(UDPD)模式的方法，该方法包括：
a)从所述存储器装置上的状态寄存器读取UDPD指示符位；
b)从所述状态寄存器读取自动-UDPD(AUDPD)配置位；
c)确定在所述UDPD指示符位和所述AUDPD配置位都被清除时，所述存储器装置处于待机状态；
d)响应于所述UDPD指示符位被设定，发出用于退出所述UDPD模式的复位序列；以及
e)响应于所述UDPD指示符位被清除并且所述AUDPD配置位被设定，读取所述状态寄存器。
18.根据权利要求17所述的方法，所述方法还包括：
a)读取所述状态寄存器；
b)接收来自所述存储器装置的高电平输出，以指示所述存储器装置处于所述UDPD模式；以及
c)接收来自所述存储器装置的低电平输出，以指示所述存储器装置处于待机状态或者处于活动操作中。
19.根据权利要求17所述的方法，所述方法还包括：
a)在发出所述复位序列之后，读取所述UDPD指示符位；以及
b)确定在所述UDPD指示符位被清除时，所述存储器装置处于所述待机状态。
20.根据权利要求19所述的方法，所述方法还包括：响应于所述UDPD指示符位被设定，读取所述状态寄存器。
CN201680031502.8A 2015-06-19 2016-04-13 存储器装置和控制存储器装置中的超深掉电模式的方法 Active CN107615387B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562181889P 2015-06-19 2015-06-19
US62/181,889 2015-06-19
PCT/US2016/027206 WO2016204851A1 (en) 2015-06-19 2016-04-13 Ultra-deep power down mode control in a memory device

Publications (2)

Publication Number Publication Date
CN107615387A true CN107615387A (zh) 2018-01-19
CN107615387B CN107615387B (zh) 2021-12-21

Family

ID=57546334

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680031502.8A Active CN107615387B (zh) 2015-06-19 2016-04-13 存储器装置和控制存储器装置中的超深掉电模式的方法

Country Status (4)

Country Link
US (1) US10409505B2 (zh)
EP (1) EP3311384B1 (zh)
CN (1) CN107615387B (zh)
WO (1) WO2016204851A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110677589A (zh) * 2019-10-22 2020-01-10 广州四为电子科技有限公司 一种图像采集装置
CN112579349A (zh) * 2019-09-30 2021-03-30 台湾积体电路制造股份有限公司 备份、复原和恢复寄存器值的方法和系统
US12073916B2 (en) 2019-09-30 2024-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Back-up and restoration of register data

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9978435B1 (en) * 2017-01-25 2018-05-22 Winbond Electronics Corporation Memory device and operation methods thereof
US10802736B2 (en) * 2017-07-27 2020-10-13 Qualcomm Incorporated Power down mode for universal flash storage (UFS)
CN107678683A (zh) * 2017-08-17 2018-02-09 惠州市德赛西威汽车电子股份有限公司 一种高效可靠的数据存储方法
US10817200B2 (en) * 2017-10-26 2020-10-27 Silicon Laboratories Inc. Memory interface for a secure NOR flash memory
KR102532563B1 (ko) * 2018-03-28 2023-05-17 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작방법
CN108710583A (zh) * 2018-05-28 2018-10-26 深圳忆联信息系统有限公司 Ssd写缓存区的管理方法、装置、计算机设备及介质
CN109062825A (zh) * 2018-07-09 2018-12-21 深圳忆联信息系统有限公司 一种固态硬盘异常掉电的保护方法及装置
JP6970769B2 (ja) 2020-02-18 2021-11-24 ウィンボンド エレクトロニクス コーポレーション 半導体装置
JP7165151B2 (ja) * 2020-02-18 2022-11-02 ウィンボンド エレクトロニクス コーポレーション 半導体装置
JP2021174566A (ja) 2020-04-27 2021-11-01 キオクシア株式会社 半導体記憶装置
US20230214270A1 (en) * 2021-12-31 2023-07-06 Western Digital Technologies, Inc. Readiness states for partitioned internal resources of a memory controller

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5197034A (en) * 1991-05-10 1993-03-23 Intel Corporation Floating gate non-volatile memory with deep power down and write lock-out
US20040001386A1 (en) * 2002-06-29 2004-01-01 Park Kee Teok Deep power down control circuit
US6744686B2 (en) * 2001-11-21 2004-06-01 Infineon Technologies Ag Semiconductor memory module with low current consumption
CN1722078A (zh) * 2004-05-08 2006-01-18 三星电子株式会社 存储器装置及其相关的存储器模块、存储器控制器和方法
CN104008074A (zh) * 2013-02-25 2014-08-27 瑞萨电子株式会社 大规模集成电路和信息处理系统
CN104272388A (zh) * 2012-07-26 2015-01-07 亚特米斯购并有限公司 存储器装置的超深断电模式

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6065121A (en) * 1998-03-31 2000-05-16 Compaq Computer Corporation Control of computer system wake/sleep transitions
KR100575864B1 (ko) 1999-12-30 2006-05-03 주식회사 하이닉스반도체 램버스 디램
JP5041631B2 (ja) 2001-06-15 2012-10-03 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP2002373489A (ja) * 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
US7031219B2 (en) * 2004-06-04 2006-04-18 Etron Technology, Inc. Internal power management scheme for a memory chip in deep power down mode
KR100735677B1 (ko) * 2005-12-28 2007-07-04 삼성전자주식회사 스탠바이 전류 저감 회로 및 이를 구비한 반도체 메모리장치
US20130148447A1 (en) 2011-12-07 2013-06-13 Ian P. Shaeffer Reducing Power Consumption in a Memory System
KR101894469B1 (ko) 2012-02-24 2018-10-04 에스케이하이닉스 주식회사 제어신호생성회로 및 이를 이용한 반도체모듈 및 반도체시스템

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5197034A (en) * 1991-05-10 1993-03-23 Intel Corporation Floating gate non-volatile memory with deep power down and write lock-out
US6744686B2 (en) * 2001-11-21 2004-06-01 Infineon Technologies Ag Semiconductor memory module with low current consumption
US20040001386A1 (en) * 2002-06-29 2004-01-01 Park Kee Teok Deep power down control circuit
CN1722078A (zh) * 2004-05-08 2006-01-18 三星电子株式会社 存储器装置及其相关的存储器模块、存储器控制器和方法
CN104272388A (zh) * 2012-07-26 2015-01-07 亚特米斯购并有限公司 存储器装置的超深断电模式
CN104008074A (zh) * 2013-02-25 2014-08-27 瑞萨电子株式会社 大规模集成电路和信息处理系统

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112579349A (zh) * 2019-09-30 2021-03-30 台湾积体电路制造股份有限公司 备份、复原和恢复寄存器值的方法和系统
US12073916B2 (en) 2019-09-30 2024-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Back-up and restoration of register data
CN110677589A (zh) * 2019-10-22 2020-01-10 广州四为电子科技有限公司 一种图像采集装置
CN110677589B (zh) * 2019-10-22 2024-05-17 广州四为电子科技有限公司 一种图像采集装置

Also Published As

Publication number Publication date
US10409505B2 (en) 2019-09-10
CN107615387B (zh) 2021-12-21
EP3311384A4 (en) 2019-01-16
EP3311384A1 (en) 2018-04-25
EP3311384B1 (en) 2023-02-08
US20180150252A1 (en) 2018-05-31
WO2016204851A1 (en) 2016-12-22

Similar Documents

Publication Publication Date Title
CN107615387A (zh) 存储器装置中的超深掉电模式控制
US10521154B2 (en) Automatic switch to single SPI mode when entering UDPD
US10140062B1 (en) Automatic resumption of suspended write operation upon completion of higher priority write operation in a memory device
CN105336367B (zh) 非易失性存储器装置及其控制方法
US8429313B2 (en) Configurable ready/busy control
KR101005997B1 (ko) 불휘발성 메모리 장치 및 그 동작 방법
CN107615249A (zh) 存储器装置中的并发的读取操作和重新配置的写入操作
US20150293864A1 (en) Serial memory device alert of an external host to completion of an internally self-timed operation
KR102299186B1 (ko) 자동화된 동적 워드 라인 시작 전압을 위한 장치 및 방법
KR20190057779A (ko) 호스트 메모리에 대한 메모리 액세스를 스케쥴링하는 장치 컨트롤러, 및 이를 포함하는 저장 장치
CN101479806B (zh) 用于使用后台擦除改善存储性能的方法及设备
KR20090017590A (ko) 다중 ｎａｎｄ 플래시 메모리 장치의 공통 동작 동안의 감소된 피크 전력 소비를 위한 장치 및 방법
CN101174458B (zh) 非易失性存储装置以及设置其配置信息的方法
KR20130073804A (ko) 입출력 핀을 이용한 다중 웨이 낸드 플래시 제어 장치 및 방법
CN104778974B (zh) 串行存储器装置、存储器系统和执行主动轮询操作的方法
CN102792381B (zh) 用于多电平存储器单元(mlc)快闪存储器的防数据破坏的保护
US8489780B2 (en) Power saving in NAND flash memory
US20130166934A1 (en) Memory storage device, memory controller and controlling method
KR20110043211A (ko) 플래시 메모리 장치의 동작 방법 및 그것을 포함하는 메모리 시스템
KR20090008766A (ko) 솔리드 스테이트 디스크 컨트롤러 및 솔리드 스테이트디스크 컨트롤러의 데이터 처리 방법
JP4267682B1 (ja) Ｎａｎｄフラッシュメモリのリフレッシュ方法
US11662945B2 (en) Memory system
CN102446071B (zh) 取得一存储器状态资讯的接取方法、电子装置及程序产品
KR100878527B1 (ko) Ｎａｎｄ 형 플래쉬 메모리 제어기와 제어기에서 사용되는클럭제어방법
KR20150075886A (ko) 메모리 시스템 및 그것의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant