CN107591381A - 线路重分布结构的制造方法与线路重分布结构单元 - Google Patents

线路重分布结构的制造方法与线路重分布结构单元 Download PDF

Info

Publication number
CN107591381A
CN107591381A CN201610530280.6A CN201610530280A CN107591381A CN 107591381 A CN107591381 A CN 107591381A CN 201610530280 A CN201610530280 A CN 201610530280A CN 107591381 A CN107591381 A CN 107591381A
Authority
CN
China
Prior art keywords
layer
dielectric layer
conductive blind
circuit redistribution
blind hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610530280.6A
Other languages
English (en)
Other versions
CN107591381B (zh
Inventor
陈裕华
柯正达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinxing Electronics Co Ltd
Unimicron Technology Corp
Original Assignee
Xinxing Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinxing Electronics Co Ltd filed Critical Xinxing Electronics Co Ltd
Priority to CN201610530280.6A priority Critical patent/CN107591381B/zh
Publication of CN107591381A publication Critical patent/CN107591381A/zh
Application granted granted Critical
Publication of CN107591381B publication Critical patent/CN107591381B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种线路重分布结构的制造方法与线路重分布结构单元,其制造方法包含以下步骤,形成第一介电层于承载基板上。形成多个导电盲孔于第一介电层中。形成第一线路重分布层于第一介电层上。形成第二介电层于第一介电层。形成多个第一、第二孔洞于第二介电层中,并形成沟渠于第二介电层中,以将第二介电层切分为第一、第二部分,其中第一线路重分布层的第一部分与第一孔洞位于第二介电层的第一部分中,第一线路重分布层的第二部分与第二孔洞位于第二介电层的第二部分中。形成多个导电盲孔于第一、第二孔洞中,并形成第二线路重分布层于第二介电层上。此制造方法能避免整体结构发生翘曲,进而提升结构稳定度。

Description

线路重分布结构的制造方法与线路重分布结构单元
技术领域
本发明涉及一种线路重分布结构的制造方法与线路重分布结构单元。
背景技术
随着电子产业的蓬勃发展,电子产品亦逐渐进入多功能、高性能的研发方向。为满足半导体元件高集成度(Integration)以及微型化(Miniaturization)的要求,线路重分布结构的各项要求亦越来越高。举例来说,线路重分布结构中的线路的线宽与线距(Pitch)要求越来越小,线路重分布结构的整体厚度也希望越小越好。
为了进一步改善线路重分布结构的各项特性,相关领域莫不费尽心思开发。如何能提供一种具有较佳特性的线路重分布结构,实属当前重要研发课题之一,亦成为当前相关领域亟需改进的目标。
发明内容
本发明的一技术方面是在提供一种线路重分布结构的制造方法,以提升线路重分布结构的结构稳定度、布线密度并降低线路重分布结构的厚度与制造成本。
根据本发明一实施方式,一种线路重分布结构的制造方法包含以下步骤。首先,形成第一介电层于承载基板上。然后,形成多个第一孔洞与多个第二孔洞于第一介电层中。接着,分别形成多个第一导电盲孔与多个第二导电盲孔于第一孔洞与第二孔洞中,并形成第一线路重分布层于第一介电层上,其中第一线路重分布层的第一部分电性连接第一导电盲孔,第一线路重分布层的第二部分电性连接第二导电盲孔。然后,形成第二介电层于第一介电层与第一线路重分布层上。接着,形成多个第三孔洞与多个第四孔洞于第二介电层中,以分别裸露第一线路重分布层的第一部分与第二部分,并形成沟渠于第二介电层中,以裸露第一介电层,且将第二介电层切分为第一部分与第二部分,其中第一线路重分布层的第一部分与第三孔洞位于第二介电层的第一部分中,第一线路重分布层的第二部分与第四孔洞位于第二介电层的第二部分中。然后,分别形成多个第三导电盲孔与多个第四导电盲孔于第三孔洞与第四孔洞中,并形成第二线路重分布层的第一部分于第二介电层的第一部分上与形成第二线路重分布层的第二部分于第二介电层的第二部分上,其中第二线路重分布层的第一部分电性连接第三导电盲孔,第二线路重分布层的第二部分电性连接第四导电盲孔。
在本发明的一个或多个实施方式中,线路重分布结构的制造方法还包含以下步骤。首先,形成封装层于第二介电层与第二线路重分布层上,且形成封装层于沟渠中。接着,形成多个第五孔洞与多个第六孔洞于封装层中,以分别裸露第二线路重分布层的第一部分与第二部分。然后,分别形成多个第五导电盲孔与多个第六导电盲孔于第五孔洞与第六孔洞中,并形成多个第一导电凸块与多个第二导电凸块于封装层上,其中第一导电凸块电性连接第五导电盲孔,第二导电凸块电性连接第六导电盲孔。接着,移除承载基板。最后,切割第一介电层与在沟渠中的封装层,以形成第一线路重分布结构单元与第二线路重分布结构单元,其中第一线路重分布结构单元包含第一介电层的第一部分、第一导电盲孔、第一线路重分布层的第一部分、第二介电层的第一部分、第三导电盲孔、第二线路重分布层的第一部分、第五导电盲孔、第一导电凸块与封装层的第一部分,第二线路重分布结构单元包含第一介电层的第二部分、第二导电盲孔、第一线路重分布层的第二部分、第二介电层的第二部分、第四导电盲孔、第二线路重分布层的第二部分、第六导电盲孔、第二导电凸块与封装层的第二部分。
在本发明的一个或多个实施方式中,线路重分布结构的制造方法还包含在移除承载基板后,分别形成多个第一微凸块与多个第二微凸块于裸露于第一介电层的第一导电盲孔与第二导电盲孔上。第一线路结构包含第一微凸块,第二线路结构包含第二微凸块。
在本发明的一个或多个实施方式中,沟渠还形成于第一介电层中,以裸露承载基板,且将第一介电层切分为第一部分与第二部分。
在本发明的一个或多个实施方式中,第一孔洞、第二孔洞、第三孔洞与第四孔洞为通过曝光显影形成。
在本发明的一个或多个实施方式中,第一导电盲孔、第二导电盲孔、第三导电盲孔、第四导电盲孔、第五导电盲孔、第六导电盲孔、第一线路重分布层、第二线路重分布层、第一导电凸块与第二导电凸块为通过电镀形成。
在本发明的一个或多个实施方式中,封装层为通过压合形成。
根据本发明另一实施方式,一种线路重分布结构单元,包含第一介电层、多个第一导电盲孔、第一线路重分布层、第二介电层、多个第二导电盲孔、第二线路重分布层、封装层、多个第三导电盲孔、多个导电凸块以及多个微凸块。第一导电盲孔设置于第一介电层中。第一线路重分布层设置于第一介电层上,且电性连接第一导电盲孔。第二介电层设置于第一介电层与第一线路重分布层上。第二导电盲孔设置于第二介电层中,且电性连接第一线路重分布层。第二线路重分布层设置于第二介电层上,且电性连接第二导电盲孔。封装层设置于第二介电层与第二线路重分布层上,其中第二介电层具有相对的第一主表面与第二主表面和连接第一主表面与第二主表面的侧面,第二线路重分布层设置于第一主表面上,封装层包覆第一主表面与侧面。第三导电盲孔设置于封装层中,且电性连接第二线路重分布层。导电凸块设置于封装层上,且分别电性连接第三导电盲孔。微凸块设置于第一介电层相对于第二介电层的一侧,且分别电性连接第一导电盲孔。
在本发明的一个或多个实施方式中,封装层还设置于未被第二介电层覆盖的第一介电层上,且位于第一介电层上的封装层的厚度大于位于第二介电层上的封装层的厚度。
在本发明的一个或多个实施方式中,第一介电层与第二介电层为光敏介电材。
本发明上述实施方式通过形成沟渠而将第二介电层切分为两个部分,因此第二介电层的内应力将较舒缓,因而可以避免整体结构发生翘曲的现象,进而提升结构稳定度。在此同时,第一线路重分布层与第二线路重分布层的线宽、线距可以变得更小而不会影响线路重分布结构的线路稳定度,因而提升线路重分布结构的表现效率。最后,因为第二介电层的内应力较为舒缓,线路重分布结构不需要设置中介层结构,于是大幅减少线路重分布结构的厚度与材料成本,同时因为可以省略与中介层结构相关的组装制程,因此将可以进一步降低制造成本。
附图说明
图1A至第图1O分别绘示依照本发明一实施方式的线路重分布结构的制造方法各步骤的剖面图。
图2A、图2B与图2C绘示依照本发明另一实施方式的线路重分布结构的制造方法的不同步骤的剖面图。
图3绘示依照本发明另一实施方式的线路重分布结构单元的剖面图。
图4绘示依照本发明另一实施方式的线路重分布结构单元的剖面图。
具体实施方式
以下将以附图说明本发明的多个实施方式,为明确说明起见,许多实务上的细节将在以下叙述中一并说明。然而,应了解到,这些实务上的细节不应用以限制本发明。也就是说,在本发明部分实施方式中,这些实务上的细节是非必要的。此外,为简化附图起见,一些公知惯用的结构与元件在附图中将以简单示意的方式绘示。
图1A至图1O分别绘示依照本发明一实施方式的线路重分布结构100的制造方法各步骤的剖面图。如图1A所绘示,提供承载基板110。
承载基板110的材质可为玻璃。应了解到,以上所举的承载基板110的材质仅为例示,并非用以限制本发明,本发明所属技术领域的普通技术人员,应视实际需要,弹性选择承载基板110的材质。
如图1B所绘示,形成离型膜112于承载基板110上。
离型膜112的材质可为乙烯对苯二甲酸酯(Polyethylene Terephthalate,PET)。应了解到,以上所举的离型膜112的材质仅为例示,并非用以限制本发明,本发明所属技术领域的普通技术人员,应视实际需要,弹性选择离型膜112的材质。
如图1C所绘示,形成介电层121于离型膜112上。然后,形成多个孔洞122、123于第一介电层121中。
如图1D所绘示,分别形成多个导电盲孔124、125于孔洞122、123中,并形成线路重分布层126于介电层121上,其中线路重分布层126的第一部分126a电性连接导电盲孔124,线路重分布层126的第二部分126b电性连接导电盲孔125。
如图1E所绘示,形成介电层131于介电层121与线路重分布层126上。接着,形成多个孔洞134、135于介电层131中,以分别裸露线路重分布层126的第一部分126a与第二部分126b,并形成沟渠136于介电层131中,以裸露介电层121,且将介电层131切分为第一部分131a与第二部分131b,其中线路重分布层126的第一部分126a与孔洞134位于介电层131的第一部分131a中,线路重分布层126的第二部分126b与孔洞135位于介电层131的第二部分131b中。
如图1F所绘示,分别形成多个导电盲孔137、138于孔洞134、135中,并形成线路重分布层139的第一部分139a于介电层131的第一部分131a上与形成线路重分布层139的第二部分139b于介电层131的第二部分131b上,其中线路重分布层139的第一部分139a电性连接导电盲孔137,线路重分布层139的第二部分139b电性连接导电盲孔138。
如图1G所绘示,形成介电层141于介电层131与线路重分布层139上。接着,形成多个孔洞142、143于介电层141中,以分别裸露线路重分布层139的第一部分139a与第二部分139b,并形成沟渠146于介电层141中,以裸露介电层121,且将介电层141切分为第一部分141a与第二部分141b,并隔开介电层131的第一部分131a与第二部分131b,其中线路重分布层139的第一部分139a与孔洞142位于介电层141的第一部分141a中,线路重分布层139的第二部分139b与孔洞143位于介电层141的第二部分141b中。
如图1H所绘示,分别形成多个导电盲孔144、145于孔洞142、143中,并形成线路重分布层147的第一部分147a于介电层141的第一部分141a上与形成线路重分布层147的第二部分147b于介电层141的第二部分141b上,其中线路重分布层147的第一部分147a电性连接导电盲孔144,线路重分布层147的第二部分147b电性连接导电盲孔145。
如图1I所绘示,形成封装层151于介电层141与线路重分布层147上,且形成封装层151于沟渠146中。
如图1J所绘示,形成多个孔洞152、153于封装层151中,以分别裸露线路重分布层147的第一部分147a与第二部分147b。
如图1K所绘示,分别形成导电盲孔161、162于孔洞152、153中,并形成多个导电凸块163、164于封装层151上,其中导电凸块163、164电性连接导电盲孔161、162。
如图1K与图1L所绘示,移除离型膜112与承载基板110。
如图1M所绘示,分别形成多个微凸块171、172于裸露于介电层121的导电盲孔124与导电盲孔125上。
如图1N与图1O所绘示,切割介电层121与在沟渠146中的封装层151,以形成线路重分布结构单元200、300。线路重分布结构单元200包含介电层121的第一部分121a、导电盲孔124、线路重分布层126的第一部分126a、介电层131的第一部分131a、导电盲孔137、线路重分布层139的第一部分139a、介电层141的第一部分141a、导电盲孔144、线路重分布层147的第一部分147a、封装层151的第一部分151a、导电盲孔161、导电凸块163与微凸块171。线路重分布结构单元300包含介电层121的第二部分121b、导电盲孔125、线路重分布层126的第二部分126b、介电层131的第二部分131b、导电盲孔138、线路重分布层139的第二部分139b、介电层141的第二部分141b、导电盲孔145、线路重分布层147的第二部分147b、封装层151的第二部分151b、导电盲孔162、导电凸块164与微凸块172。
在前述制造线路重分布结构单元200、300的制造过程中,因为在形成介电层131后还形成沟渠136而将介电层131切分为第一部分131a与第二部分131b,且在形成介电层141后形成沟渠146而将介电层141切分为第一部分141a与第二部分141b,因此介电层131、141的内应力将会舒缓,因而可以避免整体结构发生翘曲的现象,进而提升结构稳定度。
在此同时,因为整体结构不会发生翘曲,所以可以使线路重分布层126、139、147的线宽、线距变得更小而不会影响线路重分布结构单元200、300的线路稳定度,因而提升线路重分布结构单元200、300的表现效率。
另外,因为介电层131、141的内应力较为舒缓,因此即便线路重分布结构单元200、300没有包含中介层结构,仍不会发生整体结构发生翘曲的现象,而因为线路重分布结构单元200、300不需要设置中介层结构,因此将能大幅减少线路重分布结构单元200、300的厚度与材料成本,同时因为可以省略与中介层结构相关的组装制程,因此将可以进一步降低制造成本。
介电层121、131、141的材质可为光敏介电材,例如Hitachi公司型号DIF03的材料。应了解到,以上所举的介电层121、131、141的材质仅为例示,并非用以限制本发明,本发明所属技术领域的普通技术人员,应视实际需要,弹性选择介电层121、131、141的材质。
线路重分布层126、139、147、导电盲孔124、125、137、138、144、145、161、162与导电凸块163、164的材质可为铜、钨、铝或前述金属的合金。
封装层151的材质可为环氧树脂。应了解到,以上所举的封装层151的材质仅为例示,并非用以限制本发明,本发明所属技术领域的普通技术人员,应视实际需要,弹性选择封装层151的材质。
微凸块171、172的材质可为铜、钨、铝或前述金属的合金,或者微凸块171、172的材质可为化学镀镍/金、化镍浸金、化镍钯浸金及化学镀锡所组成的群组中的其中一种。
孔洞122、123、134、135、142、143、沟渠136、144可为通过曝光显影形成。应了解到,以上所举的孔洞122、123、134、135、142、143、沟渠136、144的形成方法仅为例示,并非用以限制本发明,本发明所属技术领域的普通技术人员,应视实际需要,弹性选择孔洞122、123、134、135、142、143、沟渠136、144的形成方法。
形成导电盲孔124、125、137、138、144、145、线路重分布层126、139、147、导电凸块163、164的方法可为首先在介电层121、131或/且141或封装层151上形成例如是干膜的光阻层(未绘示),光阻层再经由微影制程而图案化露出部分介电层121、131或/且141或封装层151,之后再进行电镀制程与光阻层的移除制程而形成导电盲孔124、125、137、138、144、145、线路重分布层126、139、147、导电凸块163、164。
封装层151可为通过压合形成。应了解到,以上所举的封装层151的形成方法仅为例示,并非用以限制本发明,本发明所属技术领域的普通技术人员,应视实际需要,弹性选择封装层151的形成方法。
形成导电盲孔161、162的方法可为通过雷射烧蚀封装层151而形成。应了解到,以上所举的导电盲孔161、162的形成方法仅为例示,并非用以限制本发明,本发明所属技术领域的普通技术人员,应视实际需要,弹性选择导电盲孔161、162的形成方法。
切割介电层121与封装层151的方法可为使用裁切刀切割。应了解到,以上所举的介电层121与封装层151的切割方法仅为例示,并非用以限制本发明,本发明所属技术领域的普通技术人员,应视实际需要,弹性选择介电层121与封装层151的切割方法。
微凸块171、172的形成方法可为电镀或化学镀。应了解到,以上所举的微凸块171、172的形成方法仅为例示,并非用以限制本发明,本发明所属技术领域的普通技术人员,应视实际需要,弹性选择微凸块171、172的形成方法。
在本实施方式中,线路重分布结构单元200、300的厚度可为约40微米至约50微米,线路重分布结构单元200、300的线宽与线距可为约10微米至约50微米。
在本实施方式中,介电层121、131、141的厚度可为约10微米至约30微米。应了解到,以上所举的介电层121、131、141的厚度仅为例示,并非用以限制本发明,本发明所属技术领域的普通技术人员,应视实际需要,弹性选择介电层121、131、141的厚度。
此处需要注意的是,在本实施方式中,线路重分布结构单元200、300包含有三层线路重分布层与相对应的介电层和导电盲孔,但并不限于此。在其他实施方式中,线路重分布结构单元200、300可以仅包含两层线路重分布层与相对应的介电层和导电盲孔或四层以上线路重分布层与相对应的介电层和导电盲孔。
另外,在本实施方式中,线路重分布结构100仅被切分为两个线路重分布结构单元,但并不限于此。在其他实施方式中,线路重分布结构100可以被切分为三个以上线路重分布结构单元。
如图1O所绘示,通过图1A至图1O所绘示的制程可以制造一种线路重分布结构单元200。线路重分布结构单元200包含介电层121、131、141、多个导电盲孔124、137、144、161、线路重分布层126、139、147、封装层151、多个导电凸块163以及多个微凸块171。导电盲孔124设置于介电层121中。线路重分布层126设置于介电层121上,且电性连接导电盲孔124。介电层131设置于介电层121与线路重分布层126上。导电盲孔137设置于介电层131中,且电性连接线路重分布层126。线路重分布层139设置于介电层131上,且电性连接导电盲孔137。介电层141设置于介电层131与线路重分布层139上。导电盲孔144设置于介电层141中,且电性连接线路重分布层139。线路重分布层147设置于介电层141上,且电性连接导电盲孔144。封装层151设置于介电层141与线路重分布层147上,其中介电层141具有相对的第一主表面141t与第二主表面141bs和连接第一主表面141t与第二主表面141bs的侧面141s,线路重分布层147设置于第一主表面141t上,封装层151包覆第一主表面141t与侧面141s。导电盲孔161设置于封装层151中,且电性连接线路重分布层147。导电凸块163设置于封装层151上,且分别电性连接导电盲孔161。微凸块171设置于介电层121相对于介电层131的一侧,且分别电性连接导电盲孔124。
更进一步来说,封装层151还设置于未被介电层131、141覆盖的介电层121上,且位于介电层121上的封装层151的厚度大于位于介电层141上的封装层151的厚度。
图2A、图2B与图2C绘示依照本发明另一的实施方式的线路重分布结构100的制造方法的不同步骤的剖面图。如图2A所绘示,在形成沟渠136时,沟渠136还形成于介电层121中,以裸露离型膜112(或承载基板110),且将介电层121切分为第一部分121a与第二部分121b。类似地,如图2B所绘示,在形成沟渠146时,沟渠146还裸露离型膜112(或承载基板110),且隔开介电层121的第一部分121a与第二部分121b。于是,如图2C所绘示,在线路重分布结构单元200形成后,封装层151会同时裸露于线路重分布结构单元200的第一主表面200t与第二主表面200b,其中第一主表面200t与第二主表面200b互相相对。另外,封装层151亦包覆介电层121的部分侧面121s(侧面121s连接介电层121的第一主表面121t与第二主表面121bs,其中第一主表面121t与第二主表面121bs互相相对,且线路重分布层126设置于第一主表面121t上)。
图3绘示依照本发明另一的实施方式的线路重分布结构单元200的剖面图。在本实施方式中,可以在形成导电凸块163后再形成防焊层181于封装层151与导电凸块163上。于是,如图3所绘示,导电凸块163为设置于防焊层181的开口182中。
防焊层181的材质可为树脂,比如环氧树脂。应了解到,以上所举的防焊层181的材质仅为例示,并非用以限制本发明,本发明所属技术领域的普通技术人员,应视实际需要,弹性选择防焊层181的材质。
图4绘示依照本发明另一的实施方式的线路重分布结构单元200的剖面图。如第4图所绘示,本实施方式的线路重分布结构单元200与图3的线路重分布结构单元200大致相同,主要差异在于,导电凸块163的主表面163t与防焊层181的主表面181t大致切齐,其中主表面163t、181t为朝向线路重分布结构单元200的外侧。
本发明上述实施方式通过形成沟渠136、144而将介电层131、141切分为两个部分,因此介电层131、141的内应力将较舒缓,因而可以避免整体结构发生翘曲的现象,进而提升结构稳定度。在此同时,线路重分布层126、139、147的线宽、线距可以变得更小而不会影响线路重分布结构单元200、300的线路稳定度,因而提升线路重分布结构单元200、300的表现效率。最后,因为介电层131、141的内应力较为舒缓,线路重分布结构单元200、300不需要设置中介层结构,于是大幅减少线路重分布结构单元200、300的厚度与材料成本,同时因为可以省略与中介层结构相关的组装制程,因此将可以进一步降低制造成本。
虽然本发明已以实施方式说明如上,然其并非用以限定本发明,任何本发明所属技术领域的普通技术人员,在不脱离本发明的精神和范围内,当可作各种的变动与润饰,因此本发明的保护范围当视权利要求所界定者为准。

Claims (10)

1.一种线路重分布结构的制造方法,其特征在于,包含:
形成第一介电层于承载基板上;
形成多个第一孔洞与多个第二孔洞于该第一介电层中;
分别形成多个第一导电盲孔与多个第二导电盲孔于该等第一孔洞与该等第二孔洞中,并形成第一线路重分布层于所述第一介电层上,其中所述第一线路重分布层的第一部分电性连接该等第一导电盲孔,所述第一线路重分布层的第二部分电性连接该等第二导电盲孔;
形成第二介电层于所述第一介电层与所述第一线路重分布层上;
形成多个第三孔洞与多个第四孔洞于所述第二介电层中,以分别裸露所述第一线路重分布层的所述第一部分与所述第二部分,并形成沟渠于所述第二介电层中,以裸露所述第一介电层,且将所述第二介电层切分为第一部分与第二部分,其中所述第一线路重分布层的所述第一部分与该等第三孔洞位于所述第二介电层的所述第一部分中,所述第一线路重分布层的所述第二部分与该等第四孔洞位于所述第二介电层的所述第二部分中;以及
分别形成多个第三导电盲孔与多个第四导电盲孔于该等第三孔洞与该等第四孔洞中,并形成第二线路重分布层的第一部分于所述第二介电层的第一部分上与形成所述第二线路重分布层的第二部分于所述第二介电层的第二部分上,其中所述第二线路重分布层的所述第一部分电性连接该等第三导电盲孔,所述第二线路重分布层的所述第二部分电性连接该等第四导电盲孔。
2.如权利要求1所述的线路重分布结构的制造方法,其特征在于,还包含:
形成封装层于所述第二介电层与第二线路重分布层上,且形成所述封装层于所述沟渠中;
形成多个第五孔洞与多个第六孔洞于所述封装层中,以分别裸露所述第二线路重分布层的所述第一部分与所述第二部分;
分别形成多个第五导电盲孔与多个第六导电盲孔于该等第五孔洞与该等第六孔洞中,并形成多个第一导电凸块与多个第二导电凸块于所述封装层上,其中该等第一导电凸块电性连接该等第五导电盲孔,该等第二导电凸块电性连接该等第六导电盲孔;
移除所述承载基板;以及
切割所述第一介电层与在所述沟渠中的所述封装层,以形成第一线路重分布结构单元与第二线路重分布结构单元,其中所述第一线路重分布结构单元包含所述第一介电层的第一部分、该等第一导电盲孔、所述第一线路重分布层的该第一部分、该第二介电层的该第一部分、该等第三导电盲孔、所述第二线路重分布层的所述第一部分、该等第五导电盲孔、该等第一导电凸块与所述封装层的第一部分,所述第二线路重分布结构单元包含所述第一介电层的第二部分、该等第二导电盲孔、所述第一线路重分布层的所述第二部分、所述第二介电层的所述第二部分、该等第四导电盲孔、所述第二线路重分布层的所述第二部分、该等第六导电盲孔、该等第二导电凸块与所述封装层的第二部分。
3.如权利要求1所述的线路重分布结构的制造方法,其特征在于,还包含:
在移除所述承载基板后,分别形成多个第一微凸块与多个第二微凸块于裸露于该第一介电层的该等第一导电盲孔与该等第二导电盲孔上;以及
其中所述第一线路结构包含该等第一微凸块,所述第二线路结构包含该等第二微凸块。
4.如权利要求1所述的线路重分布结构的制造方法,其特征在于,所述沟渠还形成于所述第一介电层中,以裸露所述承载基板,且将所述第一介电层切分为所述第一部分与所述第二部分。
5.如权利要求1所述的线路重分布结构的制造方法,其特征在于,该等第一孔洞、该等第二孔洞、该等第三孔洞与该等第四孔洞为通过曝光显影形成。
6.如权利要求1所述的线路重分布结构的制造方法,其特征在于,该等第一导电盲孔、该等第二导电盲孔、该等第三导电盲孔、该等第四导电盲孔、该等第五导电盲孔、该等第六导电盲孔、所述第一线路重分布层、所述第二线路重分布层、该等第一导电凸块与该等第二导电凸块为通过电镀形成。
7.如权利要求1所述的一种线路重分布结构的制造方法,其特征在于,所述封装层为通过压合形成。
8.一种线路重分布结构单元,其特征在于,包含:
第一介电层;
多个第一导电盲孔,设置于所述第一介电层中;
第一线路重分布层,设置于所述第一介电层上,且电性连接该等第一导电盲孔;
第二介电层,设置于所述第一介电层与所述第一线路重分布层上;
多个第二导电盲孔,设置于所述第二介电层中,且电性连接所述第一线路重分布层;
第二线路重分布层,设置于所述第二介电层上,且电性连接该等第二导电盲孔;
封装层,设置于所述第二介电层与所述第二线路重分布层上,其中所述第二介电层具有相对的第一主表面与第二主表面和连接所述第一主表面与所述第二主表面的侧面,所述第二线路重分布层设置于所述第一主表面上,所述封装层包覆所述第一主表面与所述侧面;
多个第三导电盲孔,设置于所述封装层中,且电性连接所述第二线路重分布层;
多个导电凸块,设置于所述封装层上,且分别电性连接该等第三导电盲孔;以及
多个微凸块,设置于所述第一介电层相对于所述第二介电层的一侧,且分别电性连接该等第一导电盲孔。
9.如权利要求8所述的线路重分布结构单元,其特征在于,所述封装层还设置于未被所述第二介电层覆盖的所述第一介电层上,且位于所述第一介电层上的所述封装层的厚度大于位于所述第二介电层上的所述封装层的厚度。
10.如权利要求8所述的线路重分布结构单元,其特征在于,所述第一介电层与所述第二介电层为光敏介电材。
CN201610530280.6A 2016-07-06 2016-07-06 线路重分布结构的制造方法与线路重分布结构单元 Active CN107591381B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610530280.6A CN107591381B (zh) 2016-07-06 2016-07-06 线路重分布结构的制造方法与线路重分布结构单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610530280.6A CN107591381B (zh) 2016-07-06 2016-07-06 线路重分布结构的制造方法与线路重分布结构单元

Publications (2)

Publication Number Publication Date
CN107591381A true CN107591381A (zh) 2018-01-16
CN107591381B CN107591381B (zh) 2019-09-17

Family

ID=61046281

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610530280.6A Active CN107591381B (zh) 2016-07-06 2016-07-06 线路重分布结构的制造方法与线路重分布结构单元

Country Status (1)

Country Link
CN (1) CN107591381B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110120373A (zh) * 2018-02-05 2019-08-13 日月光半导体制造股份有限公司 半导体封装结构和其制造方法
CN111627867A (zh) * 2019-02-28 2020-09-04 富泰华工业(深圳)有限公司 芯片封装结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317692A (ja) * 2006-05-23 2007-12-06 Casio Comput Co Ltd 半導体装置およびその製造方法
US20090294156A1 (en) * 2008-05-28 2009-12-03 Ueno Seigo Intermediate multilayer wiring board product, and method for manufacturing multilayer wiring board
US20150311132A1 (en) * 2014-04-28 2015-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line structure and method of forming same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317692A (ja) * 2006-05-23 2007-12-06 Casio Comput Co Ltd 半導体装置およびその製造方法
US20090294156A1 (en) * 2008-05-28 2009-12-03 Ueno Seigo Intermediate multilayer wiring board product, and method for manufacturing multilayer wiring board
US20150311132A1 (en) * 2014-04-28 2015-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line structure and method of forming same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110120373A (zh) * 2018-02-05 2019-08-13 日月光半导体制造股份有限公司 半导体封装结构和其制造方法
CN111627867A (zh) * 2019-02-28 2020-09-04 富泰华工业(深圳)有限公司 芯片封装结构及其制作方法

Also Published As

Publication number Publication date
CN107591381B (zh) 2019-09-17

Similar Documents

Publication Publication Date Title
CN102770957B (zh) 模穿孔聚合物块封装
TWI590350B (zh) 線路重分佈結構的製造方法與線路重分佈結構單元
CN101339910B (zh) 晶片级芯片尺寸封装的制造方法
DE102019103993A1 (de) Dummy-dies zum reduzieren von wölbungen in pacakages
CN107808878A (zh) 堆叠型芯片封装结构
CN101785093B (zh) 半导体组合件及制造所述组合件的方法
CN106030791A (zh) 具有金属桩互连的底部封装
CN103579022A (zh) 半导体封装件的结构及制法
US8957520B2 (en) Microelectronic assembly comprising dielectric structures with different young modulus and having reduced mechanical stresses between the device terminals and external contacts
CN105870023A (zh) 封装结构及其制法
DE102009007708A1 (de) Elektronikeinrichtung
DE102018124153A1 (de) Gebondete halbleiterbauelemente und verfahren zum ausbilden dieser bauelemente
CN105470144B (zh) 无核心层封装基板与其制造方法
CN110459521A (zh) 覆晶封装基板和电子封装件
CN111599702A (zh) 扇出型芯片封装结构的制作方法
CN107591381A (zh) 线路重分布结构的制造方法与线路重分布结构单元
CN102054714A (zh) 封装结构的制法
CN106158792A (zh) 半导体封装及其制造方法
CN105633052A (zh) 封装结构及其制法
CN112736065A (zh) 用于集成电路封装的面板状金属墙格阵列及其制造方法
CN105575911A (zh) 半导体封装件及其制法
KR20220025728A (ko) 칩 재배선 구조 및 그 제조 방법
CN103456715B (zh) 中介基材及其制作方法
CN104576402B (zh) 封装载板及其制作方法
CN211529939U (zh) 封装基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant