CN107579039B - 一种3d nand存储器件及其制造方法 - Google Patents
一种3d nand存储器件及其制造方法 Download PDFInfo
- Publication number
- CN107579039B CN107579039B CN201710772298.1A CN201710772298A CN107579039B CN 107579039 B CN107579039 B CN 107579039B CN 201710772298 A CN201710772298 A CN 201710772298A CN 107579039 B CN107579039 B CN 107579039B
- Authority
- CN
- China
- Prior art keywords
- layer
- side wall
- groove
- silicon nitride
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 113
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 72
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 72
- 239000002184 metal Substances 0.000 claims abstract description 55
- 229910052751 metal Inorganic materials 0.000 claims abstract description 55
- 238000005530 etching Methods 0.000 claims abstract description 22
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 21
- 239000000377 silicon dioxide Substances 0.000 claims description 45
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 36
- 229910052710 silicon Inorganic materials 0.000 claims description 36
- 239000010703 silicon Substances 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 25
- 238000000151 deposition Methods 0.000 claims description 20
- 230000008021 deposition Effects 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 18
- 239000011248 coating agent Substances 0.000 claims description 17
- 238000000576 coating method Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 15
- 238000001312 dry etching Methods 0.000 claims description 9
- 238000000231 atomic layer deposition Methods 0.000 claims description 8
- 230000003287 optical effect Effects 0.000 abstract description 3
- 230000011514 reflex Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 239000012212 insulator Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000003628 erosive effect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 3
- 229910003978 SiClx Inorganic materials 0.000 description 3
- 239000002253 acid Substances 0.000 description 3
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000003851 corona treatment Methods 0.000 description 2
- 230000000994 depressogenic effect Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- IJKVHSBPTUYDLN-UHFFFAOYSA-N dihydroxy(oxo)silane Chemical compound O[Si](O)=O IJKVHSBPTUYDLN-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011435 rock Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供一种3D NAND存储器件制造方法，在形成氮化硅层和氧化硅层交替层叠的堆叠层之后，在每一个台阶上都形成开口，开口位于上一台阶侧壁的下方且贯通至台阶的氮化硅层中，在将氮化硅层替换为金属层之后，在金属层上开口相应的位置处也会存在凹槽。这样，在金属层的台阶上形成接触塞时，以凹槽作为刻蚀通孔时对准标记。由于该凹槽位于存储器件的阶梯区域，能够真实反映该区域的相对位置关系，同时，该凹槽位于阶梯侧面下方区域，形貌区别于阶梯侧壁的垂直面，增强入射光的反射作用，易于光学成像，可以利用该凹槽作为对准标记，从而实现接触塞的精确对位，提高器件的性能以及晶圆的良率。
Description
技术领域
本发明涉及NAND存储器件及其制造领域，特别涉及一种3D NAND存储器件及其制造方法。
背景技术
NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的NAND存储器。
在3D NAND存储器结构中，采用垂直堆叠多层数据存储单元的方式，实现堆叠式的3D NAND存储器结构。在形成3D NAND存储器时，首先，在衬底上形成氮化硅(Si3N4)层和氧化硅(SiO2)层的堆叠层，堆叠层的侧壁为阶梯形貌；而后，在堆叠层中形成沟道孔(Channelhole)，沟道孔用于形成存储区；在沟道孔中形成存储区之后，将堆叠层中的氮化硅层替换为金属层，每一层的金属层为每一层存储单元的控制栅，堆叠层的每一层阶梯用于形成每一层控制栅的接触塞。
在形成控制栅上的接触塞时，首先通过刻蚀形成通孔，刻蚀通孔的位置依赖于光刻曝光中形成的刻蚀掩膜层上的开孔位置，在光刻曝光中，通过与晶片上特定的对准标记图案来确定套刻精度。在3D NAND存储器制造工艺中，需要重复沉积多层介质膜，这不可避免的会造成晶片的翘曲，而对准标记图案通常位于晶片的划片区，即非器件区，光刻时套刻精度无法真实的反映阶梯区域的套刻精度，无法实现阶梯区域接触塞的精确对准，导致接触塞与控制栅连接的错位，引起器件的失效。
发明内容
有鉴于此，本发明的目的在于提供一种3D NAND存储器件及其制造方法，实现接触塞的精确对位，提高器件的性能以及晶圆的良率。
为实现上述目的，本发明有如下技术方案：
一种3D NAND存储器件的制造方法，包括：
提供衬底，所述衬底上形成有氮化硅层和氧化硅层交替层叠的堆叠层，所述堆叠层的侧壁为阶梯结构，每一氮化硅层及其上相邻的氧化硅层为一台阶；
在每一台阶中形成开口，所述开口位于上一台阶侧壁的下方且沿着上一台阶侧壁延伸，开口贯通至台阶的氮化硅层中；
将氮化硅层置换为金属层，金属层具有凹槽，凹槽位置对应于开口所在位置；
在每一金属层的凹槽外的台阶面上形成接触塞，以所述凹槽作为接触塞刻蚀通孔时的对准标记。
可选地，所述在每一台阶中形成开口，包括：
在台阶的侧壁上形成侧墙，所述侧墙与氧化硅具有刻蚀选择比；
在侧墙外的台阶面上形成氧化硅的覆盖层；
去除侧墙；
进行干法刻蚀，直至去除部分厚度的氮化硅层，以形成开口。
可选地，所述在台阶的侧壁上形成侧墙，以及所述在侧墙外的台阶面上形成氧化硅的覆盖层，包括：
进行硅层的沉积；
在台阶的侧壁上形成氮化硅的侧墙；
进行硅层的热氧化，以使得侧墙之外的硅层形成氧化硅的覆盖层；
所述去除侧墙，包括：
去除氮化硅的侧墙以及其下的硅层。
可选地，所述硅层的厚度不小于台阶中氧化硅层厚度的0.7倍。
可选地，所述在台阶的侧壁上形成侧墙，以及所述在侧墙外的台阶面上形成氧化硅的覆盖层，包括：
在台阶的侧壁上形成氮化硅的侧墙；
进行氧化硅材料的沉积；
去除侧墙上的氧化硅材料，以在所述在侧墙外的台阶面上形成氧化硅的覆盖层。
可选地，所述进行氧化硅材料的沉积，包括：
采用原子层沉积方法进行氧化硅材料的沉积，在每个沉积循环结束后进行等离子体处理，以增强台阶面上的氧化硅的致密性。
可选地，所述凹槽的宽度范围为台阶面宽度的十分之一至二分之一。
可选地，将氮化硅层置换为金属层之前，还包括：在所述堆叠层中形成沟道孔以及沟道孔中的存储区。
一种3D NAND存储器件，包括：
衬底；
所述衬底上金属层的堆叠层，金属层由氧化硅层相间隔，堆叠层中金属层的侧壁为阶梯结构；
每一金属层中的凹槽，所述凹槽位于上一金属层侧壁的下方且沿着上一金属层侧壁延伸；
位于每一金属层的凹槽外的台阶面上的接触塞。
可选地，所述凹槽的宽度范围为台阶面宽度的十分之一至二分之一。
本发明实施例提供的3D NAND存储器件及其制造方法，在形成氮化硅层和氧化硅层交替层叠的堆叠层之后，在每一个台阶上都形成开口，开口位于上一台阶侧壁的下方且贯通至台阶的氮化硅层中，在将氮化硅层替换为金属层之后，在金属层上开口相应的位置处也会存在凹槽。这样，在金属层的台阶上形成接触塞时，以凹槽作为刻蚀通孔时对准标记。由于该凹槽位于存储器件的阶梯区域，能够真实反映该区域的相对位置关系，同时，该凹槽位于阶梯侧面下方区域，形貌区别于阶梯侧壁的垂直面，增强入射光的反射作用，易于光学成像，可以利用该凹槽作为对准标记，从而实现接触塞的精确对位，提高器件的性能以及晶圆的良率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了根据本发明实施例3D NAND存储器件的制造方法的流程示意图；
图2-10示出了根据本发明实施例一制造方法形成的3D NAND存储器件过程中的剖面结构示意图；
图11示出了以本发明实施例制造方法形成的对准标记进行套准精度测量的俯视示意图；
图12-18示出了根据本发明实施例二制造方法形成的3D NAND存储器件过程中的剖面结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术中的描述，由于晶片存在翘曲，通过晶片上非器件区域的特定对准标记，无法真实的反映器件的阶梯区域的套刻精度，导致阶梯区域接触塞与控制栅连接的错位，引起器件的失效。
为此，本发明提出了一种3D NAND存储器件的制造方法，参考图1所示，包括：
提供衬底，所述衬底上形成有氮化硅层和氧化硅层交替层叠的堆叠层，所述堆叠层的侧壁为阶梯结构，每一氮化硅层及其上相邻的氧化硅层为一台阶；
在每一台阶中形成开口，所述开口位于上一台阶侧壁的下方且沿着上一台阶侧壁延伸，开口贯通至台阶的氮化硅层中；
将氮化硅层置换为金属层，金属层具有凹槽，凹槽位置对应于开口所在位置；
在每一金属层的凹槽外的台阶区域上形成接触塞，以所述凹槽作为接触塞刻蚀通孔时的对准标记。
在本方法中，在堆叠层的每一台阶中形成了开口，该开口沿着上一台阶的侧壁延伸，在进行堆叠层中的氮化硅层被置换为金属层之后，金属层在相应的位置处也存在凹槽。对于每一台阶，工艺中要求台阶的侧壁为垂直面，垂直面对于光的反射很弱，而由于在每一台阶下方，形成了凹陷区，凹陷区可以增强入射光的反射作用，而在光刻中的对准就是利用光学成像的原理，该凹槽有利于在对准时成像为条形图案，可以通过计算该条形图案与接触塞掩模版上孔图案之间的套准精度，提高接触塞通孔刻蚀时与各台阶的对准精度，从而实现接触塞的精确对位，提高器件的性能以及晶圆的良率。
为了更好地理解本发明的技术方案和技术效果，以下将结合流程图和附图对具体的实施例进行详细的描述。
实施例一
在步骤S101，提供衬底(图未示出)，所述衬底上形成有氮化硅层101和氧化硅层102交替层叠的堆叠层，所述堆叠层的侧壁为阶梯结构103，每一氮化硅层及其上相邻的氧化硅层为一台阶105，参考图2所示。
可以理解的是，本发明实施例中的附图都是堆叠层阶梯形貌部分的局部示意图，仅以堆叠层中部分厚度和部分区域作为示意。
在本发明实施例中，衬底为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等。在其他实施例中，所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，例如SGOI(绝缘体上锗硅)等。在该具体的实施例中，所述衬底为体硅衬底。
堆叠层由氮化硅层和氧化硅层交替层叠形成，根据垂直方向所需形成的存储单元的个数来确定堆叠层的层数，堆叠层的层数例如可以为8层、32层、64层等，堆叠层的层数越多，越能提高集成度。堆叠层的侧壁为阶梯结构103，每一氮化硅层及其上相邻的氧化硅层为一台阶105，也就是自下至上，在堆叠层的边缘部分，每一个氮化硅层与氧化硅层的叠层呈台阶分布。
可以采用化学气相沉积、原子层沉积或其他合适的沉积方法，依次交替沉积氮化硅和氧化硅，形成该堆叠层；而后，通过刻蚀工艺，使得堆叠层的边缘为阶梯结构103，堆叠层的中间区域用于形成存储单元，阶梯结构用于形成接触塞。
在步骤S102，在每一台阶中形成开口130，所述开口130位于上一台阶侧壁的下方且沿着上一台阶侧壁延伸，开口130贯通至台阶的氮化硅层101中，参考图9所示。
在本实施例中，具体的，通过以下步骤形成开口130。
在步骤S1021，进行硅层110的沉积，参考图3所示。
可以通过原子层沉积、化学气相沉积或其他合适的方法进行沉积，形成硅层110，硅层110为无定型硅，例如可以为多晶硅。可以根据具体的需要来确定硅层的厚度，优选地，硅层的厚度不小于台阶中氧化硅层厚度的0.7倍。
在步骤S1022，在台阶的侧壁上形成氮化硅的侧墙114，参考图5所示。
首先，可以通过原子层沉积、化学气相沉积或其他合适的方法进行氮化硅材料112的沉积，参考图4所示；而后，可以采用干法刻蚀，例如RIE(反应离子刻蚀)，从而，在硅层110之上、台阶的侧壁上形成了氮化硅的侧墙114。
在步骤S1023，进行硅层110的热氧化，以使得侧墙114之外的硅层110形成氧化硅的覆盖层120，参考图6所示。
进行热氧化工艺，未被氮化硅的侧墙114覆盖的硅层发生氧化反应，生成氧化硅，为了便于描述，将氧化获得的氧化硅记做覆盖层120，覆盖层120覆盖了侧墙之外的区域，参考图6所示。
在步骤S1024，去除氮化硅的侧墙114以及其下的硅层110，参考图8所示。
氮化硅的侧墙114以及该侧墙114下面的硅层110都位于台阶的侧墙区域，这些都与氧化硅具有刻蚀选择比，可以先将氮化硅的侧墙114以及该侧墙114下面的硅层110都去除掉，而其他的区域都覆盖有氧化硅的覆盖层，去除之后，使得台阶的侧墙区域低于台阶的其他区域。
可以通过选择合适的酸液，先通过腐蚀去除氮化硅的侧墙114，参考图7所示，接着，继续腐蚀去除未被氧化的硅层110，如图8所示，去除侧墙之后，台阶的侧墙区域低于台阶的其他区域。
在步骤S1024，进行干法刻蚀，直至去除部分厚度的氮化硅层101，以形成开口130，参考图9所示。
采用干法刻蚀，例如RIE，进行氧化硅以及氮化硅的刻蚀，此时，在侧墙区域，直接刻蚀台阶中的氧化硅层102，而侧墙区域之外的地方，则先刻蚀覆盖层120，刻蚀直至刻蚀到氮化硅层，并刻蚀掉部分厚度的氮化硅层。这样，就在每一台阶中都形成了开口，由于通过台阶的侧墙区域来形成开口，使得开口都位于上一台阶侧壁的下方且沿着上一台阶侧壁延伸，且开口贯通至台阶的氮化硅层，在氮化硅层中形成一个凹陷，如图9所示。
在本实施例中，通过硅层的沉积，以及硅层之上形成台阶的氮化硅的侧墙，而后，通过热氧化使得侧墙之外的硅层氧化为氧化硅，从而，在侧墙之外形成额外的氧化硅的覆盖层，进而通过去除侧墙和下面的硅层，使得侧墙区域的低于其他区域，从而，可以通过干法刻蚀形成开口。
通常地，在进行氮化硅层的置换之前，已经在堆叠层中形成了存储单元，存储单元包括堆叠层中的沟道孔和沟道孔中的存储区，存储区包括电荷捕获层以及沟道层，电荷捕获层例如可以为氧化硅、氮化硅和氧化硅的叠层结构，也即ONO结构，所述沟道层例如为多晶硅，该存储单元可以在形成上述开口之前或之后进行，可以采用合适的方法形成，本发明对此不作限定。
在步骤S103，将氮化硅层101置换为金属层104，金属层104具有凹槽140，凹槽140位置对应于开口所在位置，参考图10所示。
具体的，置换之前，上述堆叠层上覆盖有介质材料142，参考图10所示，介质材料通常为氧化硅。而后，可以先形成栅线缝隙(图未示出)，选择对氮化硅和氧化硅的高选择比的酸液，例通常为磷酸(H3PO4)，通过酸液进入栅线缝隙中，将氮化硅层去除；去除之后，通过栅线缝隙填充如金属层，金属层通常为钨(W)，从而将堆叠层中的氮化硅层置换为金属层104，如图10所示。由于在置换之前，在氮化硅层中形成有凹陷，在进行金属层的置换之后，相应地，金属层也存在凹槽140，凹槽140位置对应于开口所在位置，参考图10所示，最终形成的凹槽140的宽度范围可以为台阶面宽度的十分之一至二分之一。
在步骤S104，在每一金属层的凹槽外的台阶面上形成接触塞160，以所述凹槽作为接触塞刻蚀通孔时的对准标记，参考图11所示。
在形成接触塞时，首先，通过刻蚀工艺形成通孔，通孔刻蚀到每一个台阶面，暴露出金属层；而后，进行金属材料的填充，例如W，来形成金属塞(图未示出)。
在刻蚀接触塞的通孔工艺中，需要进行对准操作，这些凹槽作为对准标记，参考图11所示，为利用凹槽的对准标记进行套准精度测量的俯视示意图，由于凹槽的对测量光反射增强作用，在进行对准时，使得在该区域成像为条形图案150，通过计算该条形图案150与刻蚀接触塞的掩模版上孔图案间的套准精度，来实现阶梯区域接触塞的精确对准。
实施例二
与实施例一不同的是，在该实施例中，采用了不同的方法在每一台阶中形成开口，以下将重点描述与实施例一不同的部分，相同部分将不再赘述。
在步骤S201，提供衬底(图未示出)，所述衬底上形成有氮化硅层101和氧化硅层102交替层叠的堆叠层，所述堆叠层的侧壁为阶梯结构103，每一氮化硅层及其上相邻的氧化硅层为一台阶105，参考图12所示。
同实施例一种步骤S101。
在步骤S202，在每一台阶中形成开口230，所述开口230位于上一台阶侧壁的下方且沿着上一台阶侧壁延伸，开口230贯通至台阶的氮化硅层101中，参考图17所示。
在本实施例中，具体的，通过以下步骤形成开口230。
在步骤S2021，在台阶的侧壁上形成氮化硅的侧墙214，参考图13所示。
首先，可以通过原子层沉积、化学气相沉积或其他合适的方法进行氮化硅材料210的沉积，参考图12所示；而后，可以采用干法刻蚀，例如RIE(反应离子刻蚀)，从而，在台阶的侧壁上形成了氮化硅的侧墙214，参考图13所示。
在步骤S2022，进行氧化硅材料220的沉积，参考图14所示。
优选地，采用原子层沉积方法进行氧化硅材料的沉积，在每个沉积循环结束后进行等离子体处理，以增强台阶面上的氧化硅的致密性。也就是说，在沉积完每一层原子层之后，进行等离子体的处理，在等离子体处理之后，使得台阶面上的氧化硅的致密性增强，台阶面氧化硅致密程度高于侧壁氧化硅，以便于后续刻蚀中先将侧墙上的氧化硅去除掉。
在步骤S2023，去除侧墙214上的氧化硅材料，参考图15所示。
由于在沉积的时候采用了原子层沉积并进行等离子体处理的工艺控制，使得台阶面氧化硅致密程度高于侧壁氧化硅，在采用干法刻蚀时，侧墙上的氧化硅材料先被去除，而其他部分的氧化硅材料仍保留，使得侧墙之外的区域上保留有氧化硅的覆盖层220，参考图15所示。
在步骤S2024，去除侧墙214。
可以通过选择合适的酸液，通过腐蚀去除氮化硅的侧墙214，参考图16，去除侧墙之后，台阶的侧墙区域低于台阶的其他区域。
在步骤S2025，进行干法刻蚀，直至去除部分厚度的氮化硅层101，以形成开口230，参考图17所示。
采用干法刻蚀，例如RIE，进行氧化硅和氮化硅的刻蚀，此时，在侧墙区域，直接刻蚀台阶中的氧化硅层102，而侧墙区域之外的地方，则先刻蚀覆盖层220，刻蚀直至刻蚀到氮化硅层，并刻蚀掉部分厚度的氮化硅层。这样，就在每一台阶中都形成了开口，由于通过台阶的侧墙区域来形成开口，使得开口都位于上一台阶侧壁的下方且沿着上一台阶侧壁延伸，且开口贯通至台阶的氮化硅层，在氮化硅层中形成一个凹陷，如图17所示。
在步骤S203，将氮化硅层101置换为金属层104，金属层104具有凹槽240，凹槽240位置对应于开口230所在位置，参考图18所示。
在步骤S204，在每一金属层的凹槽外的台阶面上形成接触塞，以所述凹槽作为接触塞刻蚀通孔时的对准标记，参考图12所示。
步骤S203和步骤S204分别同实施例一中的步骤S103和步骤S104，在此不再赘述。
以上对本发明的实施例进行了详细的描述，此外，本发明还提供了由上述方法形成的3D NAND存储器件，参考图10和图18所示，所述器件包括：
衬底；
所述衬底上金属层104的堆叠层，金属层104由氧化硅层102相间隔，堆叠层中金属层104的侧壁为阶梯结构；
每一金属层中104的凹槽140、240，所述凹槽位于上一金属层侧壁的下方且沿着上一金属层侧壁延伸；
位于每一金属层的凹槽140外的台阶面上的接触塞。
可选的，所述凹槽的宽度范围为台阶面宽度的十分之一至二分之一。
以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种3D NAND存储器件的制造方法，其特征在于，包括：
提供衬底，所述衬底上形成有氮化硅层和氧化硅层交替层叠的堆叠层，所述堆叠层的侧壁为阶梯结构，每一氮化硅层及其上相邻的氧化硅层为一台阶；
在每一台阶中形成开口，所述开口位于上一台阶侧壁的下方且沿着上一台阶侧壁延伸，开口贯通至台阶的氮化硅层中；
将氮化硅层置换为金属层，金属层具有凹槽，凹槽位置对应于开口所在位置；
在每一金属层的凹槽外的台阶面上形成接触塞，以所述凹槽作为接触塞刻蚀通孔时的对准标记。
2.根据权利要求1所述的制造方法，其特征在于，所述在每一台阶中形成开口，包括：
在台阶的侧壁上形成侧墙，所述侧墙与氧化硅具有刻蚀选择比；
在侧墙外的台阶面上形成氧化硅的覆盖层；
去除侧墙；
进行干法刻蚀，直至去除部分厚度的氮化硅层，以形成开口。
3.根据权利要求2所述的制造方法，其特征在于，所述在台阶的侧壁上形成侧墙，以及所述在侧墙外的台阶面上形成氧化硅的覆盖层，包括：
进行硅层的沉积；
在台阶的侧壁上形成氮化硅的侧墙；
进行硅层的热氧化，以使得侧墙之外的硅层形成氧化硅的覆盖层；
所述去除侧墙，包括：
去除氮化硅的侧墙以及其下的硅层。
4.根据权利要求3所述的制造方法，其特征在于，所述硅层的厚度不小于台阶中氧化硅层厚度的0.7倍。
5.根据权利要求2所述的制造方法，其特征在于，所述在台阶的侧壁上形成侧墙，以及所述在侧墙外的台阶面上形成氧化硅的覆盖层，包括：
在台阶的侧壁上形成氮化硅的侧墙；
进行氧化硅材料的沉积；
去除侧墙上的氧化硅材料，以在所述在侧墙外的台阶面上形成氧化硅的覆盖层。
6.根据权利要求5所述的制造方法，其特征在于，所述进行氧化硅材料的沉积，包括：
采用原子层沉积方法进行氧化硅材料的沉积，在每个沉积循环结束后进行等离子体处理，以增强台阶面上的氧化硅的致密性。
7.根据权利要求1-6中任一项所述的制造方法，其特征在于，所述凹槽的宽度范围为台阶面宽度的十分之一至二分之一。
8.根据权利要求1-6中任一项所述的制造方法，其特征在于，将氮化硅层置换为金属层之前，还包括：在所述堆叠层中形成沟道孔以及沟道孔中的存储区。
9.一种3D NAND存储器件，其特征在于，包括：
衬底；
所述衬底上金属层的堆叠层，金属层由氧化硅层相间隔，堆叠层中金属层的侧壁为阶梯结构；
每一金属层中的凹槽，所述凹槽位于上一金属层侧壁的下方且沿着上一金属层侧壁延伸；
位于每一金属层的凹槽外的台阶面上的接触塞，所述凹槽为所述接触塞刻蚀通孔时的对准标记。
10.根据权利要求9所述的存储器件，其特征在于，所述凹槽的宽度范围为台阶面宽度的十分之一至二分之一。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710772298.1A CN107579039B (zh) | 2017-08-31 | 2017-08-31 | 一种3d nand存储器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710772298.1A CN107579039B (zh) | 2017-08-31 | 2017-08-31 | 一种3d nand存储器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107579039A CN107579039A (zh) | 2018-01-12 |
| CN107579039B true CN107579039B (zh) | 2019-01-18 |
Family
ID=61029946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710772298.1A Active CN107579039B (zh) | 2017-08-31 | 2017-08-31 | 一种3d nand存储器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107579039B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108493192B (zh) * | 2018-06-04 | 2024-04-02 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
| KR102516088B1 (ko) * | 2018-07-23 | 2023-03-31 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
| CN109119334B (zh) * | 2018-08-24 | 2021-03-23 | 长江存储科技有限责任公司 | 半导体结构的表面修正方法以及3d存储器件的制造方法 |
| CN109860201B (zh) * | 2019-04-09 | 2020-12-01 | 长江存储科技有限责任公司 | 一种nand存储器、掩膜版以及制作方法 |
| CN113745101A (zh) * | 2020-05-29 | 2021-12-03 | 江苏鲁汶仪器有限公司 | 一种用于高深宽比器件刻蚀的方法及机台 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101843580B1 (ko) * | 2011-08-16 | 2018-03-30 | 에스케이하이닉스 주식회사 | 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 |
| CN102509696B (zh) * | 2011-10-28 | 2016-04-06 | 上海华虹宏力半导体制造有限公司 | 对准标记的形成方法 |
| US9431321B2 (en) * | 2014-03-10 | 2016-08-30 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device and semiconductor integrated circuit wafer |
-
2017
- 2017-08-31 CN CN201710772298.1A patent/CN107579039B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107579039A (zh) | 2018-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107579039B (zh) | 一种3d nand存储器件及其制造方法 | |
| JP6871404B2 (ja) | メモリデバイスおよび方法 | |
| CN107564915B (zh) | 一种3d nand存储器件及其制造方法 | |
| US8178369B2 (en) | Nanoscale multi-junction quantum dot device and fabrication method thereof | |
| CN107680972B (zh) | 一种3d nand存储器件及其制造方法 | |
| JP2020510313A (ja) | メモリデバイスおよび方法 | |
| CN106298467B (zh) | 半导体元件图案的制作方法 | |
| KR102644533B1 (ko) | 수직형 반도체 소자 | |
| US7508048B2 (en) | Methods of fabricating a semiconductor device having multi-gate insulation layers and semiconductor devices fabricated thereby | |
| US20130037871A1 (en) | Integrated circuit device and method for manufacturing same | |
| CN110047911A (zh) | 一种半导体晶圆、键合结构及其键合方法 | |
| CN112563285A (zh) | 垂直半导体器件 | |
| CN104701247A (zh) | 使用喇叭形间隔件的沟槽结构 | |
| KR20120102355A (ko) | 리세스 채널을 포함하는 반도체 소자의 제조 방법 | |
| CN108735750A (zh) | 存储器结构及其制造方法 | |
| CN105895666A (zh) | 半导体元件及其制作方法 | |
| CN107507831B (zh) | 一种3d nand存储器的存储单元结构及其形成方法 | |
| KR100817074B1 (ko) | 핀 형태의 활성영역을 갖는 반도체소자 및 그의 제조방법 | |
| CN107481923B (zh) | 掩膜层结构、半导体器件及其制造方法 | |
| CN103474353B (zh) | 一种鳍片和sti结构制作方法 | |
| KR100598092B1 (ko) | 플래시 메모리 및 그 형성 방법 | |
| US10777511B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR102028475B1 (ko) | 절연막 구조물을 포함하는 반도체 소자 및 이의 제조 방법 | |
| US20070099127A1 (en) | Compact integrated capacitor | |
| CN112670294A (zh) | 半导体器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |